KR100192547B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100192547B1
KR100192547B1 KR1019960041266A KR19960041266A KR100192547B1 KR 100192547 B1 KR100192547 B1 KR 100192547B1 KR 1019960041266 A KR1019960041266 A KR 1019960041266A KR 19960041266 A KR19960041266 A KR 19960041266A KR 100192547 B1 KR100192547 B1 KR 100192547B1
Authority
KR
South Korea
Prior art keywords
layer
impurity
semiconductor
gate electrode
insulating film
Prior art date
Application number
KR1019960041266A
Other languages
English (en)
Other versions
KR19980022178A (ko
Inventor
임근식
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960041266A priority Critical patent/KR100192547B1/ko
Publication of KR19980022178A publication Critical patent/KR19980022178A/ko
Application granted granted Critical
Publication of KR100192547B1 publication Critical patent/KR100192547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로 특히, 반도체 소자를 3차원적 구조로 형성하여 고집적화하기에 적당한 반도체 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 소자는 반도체 기판: 상기 기판의 소정영역에 차례로 형성되는 제1 게이트 절연막 및 제1 게이트 전극: 상기 제1 게이트 전극의 양측면 기판에 형성되는 제1, 제2 불순물 확산영역: 상기 제1 게이트 전극을 포함한 기판 전면에 형성되는 층간절연막: 상기 제1 게이트 전극 및 제1 게이트 전극 일측의 제1 불순물 확산영역 상층의 층간절연막에 형성되는 제1 불순물층: 상기 제1 불순물층상에 형성되는 반도체층: 상기 반도체층 일측면에 형성되는 제2 게이트 절연막; 상기 제2 게이트 절연막 측면 및 층간절연막상에 형성되는 제2 게이트 전극; 그리고, 상기 반도체층상에 형성되는 제2 불순물층을 포함한다.

Description

반도체 소자 및 그 제조방법
본 발명은 반도체 소자의 트랜지스터에 관한 것으로 특히, 일반적으로 형성되는 트랜지스터의 상층면에 게이트 전극 및 불순물 확산영역이 수직구조인 트랜지스터를 형성하여 집적도를 향상시킨 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자중 트랜지스터는 반도체 기판상에 게이트 전극을 형성하고 게이트 전극의 양측면 반도체 기판내에 게이트 전극을 마스크로 하여 불순물 이온을 주입시킨후 활성화(Activation)시켜 소오스/드레인 영역으로 사용할 불순물 확산영역을 형성하여 트랜지스터로 사용하여 왔다. 즉, 소오스/드레인 영역과 게이트 전극이 수평한 방향으로 형성된 구조이다.
이와 같은 종래 반도체 소자의 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도1은 종래 반도체 소자의 트랜지스터 단면 구조도이다.
면저, 도1에 나타낸 바와 같이 반도체 기판(1)상에 게이트 산화막(2) 및 게이트 전극(3)이 형성되어 있고 상기 게이트 전극(3)양측 기판내에 소오스/드레인으로 사용할 불순물 확산영역(4)이 형성되어 있다. 이때, 불순물 확산영역(4)사이의 반도체 기판(1)은 채널영역(5)이다.
상기한 바와 같은 종래 반도체 소자의 트랜지스터 제조방법을 설명하면 다음과 같다.
도2a내지 도2e는 종래 반도체 소자의 트랜지스터 제조공정 단면도이다.
먼저, 도2a에 나타낸 바와 같이 반도체 기판(1)상에 게이트 산화막(2) 및 폴리실리콘층(3)을 차례로 형성한다.
도2b에 나타낸 바와 같이 폴리실리콘층(3) 전면에 감광막(PR)을 증착한후 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 감광막(PR)을 패터닝한다.
도2c에 나타낸 바와 같이 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 폴리실리콘층(3) 및 게이트 산화막(2)을 선택적으로 제거하여 게이트 전극(3a)을 형성단다. 그다음, 감광막(PR)을 제거한다.
도2d에 나타낸 바와 같이 상기 게이트 전극(3a)을 마스크로 하여 게이트 전극(3a)양측면 반도체 기판(1)으로 기판과 반대 도전형의 불순물 이온을 주입한다.
도2e에 나태낸 바와 같이 상기 주입된 불순물 이온을 활성화(Activation)시켜 소오스/드레인으로 상용할 불순물 확산영역(4)을 형성한다. 이때, 불순물 확산영역(4)사이의 반도체 기판(1)은 채널영역(5)이다.
종래 반도체 소자의 트랜지스터에 있어서는 반도체 기판상에 게이트 전극이 형성되고 게이트 전극의 양측면 기판내에는 소오스/드레인 영역이 형성된 구조로 단위 트랜지스터가 수평적으로 기판에 형성되어 있어 반도체 소자의 고집적화에 제한요소로 작용하였다.
본 발명은 상기한 바와 같은 종래 반도체 소자의 문제점을 해결하기 위해 안출한 것으로 본 발명에 따른 반도체 소자의 트랜지스터는 통상의 공정으로 형성되는 트랜지스터의 상층면에 게이트 전극 및 불순물 확산영역이 수직구조인 트랜지스터를 형성하여 집적도를 향상시킨 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
제1도는 종래 반도채 소자의 트랜지스터 단면 구조도.
제2a도 내지 2f도는 종래 반도체 소자의 트랜지스터 제조공정 단면도.
제3도는 본 발명 반도체 소자의 트랜지스터 단면 구조도.
제4a도 내지 4l도는 본 발명 반도체 소자의 트랜지스터 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체 기판 11, 21 : 제1 게이트 절연막
12, 22a : 제1 게이트 전극 13, 23 : 불순물 확산영역
14, 24 : 채널영역 15, 25 : 층간절연막
16, 26a, 31a : 불순물층 17 : 반도체층
27 : 절연막 28a : 채널층
18, 29 : 제2 게이트 절연막 19, 30 : 제2 게이트 전극
본 발명 반도체 소자의 트랜지스터는 반도체 기판; 상기 기판의 소정영역에 차례로 형성되는 제1 게이트 절연막 및 제1 게이트 전극; 상기 제1 게이트 전극의 양측면 기판에 형성되는 제1, 제2 불순물 확산영역; 상기 제1 게이트 전극을 포함한 기판 전면에 형성되는 층간절연막; 상기 제1 게이트 전극 및 제1 게이트 전극 일측의 제1 불순물 확산영역 상층의 층간절연막에 형성되는 제1 불순물층; 상기 제1 불순물층상에 형성되는 반도체층; 상기 반도체층 일측면에 형성되는 제2 게이트 절연막; 상기 제2 게이트 절연막 측면 및 층간절연막상에 형성되는 제2 게이트 전극; 그리고, 상기 반도체층상에 형성되는 제2 불순물층을 포함한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 트랜지스터 제조방법은 반도체 기판상에 제1 게이트 절연막 및 제1 도전층을 형성하는 단계; 상기 제1 도전층 및 제1 게이트 절연막을 선택적으로 패터닝하여 제1 게이트 전극을 형성하는 단계; 상기 제1 게이트 전극을 마스크로 이용한 이온주입 공정으로 제1 게이트 전극 양측면 기판에 제1, 제2 불순물 확산영역을 형성하는 단계; 상기 제1 게이트 전극을 포함한 기판 전면에 제1 절연막을 형성하는 단계; 상기 제1 게이트 전극 및 제1 게이트 전극 일측의 불순물 확산영역 상층의 제1 절연막상에 제1 불순물층을 형성하는 단계; 상기 제1 불순물층 전면에 제2 절연막을 형성한 후 평탄화하여 제1 불순물층의 상층면을 노출시키는 단계; 상기 노출된 제1 불순물층상에 반도체층을 형성하는 단계; 상기 반도체층에 채널이온을 주입하는 단계; 상기 반도체층의 일측면에 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 측면 및 제2 층간절연막 상에 제2 게이트 전극을 형성하는 단계; 그리고, 상기 반도체층상에 제2 불순물층을 형성하는 단계를 포함한다.
이와 같은 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 반도체 소자의 트랜지스터 단면 구조도이다.
먼저, 본 발명에 따른 반도체 소자의 트랜지스터는 도3에 나타낸 바와 같이, 반도체 기판(10)과 상기 반도체 기판(10)의 소정영역에 차례로 형성되는 제1 게이트 절연막(11) 및 제1 게이트 전극(12)과 상기 제1 게이트 전극(12)의 양측면 반도체기판(10)에 형성되는 제1, 제2 불순물 확산영역(13a)(13b)과 상기 제1, 제2 불순물 확산영역(13a)(13b)사이의 채널영역(14)을 포함하여 이루어는 제1 트랜지스터와 상기 제1 트랜지스터 전면에 형성되는 층간절연막(15)과 상기 제1 게이트 전극(12) 및 제1 게이트 전극(12) 일측의 제1 불순물 확산영역(13a) 상층의 층간절연막(15)에 형성되는 제1 불순물층(16a)과 상기 제1 불순물층(16a)상에만 선택적으로 형성되는 반도체층(17)과 상기 반도체층(17) 일측면에 측벽 스페이서 형상으로 형성되는 제2 게이트 절연막(18)과 상기 제2 게이트 절연막(18) 측면 및 층간절연막(15) 상에 형성되는 제2 게이트 전극(19)과 상기 반도체층(17)상에만 형성되는 제2 불순물층(16b)을 포함하여 이루어지는 제2 트랜지스터를 포함하여 구성된다.
이때, 도3에 따르면 상기 층간절연막(15)은 산화물과 질화물중 어느 하나로 형성된다. 또한, 상기 반도체 기판(10)과 반도층(17)은 동일 도전형 또는 반대 도전형으로 형성된다. 그리고, 상기 제1, 제2 불순물층(16a)(16b)과 반도체층(17)은 서로 반대 도전형으로 형성된다. 그리고, 상기 반도체층(17)은 채녈영역이다.
이와 같은 본 발명 트랜지스터 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도4a 내지 도 4l은 본 발명에 따른 반도체 소자의 트랜지스터 제조공정 단면도이다.
먼저, 도4a에 나타낸 바와 같이, 반도체 기판(20)상에 제1 게이트 절연막(21)과 제1 도전층(22)을 차례로 형성한다. 이때, 상기 제1 도전층(22)은 폴리실리콘과 고융점 금속(refractory metal)중 어느 하나로 형성한다.
도4b에 나타낸 바와 같이, 상기 제1 도전층(22)상에 감광막(Photoresist)(PR20)을 증착한후 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 감광막(PR20)을 패터닝한 후 패터닝된 감광막(PR20)을 마스크로 이용한 식각공정으로 제1 도전층(22) 및 제1 게이트 절연막(21)을 차례로 식각하여 제1 게이트 전극(22a)을 형성한다.
도4c에 나타낸 바와 같이, 상기 감광막(PR20)을 제거한 후 제1 게이트 전극(22a)의 양측면 소정영역을 소오스/드레인 형성영역으로 정의한다.(도시하지 않음) 그리고, 제1 게이트 전극(22a)을 마스크로 제1 게이트 전극(22a)의 양측면 반도체 기판(20)에 반도체 기판(20)과 반대 도전형의 불순물 이온을 선택적으로 주입시킨 후 활성화시켜 소오스/드레인 영역으로 사용할 제1, 제2 불순물 확산 영역(23a)(23b)을 형성한다. 이때, 제1, 제2 불순물 확산 영역(23a)(23b)사이의 반도체기판(20)은 채널영역(24)이다.
도4d에 나타탠 바와 같이, 상기 제1 게이트 전극(22a)을 포함한 반도체 기판(20) 전면에 층간절연막(25) 및 제1 반도체층(26)을 차례로 형성한다. 이때, 층간절연막(25)은 산화물과 질화물중 어느 하나로 형성한다.
도4e에 나타낸 바와 같이, 상기 제1 반도체층(26)전면에 감광막(PR21)을 형성한 후 노광 및 현상공정으로 소오스(또는 드레인)영역 형성영역을 정의한 후 감광막(PR21)을 패터닝하여 제1 반도체층(26)의 상층면을 부분적으로 노출시킨다. 그 다음, 상기 패터닝된 감광막(PR21)을 마스크로 이용하여 노출된 제1 반도체층(26)에 불순물 이온을 주입하여 소오스(또는 드레인)영역으로 사용할 제1 불순물층(26a)으로 형성한다.
이때, 상기 제1 반도체층(26)은 불순물 이온이 도핑된 반도체층으로 형성할 수 있으며 그 경우에는 이온주입 공정없이 감광막을 이용한 패터닝(포토리소그래피공정+식각공정)공정만으로 소오스(또는 드레인)영여긍로 상용할 제1 불순물층(26a)을 형성할 수 있다.
도4f에 나타낸 바와 같이, 상기 감광막(PR21)을 제거한 후 제1 불순물층(26a)을 제외한 제1 반도체층(26)을 제거한다.
도4g에 나타낸 바와 같이, 상기 제1 불순물층(26a)을 포함한 제1 층간절연막(25)전면에 절연막(27)을 형성한 후 평탄화하여 제1 불순물층(26a)의 상층면을 노출시킨다. 이때, 상기 절연막(27)은 산화물과 질화물중 어느 하나로 형성한다.
도4h에 나타낸 바와 같이, 상기 제1 불순물층(26a)을 포함한 절연막(27)전면에 제2 반도체층(28) 및 감광막(PR22)을 차례로 형성한후 노광 및 현상공정으로 제1 불순물층(26a) 상층의 감광막(PR22)만을 선택적으로 제거한다. 그다음, 노출된 제2 반도체층(28)을 채널영역으로 사용하기 위하여 불순물 이온을 주입하여 채널층(28a)을 형성한다.
도4i에 나타낸 바와 같이, 상기 감광막(PR22)을 제거한 후 이온주입되지 않은 제2 반도체층(28)을 제거한다. 그다음, 채널층(28a)을 포함한 절연막(27)전면에 제2 게이트 절연막(29)을 형성한 후 선택적으로 제거하여 채널층(28a)의 일측면에만 측벽 스페이서(sidewall spacer)형상으로 남긴다. 이때, 제2 게이트 절연막(29)은 산화물과 질화물중 어느 하나를 사용하여 형성한다.
도4j에 나타낸 바와 같이, 상기 제2 게이트 절연막(29) 및 채널층(28a)을 포함한 절연막(27) 전면에 제2 도전층을 형성한 후 선택적으로 게거하여 제2 게이트 절연막(29)의 측면에 제2 게이트 전극(30)으로 형성한다.
도4k에 나타낸 바와 같이, 상기 채널층(28a) 및 제2 게이트 전극(30)을 포함한 절연막(27) 전면에 제3 반도체층(31) 및 감광막(PR23)을 차례로 형성한 후 노광 및 현상공정으로 채널층(28a)상층의 감광막(PR23)만을 선택적으로 제거하여 채널층(28a) 상층의 제3 반도체층(31)만을 부분적으로 노출시킨다. 그다음, 노출된 제3 반도체층(31)에 불순물 이온을 주입하여 드레인(또는 소오스)영역으로 사용할 제2 불순물층(31a)을 형성한다.
도4l에 나타낸 바와 같이, 상기 감광막(PR23)을 제거한 후 제2 불순물층(31b)을 제외한 제3 반도체층(31)을 선택적으로 제거한다.
본 발명에 따른 반도체 소자의 트랜지스터 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 불순물 확산 영역 및 게이트 전극이 수평한 방향외에도 수직한 방향으로도 형성되므로 반도체 소자의 집적도를 향상시킬 수 있다.
둘째, 수평한 방향으로 형성된 트랜지스터의 상층면으로 수직한 방향으로 형성된 트랜지스터가 형성되어 있으므로 트랜지스터간의 기생소자 발생억제에 유리하여 반도체 소자의 신뢰도를 향상시킬 수 있다.

Claims (16)

  1. 반도체 기판;
    상기 기판의 소정영역에 차례로 형성되는 제1 게이트 절연막 및 제1 게이트 전극;
    상기 제1 게이트 전극의 양측면 기판에 형성되는 제1, 제2 불순물 확산영역;
    상기 제1 게이트 전극을 포함한 기판 전면에 형성되는 층간절연막;
    상기 제1 게이트 전극 및 제1 게이트 전극 일측의 제1 불순물 확산영역 상층의 층간절연막에 형성되는 제1 불순물층;
    상기 제1 불순물층 상에 형성되는 반도체층;
    상기 반도체층 일측면에 형성되는 제2 게이트 절연막;
    상기 제2 게이트 절연막 측면 및 층간절연막 상에 형성되는 제2 게이트 전극; 그리고,
    상기 반도체층 상에 형성되는 제2 불순물층을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 층간절연막은 산화물과 질화물중 어느 하나로 형성됨을 특징으로 하는 반도체.
  3. 제1항에 있어서, 상기 반도체 기판과 반도체층은 동일 도전형으로 형성되거나 또는 반대 도전형으로 형성됨을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서, 상기 제1, 제2 불순물층은 반도체층과 반대 도전형으로 형성됨을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서, 상기 제1 불순물층의 상층면은 층간절연막의 상층면과 동일한 높이로 형성됨을 특징으로 하는 반도체 소자.
  6. 반도체 기판을 준비하는 단계; 상기 반도체 기판 상에 제1 게이트 절연막 및 제1 도전층을 형성하는 단계; 상기 제1 도전층 및 제1 게이트 절연막을 선택적으로 패터닝하여 제1 게이트 전극을 형성하는 단계; 상기 제1 게이트 전극을 마스크로 이용한 이온주입 공정으로 제1 게이트 전극 양측면 기판에 제1, 제2 불순물 확산영역을 형성하는 단계; 상기 제1 게이트 전극을 포함한 기판 전면에 제1 절연막을 형성하는 단계; 상기 제1 게이트 전극 및 제1 게이트 전극 일측의 제1 불순물 확산영역 상층의 제1 절연막 상에 제1 불순물층을 형성하는 단계; 상기 제1 불순물층 전면에 제2 절연막을 형성한 후 평탄화하여 제1 불순물층의 상층면을 노출시키는 단계; 상기 노출된 제1 불순물층상에 선택적으로 반도체층을 형성하는 단계; 상기 반도체층에 채널이온을 주입하는 단계; 상기 반도체층의 일측면에 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 측면 및 제2 층간절연막 상에 제2 게이트 전극을 형성하는 단계; 그리고, 상기 반도체층 상에 제2 불순물층을 선택적으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제6항에 있어서, 상기 제1 도전층은 폴리실리콘과 고융점 금속중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제6항에 있어서, 상기 제1 절연막과 제2 절연막은 산화물과 질화물중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제6항에 있어서, 상기 제1 불순물층을 형성하는 방법은 제1 절연막 전면에 반도체층 및 감광막을 차례로 형성한 후 노광 및 현상공정으로 소오스(또는 드레인)영역 형성영역을 정의한 후 감광막을 패터닝하여 소오스(또는 드레인)영역이 노출된 반도체층에 불순물 이온을 주입하여 제1 불순물층으로 형성한 후 이온주입되지 않은 반도체층을 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제6항에 있어서, 상기 제1 불순물층을 형성하는 방법은 제1 절연막 전면에 불순물이온이 주입된 반도체층과 감광막을 차례로 형성한 후 패터닝(포토리소그래피공정+식각공정)하여 불순물층으로 사용할 반도체층만 선택적으로 남겨 제1 불순물층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제6항에 있어서, 상기 제2 불순물층을 형성하는 방법은 제1 불순물층을 포함한 제2 절연막 전면에 반도체층 및 감광막을 차례로 형성한 후 노광 및 현상공정으로 드레인(또는 소오스)영역 형성영역을 정의한 후 감광막을 패터닝하여 드레인(또는 소오스)영역이 노출된 반도체층에 불순물 이온을 주입하여 제2 불순물층으로 형성한 후 이온주입되지 않은 반도체층을 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제6항에 있어서, 상기 제2 불순물층을 형성하는 방법은 제1 불순물층을 포함한 제2 절연막 전면에 불순물이온이 주입된 반도체층과 감광막을 차례로 형성한 후 패터닝(포토리소그래피공정+식각공정)하여 불순물층으로 사용하는 반도체층만 선택적으로 남겨 제2 불순물층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제6항에 있어서, 상기 제1, 제2 불순물층은 소오스/드레인 영역으로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제6항에 있어서, 상기 반도체층에 주입하는 채널이온은 제1, 제2 불순물층의 불순물과 반대도체형의 이온을 주입하여 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제6항에 있어서, 상기 제1 불순물층 및 제2 불순물층의 불순물 이온은 동일한 불순물 이온인 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제6항에 있어서, 상기 제1, 제2 불순물층의 불순물 이온은 반도체층과 반대 도전형의 불순물 이온으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960041266A 1996-09-20 1996-09-20 반도체 소자 및 그 제조방법 KR100192547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960041266A KR100192547B1 (ko) 1996-09-20 1996-09-20 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041266A KR100192547B1 (ko) 1996-09-20 1996-09-20 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980022178A KR19980022178A (ko) 1998-07-06
KR100192547B1 true KR100192547B1 (ko) 1999-07-01

Family

ID=19474616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041266A KR100192547B1 (ko) 1996-09-20 1996-09-20 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100192547B1 (ko)

Also Published As

Publication number Publication date
KR19980022178A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR100192547B1 (ko) 반도체 소자 및 그 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100406500B1 (ko) 반도체소자의 제조방법
KR100386452B1 (ko) 반도체 장치의 제조방법
KR100226739B1 (ko) 반도체 소자의 제조방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100533375B1 (ko) 듀얼 게이트전극 형성방법_
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100215894B1 (ko) 반도체 소자의 커패시터 제조방법
KR100223912B1 (ko) 반도체 소자의 제조방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR0136928B1 (ko) 반도체장치 제조방법
KR100678009B1 (ko) 트랜지스터의 게이트 형성 방법
JPH09252133A (ja) 集積回路装置およびその製造方法
KR0139575B1 (ko) 반도체 소자 제조방법
JPH10189471A (ja) 半導体装置の製造方法
KR0140811B1 (ko) 트랜지스터 제조 방법
KR100273685B1 (ko) 반도체장치제조방법
KR100395911B1 (ko) 반도체 소자의 제조 방법
KR20020049934A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20010005296A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee