JPH04111470A - 不揮発性半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はフローティングゲート（浮遊電極）を有する不
揮発性半導体装置の製造方法に関するものである。

（従来技術） 従来のＥＦＲＯＭセルの一例を第２図（ａ）に平面とし
て示す。

第２図＜ｂ　）、　（Ｃ）は第２図（ａ）の線１−１’
及びｎ−ｎ’　における断面図である。第２図（ａ）。

（ｂ）、（Ｃ）においてＰ型シリコン基板１は、選択的
に形成された厚さ１００００人のフィールド酸化膜２に
よりアクティブ領域とフィールド領域に分けられている
。このセルにおいてＥＦＲＯＭ　）ランシスターは、厚
さ３００人の第１のゲート酸化膜３、その上に順次形成
された厚さ３０００人のフローティングゲート電極４、
厚さ３００人の第２のゲート酸化膜５および厚さ３００
０人のコントクールゲート電極６、並びに基板内に形成
されたドレン７ａおよびソース７ｂの一対のＮ型拡散層
からなる。

そして、全面は厚さ８０００人の中間絶縁膜８で覆われ
この中間絶縁膜８にフンタクトホール９が開けられ、そ
の上に厚さ１００００人のアルミニウム配線であるビッ
ト線１０が設けられて、そのコンタクトホール９を通し
てＥＰｌｉＯＭ　）ランシスターのＮ型拡散層７ａと接
続される。

（発明が解決しようとする課題） しかしながら上記構成の従来・の不揮発性半導体装置は
、フローティングゲートおよびコントロールゲートの画
電極が２ｉｌポリシリコン構造となるため基板と、これ
ら電極上の中間絶縁膜との段差が非常に大きく、その上
に配線される電極が断線してしまうといった問題点があ
る。

本発明はこのような従来の製造方法における大きな段差
による配線電極の断線のない信顧性の高い不揮発性半導
体装置を製造することの出来る方法を提供することを目
的とする。

（課題を解決するための手段） ２重ゲート電極を有する不揮発性半導体装置において、
基板をエツチングして横方向に広がった穴を開け、フロ
ーティングゲート電極を基板に埋め込みさらにコントロ
ールゲート電極を基板に埋め込むようにする。

（作用） 本発明においてはフローティングゲート電極とコントロ
ールゲート電極が基板中に埋め込まれるために、基板と
中間絶縁膜との間に段差が生じない。

（実施例） 第１図に本発明の実施例を示す。第１図（ａ）は本発明
の方法によりつくられる不揮発性半導体装置の平面図で
あり、第１図（ｂ）は箪１図（ａ）の１−１’線におけ
る断面図、第１図（Ｃ）は第１図（ａ）の■−■′線に
おける断面図である。第１図（ａ）−（Ｃ）においてＰ
型シリコン基板２１はその表面に選択的に形成されたｔ
ｏｏｏｏ人のフィールド酸化膜２２により、アクティブ
領域２３とフィールド領域２４に分けられている。そし
てアクティブ領域２３の基板表面には、溝２６が設けら
れ、その側壁部にはフローティングゲート電極２８が形
成される。

フローティングゲート電極２８とシリコン基板２１との
間には第１のゲート酸化膜２７（第１図Ｃ）が形成され
る。

基板表面及び、フローティングゲート電極２８は第２の
ゲート酸化膜２９で覆われその上にコントロールゲート
電極３０が形成され、溝２６が形成されていないアクテ
ィブ領域上にＮ型拡散層であるドレン３１ａ１ソース３
１ｂが形成され、そして全面が中間絶縁膜３２で覆われ
る。

この中間絶縁膜３２にはコンタクトホール３３が開けら
れそのコンタクトホール３３を通してＮ型拡散層３１ａ
と接続されるように、アルミニウム配線であるビット線
３４が設けられる。

上記のＥＦＲＯＭセルの製造方法を第３図（ａ）〜（ｅ
）に示す。第３図（ａ）のようにまずＰ型シリコン基板
２１を通常のＬＯＣＯＳ法により選択酸化してアクティ
ブ領域とフィールド領域に分はホトレジスト層２５を形
成しホトリソグラフィ技術によりアクティブ領域におけ
るこのホトレジスト層２５をパターニングし、それをマ
スクとしてＰ盟シリコン基板２１をドライエツチングし
て深さ０．５μｍの溝２６を形成する。その際基板２１
の垂直方向のエツチングとともに基板水平方向にも工、
チングが進み０．２μ程度のサイドエツチングが生じ、
その結果、溝２６はオーバーハング状となる。

このような横方向にひろがりをもつオーバーハング状の
溝はたとえば最初に基板２１を３０ｍｔｏｒｒのＣＱ　
を雰囲気中で出力２００Ｗ程度のＰＩＥエツチングによ
り深さ０．３μｍまでエツチングし、その後３００ａＬ
ｏｒｒのＳＦ、ガス中で出力１５０Ｗ程度のプラズマエ
ツチングにより基板２１をさらに深さ０．２μｍまでエ
ツチングすることにより形成できる。

次に第３図（ｂ）に示すように、ホトレジスト２５を除
去した後全面を酸化し厚さ３００人の第１のゲート酸化
膜２７を形成する。さらにその全面に第１のポリシリコ
ン層を厚さ７０００人まで堆積し、リン等の不純物を高
濃度に導入し、ＲＩＥエツチング技術により第１のポリ
シリコン層を除去すると溝２６の側壁部のみにポリシリ
コン層２８を形成することができポリシリコンのフロー
ティングゲート電極２８が得られる。

次に第３図（ｃ）に示すように全面を酸化し第２のゲー
ト酸化膜２９を形成する。そして全面に１００００人の
第２のポリシリコン層を堆積しリン等の不純物を高濃度
に導入し、エッチバック法によリエッチングすることに
より溝２６のみに第２のポリシリコン３０を形成するこ
とができ、この結果コントロールゲート電極３０が形成
される。

次に第３図（ｄ）に示すようにイオンインプランテーシ
ョン技術によりヒ素等の不純物を全面に導入し熱処理を
施すことによりＮ型拡散層であるドレン３１ａ１ソース
３１ｂを形成する。

さらに第１図（ｃ）に示す通り中間絶縁膜３２を厚さ８
０００人として形成し、ホトリソグラフィ技術により中
間絶縁膜３２を開孔してコンタクトホール３３を形成す
る。なお第１図（ｃ）はドレン電極の開孔のみを示した
。

そしてアルミニウムを全面に厚さ１００００人として堆
積し、ドレン電極３３と導通するアルミニウム配線であ
るビット線３４を形成し第１図（Ｃ）に示す構造が完成
する。

この後は図示しないが保護膜を全面に堆積して半導体装
置がつくられる。

（発明の効果） 以上詳細に説明したように、本発明によればフローティ
ングゲート及びコントロールゲート電極がシリコン基板
中に埋め込まれる。従ってビット線等のコンタクトホー
ル部での段差がほぼ二層のポリシリコン層厚の和の程度
だけ低減でき、ビット線等の断線が防止でき、信頼性の
向上が期待できる。

【図面の簡単な説明】

第１図（ａ）−（Ｃ）は本発明による装置を示す図、第
２図（ａ）−（ｃ）は従来の不揮発性半導体装置を示す
図、第３図（ａ）−（ｄ）は第１図の装置の製造過程を
示す図である。 ２１・・・基板、２５・・・ホトレジスト、２６・・・
オーバーハング溝、２７・・・第１ゲート酸化膜、２８
・・・フローティングゲート電極、２９・・・第２ゲー
ト酸化１１１１．３０・・・コントロールケ−）［極。 ど１ 本分８月による装置Ｅ示Ｔ図 第１図ばの２） 特許出願人　沖電気工業株式会社 従水３Ａ！〔示ｉ図 第２図 餐　延　旦程図 第３図（ｔの１）

Claims (3)

【特許請求の範囲】
1. （１）基板のアクティブ領域にエッチングにより横方向
   に所定の広がりをもつ所定の深さの オーバーハング溝を基板内に形成する第１段階、 この溝の側壁部のみに第１のゲート酸化膜 で基板から隔離されたフローティングゲートを形成する
   第２段階、 この溝内に第２のゲート酸化膜で基板及び フローティングゲートから隔離されたコントロールゲー
   トを形成する第３段階よりなる、不揮発性半導体装置の
   製造方法。
2. （２）前記第２段階は前記第１段階により形成された前
   記オーバーハング溝表面を含む基板全面に第１ゲート酸
   化膜を形成し、上記オー バーハング溝が埋まるまでポリシリコン層を堆積させて
   適当な濃度の不純物をそこに導入しそしてＲＩＥエッチ
   ングによりこのポリシリコン層を前記溝内の側壁部を残
   して除去すること、からなる請求項１記載の不揮発性半
   導体装置の製造方法。
3. （３）前記第３段階は前記第２段階後に基板全面に第２
   ゲート酸化膜を形成し、そしてその上に第２ポリシリコ
   ン層を形成して不純物を適当な濃度で導入し、その後前
   記溝部分を含み延在する第２ポリシリコン層をパターニ
   ング形成することよりなる請求項１または２記載の不揮
   発性半導体装置の製造方法。