JPH0547798A - 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ - Google Patents

抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ

Info

Publication number
JPH0547798A
JPH0547798A JP4012159A JP1215992A JPH0547798A JP H0547798 A JPH0547798 A JP H0547798A JP 4012159 A JP4012159 A JP 4012159A JP 1215992 A JP1215992 A JP 1215992A JP H0547798 A JPH0547798 A JP H0547798A
Authority
JP
Japan
Prior art keywords
layer
doped
channel
channel layer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4012159A
Other languages
English (en)
Inventor
Paul Saunier
サニア ポール
Hua Q Tserng
クエン ツエアング ヒユア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0547798A publication Critical patent/JPH0547798A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 高電力・高周波マイクロ波半導体装置を提供
する。 【構成】 本発明はFET 装置に関し，当該装置は，バッ
ファ層３０と：バッファ層の上に積層されたドープされ
たバンドギャップの狭い素材から成るチャネル層３２
と：チャネル層の上に積層された低濃度にドープされた
バンドギャップの広い素材から成る抵抗層３４とから成
り，チャネル層と抵抗層のドーピングは，抵抗層とチャ
ネル層との間で顕著な電子の移動が起こらないように行
われる。また，本発明はFET 装置の製造方法に関するも
のでもある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，一般に半導体の製造方
法及び半導体装置に関し，特に高電力・高周波マイクロ
波装置などのマイクロ波半導体の製造方法及びマイクロ
波半導体装置に関する。
【０００２】
【従来の技術】マイクロ波トランジスタ技術として汎用
されているものにMES FET 技術がある。この技術に共通
する特徴は，ショットキー障壁金属がゲートとして使用
されることである。チャネルは，典型的には，半絶縁性
基板の上に積層され，ドープされたGaAs半導体層であ
る。ゲートからドレインまでの間の表面のリークは共通
の問題であり，またチャネルにおいて直列抵抗が減少す
ることが特に望ましいので，ゲートは一般に凹部に位置
する。即ち，ゲートとしてのショットキー障壁の金属被
覆は半導体の上面に直接付着されるのではなく，凹部が
エッチングにより形成された後に，ゲートが付着され
る。このことは，チャネルに存在する電子群が，半導体
表面において通常見られる表面準位の悪影響により移動
されることを意味し，またゲートからドレインまでの表
面のリーク経路がより長くなることを意味する。この技
術は，幾つかの非常に重要な制限による不利を伴う。ME
S FET の出力性能は，ゲート−ドレイン間の降伏電圧と
チャネルの伝導電流によって制限される。降伏電圧を改
善するためには，ゲート金属とチャネルの間のキャリア
密度の低いバッファ層又はグレイデッドチャネルアプロ
ーチが使用できる。絶縁性又は半絶縁性のバッファ層を
使用することによって，バッファ層の極めて高い降伏領
域のために降伏電圧は大幅に増大する一方，電流値は維
持される。これによって，改善された出力を有する装置
が得られる。残念なことに，III-V 族化合物半導体から
MIS FET 又はIG FETを製造することは困難であることが
知られている。これは，絶縁体接触面における広領域に
わたる格子の不整合と良好な酸化物層を成長させること
の困難に因るところが大きい。
【０００３】GaAs層（低濃度にドープされているか又は
ドープされていない）と高濃度にドープされたAlGaAs層
を有するFET があり，これはHEMTと呼ばれている（他に
も呼び方はある）。HEMT装置は，ドープされたAlGaAs層
の下に，ドープされていないか又は極めて低濃度にドー
プされたGaAsチャネル層を有する構造をしている。これ
によって，極めて高いチャネル易動度が得られるが，一
方で電流値が非常に低くなり，寄生抵抗が高くなる。HE
MT装置は最初は低電圧用のものとされていた。HEMT装置
は，GaAs層とAlGaAs層との接触面の品質による影響を極
めて受けやすい。HEMTの構造においては，アクティブキ
ャリヤ群はこのヘテロ接合の下面にある薄い層に極めて
狭い状態で閉じ込められている。このことは，この接触
面の品質の低下は装置の特性を著しく低下させることを
意味する。
【０００４】MIS FET は，ｎ形GaAsチャネル層の上に積
層されたドープされていないAlGaAs層を絶縁体として使
用しており，マイクロ波用途により適したものであるこ
とが知られている。バンドギャップの広いAlGaAsの高い
降伏領域によって，ゲート降伏電圧は非常に高くなり，
降伏前のゲート・リーク電流は減少する。また，ゲート
絶縁体が存在することによってゲート容量が減少する。
さらに，チャネル内の電子密度はヘテロ接合の近傍にす
べて集中しているわけではない。このことは，チャネル
の直列抵抗が低いことを意味し，またヘテロ接合の接触
面が完全でなくともチャネル易動度は低下しないことを
意味する。
【０００５】
【発明の概要】本発明はFET 装置に関する。本装置は,
バッファ層と, バッファ層に積層されたドープされたバ
ンドギャップの狭い素材からなるチャネル層と，チャネ
ル層に積層された低濃度にドープされたバンドギャップ
の広い素材からなる抵抗層とから成り，チャネル層と抵
抗層のドーピングは，抵抗層とチャネル層との間で顕著
な電子の移動が起こらない程度になっている。
【０００６】好ましい実施例においては，高濃度にドー
プされたキャップ層は抵抗層の一部の上にあり，ゲート
は抵抗層の凹部にあり，バッファ層はドープされていな
いGaAsから成り，チャネル層はドープされたGaAsから成
り，抵抗層は低濃度にドープされたAly Ga1-y Asから成
り，ここでｙは0.2 から 0.33 の間であり，ソース／ド
レインの下に接触するAlGaAsにはイオン注入はされてい
ない。
【０００７】また，本発明はFET 装置の製造方法に係
る。本発明に係る方法は，バッファ層を形成する工程
と；ドープされたバンドギャップの狭い素材から成るチ
ャネル層をバッファ層の上に形成する工程と；低濃度に
ドープされたバンドギャップの広い素材から成る抵抗層
をチャネル層の上に形成する工程とから成り，チャネル
層と抵抗層のドーピングは，抵抗層とチャネル層との間
で顕著な電子の移動が起こらないようになっている。
【０００８】
【実施例】本発明の好ましい実施例を図１に示す。本発
明に係る装置はバッファ層３０上に位置し，バッファ層
３０はGaAs，AlGaAs，またはGaAs/AlAs の超格子から成
るのが好ましい（より良く電子を閉じ込めるためであ
る）。少なくとも適度な高濃度にｎ形にドープされたGa
Asから成る層３２は，典型的には３×１０17cm-3の密度
でドープされており，７５０Åの厚さに分子線エピタキ
シャル法（MBE ）などの工程によってバッファ層３０の
上にエピタキシャル成長により形成される。この層３２
は，完成した装置におけるトランジスタのチャネルを形
成する。低濃度にドープされた（典型的には，５×１０
16cm-3から１×１０17cm-3の濃度である）Aly Ga1-y As
から成るｎ- 形抵抗層３４において，Alのモル分率ｙは
0.3 であるのが好ましいが，0.2 から 0.33 の範囲まで
とることができる。ｎ- 形抵抗層３４は，好ましくはMB
E によって，チャネル層３２の上に2000−2500Åの厚さ
にエピタキシャル成長により形成される。このようなAl
のモル分率とドーピング密度によって，一般的な絶縁性
よりもむしろ抵抗性を有するAlGaAsが得られる。従っ
て，本装置はMIS FET 装置ではない。ｎ+ 形GaAsキャッ
プ層３６は，MBE などの工程によって，AlGaAs層３４の
上に約1000Åの厚さに形成される。キャップ層３６の機
能は，ソース３８とドレイン４０の合金による接触を容
易にすることである。性能を改善するために，凹部が形
成されることがある。この凹部は，１段構造でも２段構
造でもよい。本実施例においては，２段構造凹部が好ま
しい。理想的には，幅広凹部４４は約1.5 μｍの幅で19
00Åの深さであり，ゲート凹部４６は約0.5 μｍの幅で
さらに800 Åの深さである。ゲート４２はこの凹部に形
成され，ゲートの下には約800 Åの厚さの低濃度にドー
プされたAlGaAsが残される。
【０００９】ソース３８とドレイン４０の接触はキャッ
プ層３６の上に形成される。これらの接触は，AuGe/Ni/
Auを積層して450 ℃で３分間かけて合金にされるのが好
ましい。ゲートは，積層されたTi/Pt/Auから成るショッ
トキー障壁接触であって，それぞれの厚さは約1500Å，
500 Å，4000Åであるのが好ましい。本実施例において
与えられる寸法は，Ｘバンドでの作動を目的としてお
り，より高い周波数での作動に適合させることもでき
る。例えば，より高い周波数での作動が望まれるときに
は，幅広凹部とゲート凹部寸法が縮小され，ゲートの下
のAlGaAsの厚さも薄くされて，またチャネルの厚さも薄
くされて，さらにドーピング濃度が増加される。ミリメ
ートル波での作動は，上述したのと同様な改変を行うこ
とによって達成される。
【００１０】本実施例による装置は，顕著な性能を有
し，従来の装置よりも良好なオーミック接触を提供す
る。AlGaAs層３４のドーピングは，ソース３８とドレイ
ン４０の良好なオーミック接触を提供する程度に行われ
るが，AlGaAs層３４とチャネル層３２との間で電子が顕
著に移動する程度には行われない（HEMTにおいて見られ
るように）。AlGaAs層におけるAlの濃度は，ソース３８
とドレイン４０のオーミック接触を改善するように選択
され，さらに，AlをGaAsに添加することにより増加する
抵抗率によって実現される性能の改善を維持するように
選択される。従来の装置の降伏電圧が約１３−１５ボル
トであったのに対して，本装置においては約２２−２７
ボルトの降伏電圧が達成される。この他に本装置の性能
特性として，より高い動作電圧（従来の装置の７−８ボ
ルトに対して１２−１４ボルト），より良好な効率（従
来の装置の４５％に対して６０％），より良好なピンチ
オフ，より高い遮断周波数などがある。
【００１１】従来のGaAs装置は，ソース／ドレイン接触
の下のAlGaAs層にあるイオン注入領域を使用していた。
本発明による装置は，このようなイオン注入領域がなく
とも一般により良好に作動するという点においても特徴
を有する。好ましい実施例について詳細に上述してき
た。本発明の範囲には，上述した実施例とは異なる実施
例であるが特許請求の範囲に含まれるものも包含される
ことが理解されよう。例えば，AlGaAs層３４は，低濃度
にドープされたバンドギャップの広い素材（例えば超格
子）に替えることができ，GaAsチャネル層３２はInGaAs
などの素材に替えることができる。同様にMBE に替え
て，例えば有機金属化学蒸着（MOCVD ）などの工程を用
いることもできる。
【００１２】本発明について実例となる実施例を参照し
て記述してきたが，この記述は限定的な意味において解
釈されることを意図したものではない。本発明の他の実
施例と同様に，この実例となる実施例についての様々な
改変や組合せも，この記述を参照すれば当業者には自明
のものとなろう。即ち，特許請求の範囲は，これらの改
変や実施例のすべてを包含するものである。
【図面の簡単な説明】
【図１】本発明の好ましい実施例の断面図である。
【符号の説明】
３０ バッファ層 ３２ チャネル層 ３４ 抵抗層 ３６ キャップ層 ３８ ソース ４０ ドレイン ４２ ゲート ４４ 幅広凹部 ４６ ゲート凹部

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 FET 装置であって： ａ．バッファ層と； ｂ．前記バッファ層の上に積層され，ドープされたバン
    ドギャップの狭い素材から成るチャネル層と： ｃ．前記チャネル層の上に積層され，低濃度にドープさ
    れたバンドギャップの広い素材から成る抵抗層とから成
    り，前記チャネル層と前記抵抗層の前記ドーピングは，
    前記抵抗層と前記チャネル層との間で顕著な電子の移動
    が起こらないように行われていることを特徴とするFET
    装置。
  2. 【請求項２】 高濃度にドープされたキャップ層が前記
    抵抗層の一部の上に積層されていることを特徴とする請
    求項１に記載の装置。
  3. 【請求項３】 ゲートは前記抵抗層の凹部に位置するこ
    とを特徴とする請求項１に記載の装置。
  4. 【請求項４】 前記凹部は２段構造の凹部であることを
    特徴とする請求項３に記載の装置。
  5. 【請求項５】 前記バッファ層はドープされていないGa
    Asであることを特徴とする請求項１に記載の装置。
  6. 【請求項６】 前記チャネル層はドープされたGaAsであ
    ることを特徴とする請求項１に記載の装置。
  7. 【請求項７】 前記抵抗層は低濃度にドープされたAly
    Ga1-yAsであり，ｙは0.2 から 0.33 の間であることを
    特徴とする請求項１に記載の装置。
  8. 【請求項８】 ソース／ドレイン接触の下の前記AlGaAs
    の領域はイオン注入されていないことを特徴とする請求
    項１に記載の装置。
  9. 【請求項９】 FET 装置を製造する方法であって： ａ．バッファ層を形成する工程と； ｂ．前記バッファ層の上に低濃度にドープされたバンド
    ギャップの狭い素材から成るチャネル層を積層する工程
    と； ｃ．前記チャネル層の上に低濃度にドープされたバンド
    ギャップの広い素材から成る抵抗層を積層する工程とか
    ら成り，前記チャネル層と前記抵抗層の前記ドーピング
    は，前記抵抗層と前記チャネル層との間で顕著な電子の
    移動が起こらないように行われていることを特徴とする
    FET 装置を製造する方法。
  10. 【請求項１０】 高濃度にドープされたキャップ層が前
    記抵抗層の一部の上に積層されることを特徴とする請求
    項９に記載の方法。
  11. 【請求項１１】 ゲートが形成される抵抗層に凹部が形
    成されることを特徴とする請求項９に記載の方法。
  12. 【請求項１２】 前記凹部は２段構造の凹部であること
    を特徴とする請求項１１に記載の方法。
  13. 【請求項１３】 前記バッファ層はドープされていない
    GaAsであることを特徴とする請求項９に記載の方法。
  14. 【請求項１４】 前記チャネル層はドープされたGaAsで
    あることを特徴とする請求項９に記載の方法。
  15. 【請求項１５】 前記抵抗層は低濃度にドープされたAl
    y Ga1-y Asであり，ｙは0.2 から 0.33 の間であること
    を特徴とする請求項９に記載の方法。
JP4012159A 1991-01-31 1992-01-27 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ Pending JPH0547798A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64809191A 1991-01-31 1991-01-31
US07/648091 1991-01-31

Publications (1)

Publication Number Publication Date
JPH0547798A true JPH0547798A (ja) 1993-02-26

Family

ID=24599399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4012159A Pending JPH0547798A (ja) 1991-01-31 1992-01-27 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ

Country Status (5)

Country Link
US (1) US5300795A (ja)
EP (1) EP0497305A3 (ja)
JP (1) JPH0547798A (ja)
KR (1) KR920015642A (ja)
TW (1) TW288174B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255673B1 (en) 1998-02-02 2001-07-03 Nec Corporation Hetero-junction field effect transistor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606581B2 (ja) * 1994-05-18 1997-05-07 日本電気株式会社 電界効果トランジスタ及びその製造方法
US5411902A (en) * 1994-06-06 1995-05-02 The United States Of America As Represented By The Secretary Of The Air Force Process for improving gallium arsenide field effect transistor performance using an aluminum arsenide or an aluminum gallium arsenide buffer layer
JP4084436B2 (ja) * 1997-03-26 2008-04-30 沖電気工業株式会社 化合物半導体装置の特性の制御方法
JP3123940B2 (ja) * 1997-03-27 2001-01-15 日本電気株式会社 電界効果トランジスタおよびその製造方法
JPH10335595A (ja) * 1997-03-31 1998-12-18 Sharp Corp 増幅器用半導体素子、増幅器用半導体素子の製造方法および増幅器用半導体装置
JPH1140754A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置
US5998835A (en) 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
US6271547B1 (en) 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
GB2357228B (en) * 1999-12-08 2003-07-09 Hewlett Packard Co Method and apparatus for discovering a trust chain imparting a required attribute to a subject
US6797994B1 (en) 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6458640B1 (en) * 2001-06-04 2002-10-01 Anadigics, Inc. GaAs MESFET having LDD and non-uniform P-well doping profiles
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US7238224B2 (en) * 2004-10-29 2007-07-03 Hewlett-Packard Development Company, L.P. Fluid-gas separator
US20060091606A1 (en) * 2004-10-28 2006-05-04 Gary Paugh Magnetic building game
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7402844B2 (en) * 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
US7646043B2 (en) * 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
US8907350B2 (en) * 2010-04-28 2014-12-09 Cree, Inc. Semiconductor devices having improved adhesion and methods of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1145482A (en) * 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
US4641161A (en) * 1984-09-28 1987-02-03 Texas Instruments Incorporated Heterojunction device
US4745447A (en) * 1985-06-14 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Gallium arsenide on gallium indium arsenide Schottky barrier device
US4987462A (en) * 1987-01-06 1991-01-22 Texas Instruments Incorporated Power MISFET
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
CA1301955C (en) * 1988-09-30 1992-05-26 Masanori Nishiguchi Semiconductor device mesfet with upper and lower layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255673B1 (en) 1998-02-02 2001-07-03 Nec Corporation Hetero-junction field effect transistor

Also Published As

Publication number Publication date
KR920015642A (ko) 1992-08-27
EP0497305A2 (en) 1992-08-05
US5300795A (en) 1994-04-05
EP0497305A3 (en) 1992-12-16
TW288174B (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
US5300795A (en) GaAs FET with resistive AlGaAs
JP2581452B2 (ja) 電界効果トランジスタ
US5091759A (en) Heterostructure field effect transistor
US4641161A (en) Heterojunction device
US5903018A (en) Bipolar transistor including a compound semiconductor
US5196359A (en) Method of forming heterostructure field effect transistor
WO2001061733A2 (en) Double recessed transistor
WO2001011695A1 (en) Double recessed transistor
EP0163203B1 (en) Multiple high electron mobility transistor structures without inverted heterojunctions
JPH05275463A (ja) 半導体装置
JPH11243058A (ja) 半導体装置及びその製造方法
US4994868A (en) Heterojunction confined channel FET
JP2001085674A (ja) 電子部材とその製造方法
JP3040786B2 (ja) チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法
JP2758803B2 (ja) 電界効果トランジスタ
US20060102931A1 (en) Field effect transistor having a carrier exclusion layer
JP2000100829A (ja) 接合型電界効果トランジスタおよびその製造方法
WO2000007248A1 (en) High electron mobility transistor
US20230290830A1 (en) Semiconductor field-effect transistor, power amplifier comprising the same and manufacturing method thereof
JP2616634B2 (ja) 電界効果トランジスタ
GB2239557A (en) High electron mobility transistors
KR940010916B1 (ko) 화합물 반도체 소자 및 그 제조방법
JP3122474B2 (ja) 電界効果トランジスタ
KR950001167B1 (ko) 화합물 반도체소자 및 그 제조방법
Hsu et al. Characteristics of δ‐doped InGaAs/GaAs pseudomorphic double‐quantum‐well high electron mobility transistors