JP3122474B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3122474B2 JP3122474B2 JP03002792A JP279291A JP3122474B2 JP 3122474 B2 JP3122474 B2 JP 3122474B2 JP 03002792 A JP03002792 A JP 03002792A JP 279291 A JP279291 A JP 279291A JP 3122474 B2 JP3122474 B2 JP 3122474B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- semiconductor layer
- channel
- undoped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、超高速動作を要する電
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
【０００２】
【従来の技術】従来、この種の超高速デバイスとして
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。ＧａＡｓ半導体基板１
上にはアンドープＧａＡｓ層２が形成され、このアンド
ープＧａＡｓ層２上にはＡｌＧａＡｓにドナーが選択的
に添加されたｎ−ＡｌＧａＡｓ層３が形成されている。
さらに、このｎ−ＡｌＧａＡｓ層３上にはｎ+ −ＧａＡ
ｓ層４が形成されており、中央部に形成されたリセスに
露出するｎ−ＡｌＧａＡｓ層３にショットキ接触してゲ
ート電極５、ｎ+ −ＧａＡｓ層４上にオーミック電極
６，７が形成されている。
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。ＧａＡｓ半導体基板１
上にはアンドープＧａＡｓ層２が形成され、このアンド
ープＧａＡｓ層２上にはＡｌＧａＡｓにドナーが選択的
に添加されたｎ−ＡｌＧａＡｓ層３が形成されている。
さらに、このｎ−ＡｌＧａＡｓ層３上にはｎ+ −ＧａＡ
ｓ層４が形成されており、中央部に形成されたリセスに
露出するｎ−ＡｌＧａＡｓ層３にショットキ接触してゲ
ート電極５、ｎ+ −ＧａＡｓ層４上にオーミック電極
６，７が形成されている。
【０００３】また、この他の超高速デバイスとしては、
例えば、図５に示される構造をしたＤＭＴ（Doped-chan
nel hetero MIS-FET）が開発されている。ＧａＡｓ半導
体基板１１上にはアンドープＧａＡｓ層１２が形成さ
れ、このアンドープＧａＡｓ層１２上にはチャネルにな
るｎ+ −ＧａＡｓ層１３が形成されている。さらに、こ
のｎ+ −ＧａＡｓ層１３上にはアンドープＡｌＧａＡｓ
層１４、ｎ+ −ＧａＡｓ層１５が形成されている。ま
た、リセスに露出したアンドープＡｌＧａＡｓ層１４に
ショットキ接触してゲート電極１６が形成されており、
ｎ+ −ＧａＡｓ層１５上にはオーミック電極１７，１８
が形成されている。
例えば、図５に示される構造をしたＤＭＴ（Doped-chan
nel hetero MIS-FET）が開発されている。ＧａＡｓ半導
体基板１１上にはアンドープＧａＡｓ層１２が形成さ
れ、このアンドープＧａＡｓ層１２上にはチャネルにな
るｎ+ −ＧａＡｓ層１３が形成されている。さらに、こ
のｎ+ −ＧａＡｓ層１３上にはアンドープＡｌＧａＡｓ
層１４、ｎ+ −ＧａＡｓ層１５が形成されている。ま
た、リセスに露出したアンドープＡｌＧａＡｓ層１４に
ショットキ接触してゲート電極１６が形成されており、
ｎ+ −ＧａＡｓ層１５上にはオーミック電極１７，１８
が形成されている。
【０００４】
【発明が解決しようとする課題】図４に示される上記従
来のＨＥＭＴは、アンドープＧａＡｓ層２とｎ−ＡｌＧ
ａＡｓ層３とのヘテロ接合界面に生じる２次元電子ガス
層８をチャネルとしている。ＨＥＭＴの最大電流密度は
この２次元電子ガス濃度の上限で決定されるが、チャネ
ル層が２次元状になっているため、電子ガス濃度を高め
ることには限界が有った。このため、十分に高い出力を
有する高周波デバイスを得ることが出来なかった。
来のＨＥＭＴは、アンドープＧａＡｓ層２とｎ−ＡｌＧ
ａＡｓ層３とのヘテロ接合界面に生じる２次元電子ガス
層８をチャネルとしている。ＨＥＭＴの最大電流密度は
この２次元電子ガス濃度の上限で決定されるが、チャネ
ル層が２次元状になっているため、電子ガス濃度を高め
ることには限界が有った。このため、十分に高い出力を
有する高周波デバイスを得ることが出来なかった。
【０００５】一方、図５に示される上記従来のＤＭＴ
は、チャネル層として高濃度薄層化されたｎ+ −ＧａＡ
ｓ層１３を用いているため、十分に高い出力を得ること
が可能になっている。また、この上層にあるＡｌＧａＡ
ｓ層１４はアンドープになっているため、ショットキ耐
圧が向上されている。しかしながら、このＤＭＴにおい
ては、チャネル層に不純物が大量に含まれているため、
チャネル層を走行する電子の速度はＨＥＭＴに比較して
低下する。この結果、ＤＭＴの高周波動作性能はＨＥＭ
Ｔよりも劣っていた。
は、チャネル層として高濃度薄層化されたｎ+ −ＧａＡ
ｓ層１３を用いているため、十分に高い出力を得ること
が可能になっている。また、この上層にあるＡｌＧａＡ
ｓ層１４はアンドープになっているため、ショットキ耐
圧が向上されている。しかしながら、このＤＭＴにおい
ては、チャネル層に不純物が大量に含まれているため、
チャネル層を走行する電子の速度はＨＥＭＴに比較して
低下する。この結果、ＤＭＴの高周波動作性能はＨＥＭ
Ｔよりも劣っていた。
【０００６】また、このようなＨＥＭＴやＤＭＴのよう
にＡｌＧａＡｓ／ＧａＡｓのヘテロ接合を用いた系にお
いては、チャネルになるＧａＡｓ層中を走行する電子が
この上層にあるＡｌＧａＡｓ層に遷移する実空間遷移を
生じる場合がある。例えば、上記従来のＨＥＭＴにあっ
てはこれを次のように説明することが出来る。ｎ−Ａｌ
ＧａＡｓ層３とアンドープＧａＡｓ２とのヘテロ接合部
には図６に示されるエネルギバンドが形成され、図示の
斜線部に２次元電子ガスが蓄積される。しかし、ドレイ
ン・ソース間に高電界が印加されて２次元電子ガスの持
つエネルギが高くなると、２次元電子ガス中の電子はｎ
−ＡｌＧａＡｓ層３側に図示の矢印のように遷移する。
にＡｌＧａＡｓ／ＧａＡｓのヘテロ接合を用いた系にお
いては、チャネルになるＧａＡｓ層中を走行する電子が
この上層にあるＡｌＧａＡｓ層に遷移する実空間遷移を
生じる場合がある。例えば、上記従来のＨＥＭＴにあっ
てはこれを次のように説明することが出来る。ｎ−Ａｌ
ＧａＡｓ層３とアンドープＧａＡｓ２とのヘテロ接合部
には図６に示されるエネルギバンドが形成され、図示の
斜線部に２次元電子ガスが蓄積される。しかし、ドレイ
ン・ソース間に高電界が印加されて２次元電子ガスの持
つエネルギが高くなると、２次元電子ガス中の電子はｎ
−ＡｌＧａＡｓ層３側に図示の矢印のように遷移する。
【０００７】ドレイン・ソース間には動作時に一般的に
高電界が印加され、また、ＡｌＧａＡｓ層ではＧａＡｓ
層よりも電子の輸送特性が劣るため、この実空間遷移が
起こるとＦＥＴの高周波特性は劣化してしまう。
高電界が印加され、また、ＡｌＧａＡｓ層ではＧａＡｓ
層よりも電子の輸送特性が劣るため、この実空間遷移が
起こるとＦＥＴの高周波特性は劣化してしまう。
【０００８】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、ＧａＡｓからなる半
導体基板と、アンドープ層である第１の半導体層と、こ
の第１の半導体層にほぼ格子整合する結晶構造を有し、
２００オングストローム以下の層厚でｎ型の不純物を含
んで形成されたＧａＡｓからなる、チャネルとして機能
する単一のＧａＡｓ層と、このＧａＡｓ層にほぼ格子整
合する結晶構造を有し、かつ、ＧａＡｓ層よりも電子輸
送特性の優れた材質からなるアンドープ層である第２の
半導体層と、この第２の半導体層とヘテロ接合を形成
し、かつ、ゲート電極にショットキ接触するＡｌの組成
比Ｘが０を超え０．３以下のＡｌXＧａ1-XＡｓからなる
アンドープ層である第３の半導体層とを備え、ＧａＡｓ
層は、第１の半導体層と第２の半導体層に挟まれて設け
られ、単一の量子井戸を構成するような層厚及び不純物
の濃度で形成されていることを特徴として、ＦＥＴが構
成されたものである。
を解決するためになされたもので、ＧａＡｓからなる半
導体基板と、アンドープ層である第１の半導体層と、こ
の第１の半導体層にほぼ格子整合する結晶構造を有し、
２００オングストローム以下の層厚でｎ型の不純物を含
んで形成されたＧａＡｓからなる、チャネルとして機能
する単一のＧａＡｓ層と、このＧａＡｓ層にほぼ格子整
合する結晶構造を有し、かつ、ＧａＡｓ層よりも電子輸
送特性の優れた材質からなるアンドープ層である第２の
半導体層と、この第２の半導体層とヘテロ接合を形成
し、かつ、ゲート電極にショットキ接触するＡｌの組成
比Ｘが０を超え０．３以下のＡｌXＧａ1-XＡｓからなる
アンドープ層である第３の半導体層とを備え、ＧａＡｓ
層は、第１の半導体層と第２の半導体層に挟まれて設け
られ、単一の量子井戸を構成するような層厚及び不純物
の濃度で形成されていることを特徴として、ＦＥＴが構
成されたものである。
【０００９】
【作用】ドレイン・ソース間に高い電界が印加される
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
【００１０】また、チャネル層には高い濃度に不純物を
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
【００１１】
【実施例】図１は本発明の一実施例によるＦＥＴの構造
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＧａＡｓ半導体基板２１上に、第１の半導体層
２２，チャネル層２３，第２の半導体層２４，第３の半
導体層２５，およびコンタクト層２６を順次エピタキシ
ャル成長する（図２（ａ）参照）。このエピタキシャル
成長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶ
ＰＥ（有機金属気相エピタクシー）法によって行われ
る。
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＧａＡｓ半導体基板２１上に、第１の半導体層
２２，チャネル層２３，第２の半導体層２４，第３の半
導体層２５，およびコンタクト層２６を順次エピタキシ
ャル成長する（図２（ａ）参照）。このエピタキシャル
成長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶ
ＰＥ（有機金属気相エピタクシー）法によって行われ
る。
【００１２】第１の半導体層２２はｐ- 型のほぼアンド
ープ状態のＧａＡｓからなり、厚さは１μｍである。チ
ャネル層２３は２×１０18／cm3 の濃度にＳｉがドープ
されたｎ+ 型のＧａＡｓからなり、厚さは１００オング
ストロームである。第２の半導体層２４はチャネル層２
３よりも電子輸送特性の優れたｎ- 型のほぼアンドープ
状態のＧａＡｓからなり、厚さは２００オングストロー
ムである。第３の半導体層２５はＡｌの組成比Ｘが０を
越え０．３以下（０＜Ｘ≦０．３）のｎ- 型のほぼアン
ドープ状態のＡｌx Ｇａ1-x Ａｓからなり、厚さは２０
０オングストロームである。コンタクト層２６は４×１
０18／cm3 の濃度にドナーがドープされたｎ+型のＧａ
Ａｓからなり、厚さは５００オングストロームである。
ープ状態のＧａＡｓからなり、厚さは１μｍである。チ
ャネル層２３は２×１０18／cm3 の濃度にＳｉがドープ
されたｎ+ 型のＧａＡｓからなり、厚さは１００オング
ストロームである。第２の半導体層２４はチャネル層２
３よりも電子輸送特性の優れたｎ- 型のほぼアンドープ
状態のＧａＡｓからなり、厚さは２００オングストロー
ムである。第３の半導体層２５はＡｌの組成比Ｘが０を
越え０．３以下（０＜Ｘ≦０．３）のｎ- 型のほぼアン
ドープ状態のＡｌx Ｇａ1-x Ａｓからなり、厚さは２０
０オングストロームである。コンタクト層２６は４×１
０18／cm3 の濃度にドナーがドープされたｎ+型のＧａ
Ａｓからなり、厚さは５００オングストロームである。
【００１３】ここで、チャネル層２３のキャリア濃度お
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
【００１４】つまり、第１の半導体層２２，チャネル層
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２４に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例え
ば、２００オングストローム以下の薄さであれば良い。
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２４に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例え
ば、２００オングストローム以下の薄さであれば良い。
【００１５】また、チャネル中の電子は基底状態におい
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２３の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＧａＡｓ層、つまり、第２の半導体層２４の厚さ
は、この拡がった領域に存在する上記電子が第３の半導
体層２５に達しない厚さになっている。
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２３の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＧａＡｓ層、つまり、第２の半導体層２４の厚さ
は、この拡がった領域に存在する上記電子が第３の半導
体層２５に達しない厚さになっている。
【００１６】また、第３の半導体層２５には後述するゲ
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
【００１７】次に、上記のように、各層を順次半導体基
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図
（ｃ）参照）。
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図
（ｃ）参照）。
【００１８】次に、このリセス２９において露出してい
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
【００１９】このような構造において、ドレイン電極２
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２３の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２３中の電子は走行速度が高くなる。
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２３の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２３中の電子は走行速度が高くなる。
【００２０】ドレイン・ソース間に印加される電圧を上
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はほぼアン
ドープ状態であり、しかも、電子が主として走行する第
２の半導体層２４は電子輸送特性が優れているため、電
子は高速で走行するようになる。このため、不純物散乱
の影響を受け易い高ドープのチャネル層２３を用いて
も、低電界での電子移動度は従来のＨＥＭＴに比較して
低いが、実際にデバイスが動作する高電界の下では、Ｈ
ＥＭＴと同等かもしくはそれ以上の高周波特性を示すよ
うになる。
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はほぼアン
ドープ状態であり、しかも、電子が主として走行する第
２の半導体層２４は電子輸送特性が優れているため、電
子は高速で走行するようになる。このため、不純物散乱
の影響を受け易い高ドープのチャネル層２３を用いて
も、低電界での電子移動度は従来のＨＥＭＴに比較して
低いが、実際にデバイスが動作する高電界の下では、Ｈ
ＥＭＴと同等かもしくはそれ以上の高周波特性を示すよ
うになる。
【００２１】また、本実施例によるＦＥＴにおいては、
ＡｌＧａＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＧａＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴやＤＭＴの
ように、実空間遷移による高周波特性の劣化は生じなく
なる。また、これら従来の各ＦＥＴにおける、ゲート電
圧Ｖｇ変化に対する相互コンダクタンスｇm 特性は、あ
る特定のゲート電圧値に対してｇm 値がピークを持つ特
性を有していた。しかし、本実施例による相互コンダク
タンス特性においては、ある範囲を持つゲート電圧変化
に対してｇm 値のピークが維持される特性を有してい
る。従って、本実施例によればＦＥＴの設計は容易にな
り、また、得られるＦＥＴの特性が安定して常に高い利
得を確保することが可能になり、歪みのない出力が得ら
れるようになる。
ＡｌＧａＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＧａＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴやＤＭＴの
ように、実空間遷移による高周波特性の劣化は生じなく
なる。また、これら従来の各ＦＥＴにおける、ゲート電
圧Ｖｇ変化に対する相互コンダクタンスｇm 特性は、あ
る特定のゲート電圧値に対してｇm 値がピークを持つ特
性を有していた。しかし、本実施例による相互コンダク
タンス特性においては、ある範囲を持つゲート電圧変化
に対してｇm 値のピークが維持される特性を有してい
る。従って、本実施例によればＦＥＴの設計は容易にな
り、また、得られるＦＥＴの特性が安定して常に高い利
得を確保することが可能になり、歪みのない出力が得ら
れるようになる。
【００２２】また、チャネル層２３はある程度の厚さを
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
【００２３】また、ゲート電極３０はほぼアンドープ状
態のＡｌＧａＡｓからなる第３の半導体層２５とショッ
トキ接触を形成しているため、ショットキ障壁は高くな
る。このため、高バイアス条件でデバイスを動作させる
ことが可能になり、出力特性は向上する。しかも、チャ
ネル中を走行する電子速度が高くなって雑音性能は向上
する。
態のＡｌＧａＡｓからなる第３の半導体層２５とショッ
トキ接触を形成しているため、ショットキ障壁は高くな
る。このため、高バイアス条件でデバイスを動作させる
ことが可能になり、出力特性は向上する。しかも、チャ
ネル中を走行する電子速度が高くなって雑音性能は向上
する。
【００２４】従って、本実施例によるＦＥＴは、超高周
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
【００２５】なお、上記実施例の説明では、チャネル層
２３を挟む第１および第２の各半導体層２２，２４をア
ンドープＧａＡｓとして説明したが、必ずしもこの材料
に限定されない。チャネル層２３にほぼ格子整合する結
晶構造を有し、電子輸送特性に優れた例えばアンドープ
ＩｎＧａＡｓであっても良く、上記実施例と同様な効果
を奏する。また、チャネルを形成する電子は主として第
２の半導体層２４を走行するため、第１の半導体層２２
は第２の半導体層２４と必ず同じ材料でなくても良く、
半導体基板２１およびチャネル層２３にほぼ格子整合す
る結晶構造を持つものであれば良い。
２３を挟む第１および第２の各半導体層２２，２４をア
ンドープＧａＡｓとして説明したが、必ずしもこの材料
に限定されない。チャネル層２３にほぼ格子整合する結
晶構造を有し、電子輸送特性に優れた例えばアンドープ
ＩｎＧａＡｓであっても良く、上記実施例と同様な効果
を奏する。また、チャネルを形成する電子は主として第
２の半導体層２４を走行するため、第１の半導体層２２
は第２の半導体層２４と必ず同じ材料でなくても良く、
半導体基板２１およびチャネル層２３にほぼ格子整合す
る結晶構造を持つものであれば良い。
【００２６】
【発明の効果】以上説明したように本発明によれば、ド
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
【００２７】このため、チャネル中を走行する電子速度
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
【図１】本発明の一実施例によるＦＥＴの構造を示す断
面図である。
面図である。
【図２】図１に示された本実施例によるＦＥＴの製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本実施例によるＦＥＴのチャネル付近のエネル
ギバンド図である。
ギバンド図である。
【図４】従来のＨＥＭＴの構造を示す断面図である。
【図５】従来のＤＭＴの構造を示す断面図である。
【図６】従来のＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合に
おける実空間遷移を説明するためのエネルギバンド図で
ある。
おける実空間遷移を説明するためのエネルギバンド図で
ある。
２１…半絶縁性ＧａＡｓ半導体基板 ２２…第１の半導体層（ｐ- 型アンドープＧａＡｓ） ２３…チャネル層（ＳｉドープＧａＡｓ） ２４…第２の半導体層（ｎ- 型アンドープＧａＡｓ） ２５…第３の半導体層（ｎ- 型アンドープＡｌx Ｇａ
1-x Ａｓ） ２６…コンタクト層（ｎ+ 型ＧａＡｓ） ２７…ドレイン電極 ２８…ソース電極 ３０…ゲート電極
1-x Ａｓ） ２６…コンタクト層（ｎ+ 型ＧａＡｓ） ２７…ドレイン電極 ２８…ソース電極 ３０…ゲート電極
Claims (1)
- 【請求項１】 ＧａＡｓからなる半導体基板と、 アンドープ層である第１の半導体層と、 この第１の半導体層にほぼ格子整合する結晶構造を有
し、２００オングストローム以下の層厚でｎ型の不純物
を含んで形成されたＧａＡｓからなる、チャネルとして
機能する単一のＧａＡｓ層と、 このＧａＡｓ層にほぼ格子整合する結晶構造を有し、か
つ、前記ＧａＡｓ層よりも電子輸送特性の優れた材質か
らなるアンドープ層である第２の半導体層と、 この第２の半導体層とヘテロ接合を形成し、かつ、ゲー
ト電極にショットキ接触するＡｌの組成比Ｘが０を超え
０．３以下のＡｌXＧａ1-XＡｓからなるアンドープ層で
ある第３の半導体層とを備え、 前記ＧａＡｓ層は、前記第１の半導体層と前記第２の半
導体層に挟まれて設けられ、単一の量子井戸を構成する
ような前記層厚及び前記不純物の濃度で形成されている
こと、 を特徴とする電界効果トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002792A JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
| US07/818,537 US5436470A (en) | 1991-01-14 | 1992-01-09 | Field effect transistor |
| CA002059232A CA2059232A1 (en) | 1991-01-14 | 1992-01-13 | Field effect transistor |
| KR1019920000324A KR960000385B1 (ko) | 1991-01-14 | 1992-01-13 | 전계효과트랜지스터 |
| EP19920100502 EP0495452A3 (en) | 1991-01-14 | 1992-01-14 | Field effect transistor |
| US08/370,427 US5508530A (en) | 1991-01-14 | 1995-01-09 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002792A JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241431A JPH04241431A (ja) | 1992-08-28 |
| JP3122474B2 true JP3122474B2 (ja) | 2001-01-09 |
Family
ID=11539219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03002792A Expired - Fee Related JP3122474B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122474B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194670A (ja) * | 2007-04-19 | 2007-08-02 | Oki Electric Ind Co Ltd | 化合物半導体素子 |
-
1991
- 1991-01-14 JP JP03002792A patent/JP3122474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04241431A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335867A (ja) | 電界効果トランジスタ | |
| JP2661555B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| US5508530A (en) | Field effect transistor | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| US5453631A (en) | Field effect transistor having a multi-layer channel | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| US5473177A (en) | Field effect transistor having a spacer layer with different material and different high frequency characteristics than an electrode supply layer thereon | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JPH04245645A (ja) | 電界効果トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH1197669A (ja) | 半導体装置 | |
| JPH04245648A (ja) | 電界効果トランジスタ | |
| JP3572560B2 (ja) | 化合物半導体装置 | |
| JPH04245646A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |