JP3122471B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3122471B2 JP3122471B2 JP03002789A JP278991A JP3122471B2 JP 3122471 B2 JP3122471 B2 JP 3122471B2 JP 03002789 A JP03002789 A JP 03002789A JP 278991 A JP278991 A JP 278991A JP 3122471 B2 JP3122471 B2 JP 3122471B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- inp
- channel
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、超高速動作を要する電
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
【０００２】
【従来の技術】従来、この種の超高速デバイスとして
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。ＩｎＰ半導体基板１上
にはアンドープＩｎＰ層２が形成され、このアンドープ
ＩｎＰ層２上にはＡｌx Ｉｎ1-x Ａｓにドナーが選択的
に添加されたｎ−Ａｌx Ｉｎ1-x Ａｓ層３が形成されて
いる。さらに、このｎ−Ａｌx Ｉｎ1-x Ａｓ層３上には
ｎ+ −ＩｎＧａＡｓ層４が形成されており、中央部に形
成されたリセスに露出するｎ−Ａｌx Ｉｎ1-x Ａｓ層３
にショットキ接触してゲート電極５、ｎ+ −ＩｎＧａＡ
ｓ層４上にオーミック電極６，７が形成されている。
は、例えば、図４に示される構造をしたＨＥＭＴ（高電
子移動度トランジスタ）がある。ＩｎＰ半導体基板１上
にはアンドープＩｎＰ層２が形成され、このアンドープ
ＩｎＰ層２上にはＡｌx Ｉｎ1-x Ａｓにドナーが選択的
に添加されたｎ−Ａｌx Ｉｎ1-x Ａｓ層３が形成されて
いる。さらに、このｎ−Ａｌx Ｉｎ1-x Ａｓ層３上には
ｎ+ −ＩｎＧａＡｓ層４が形成されており、中央部に形
成されたリセスに露出するｎ−Ａｌx Ｉｎ1-x Ａｓ層３
にショットキ接触してゲート電極５、ｎ+ −ＩｎＧａＡ
ｓ層４上にオーミック電極６，７が形成されている。
【０００３】
【発明が解決しようとする課題】上記従来のＨＥＭＴの
ように、ＡｌＩｎＡｓ／ＩｎＰのヘテロ接合を用いた系
においては、チャネルになるＩｎＰ層中を走行する電子
がこの上層にあるＡｌＩｎＡｓ層に遷移する実空間遷移
を生じる場合がある。この実空間遷移は次のように説明
することが出来る。ｎ−ＡｌＩｎＡｓ層３とアンドープ
ＩｎＰ層２とのヘテロ接合部には図５に示されるエネル
ギバンドが形成され、図示の斜線部に２次元電子ガスが
蓄積される。しかし、ドレイン・ソース間に高電界が印
加されて２次元電子ガスの持つエネルギが高くなると、
２次元電子ガス中の電子はｎ−ＡｌＩｎＡｓ層３側に図
示の矢印のように遷移する。
ように、ＡｌＩｎＡｓ／ＩｎＰのヘテロ接合を用いた系
においては、チャネルになるＩｎＰ層中を走行する電子
がこの上層にあるＡｌＩｎＡｓ層に遷移する実空間遷移
を生じる場合がある。この実空間遷移は次のように説明
することが出来る。ｎ−ＡｌＩｎＡｓ層３とアンドープ
ＩｎＰ層２とのヘテロ接合部には図５に示されるエネル
ギバンドが形成され、図示の斜線部に２次元電子ガスが
蓄積される。しかし、ドレイン・ソース間に高電界が印
加されて２次元電子ガスの持つエネルギが高くなると、
２次元電子ガス中の電子はｎ−ＡｌＩｎＡｓ層３側に図
示の矢印のように遷移する。
【０００４】ドレイン・ソース間には動作時に一般的に
高電界が印加され、また、ＡｌＩｎＡｓ層ではＩｎＰ層
よりも電子の輸送特性が劣るため、この実空間遷移が起
こるとＦＥＴの高周波特性は劣化してしまう。
高電界が印加され、また、ＡｌＩｎＡｓ層ではＩｎＰ層
よりも電子の輸送特性が劣るため、この実空間遷移が起
こるとＦＥＴの高周波特性は劣化してしまう。
【０００５】また、上記従来のＨＥＭＴは、アンドープ
ＩｎＰ層２とｎ−ＡｌＩｎＡｓ層３とのヘテロ接合界面
に生じる２次元電子ガス層８をチャネルとしている。こ
のチャネルはＧａＡｓやＩｎＧａＡｓよりも電子飽和速
度の高いＩｎＰ中に形成されるため、高性能な高周波デ
バイスが得られる。しかしながら、このようなＨＥＭＴ
の最大電流密度は２次元電子ガス濃度の上限で決定さ
れ、チャネル層が２次元状になっているため、電子ガス
濃度を高めることには限界が有った。このため、十分に
高い出力を有する高周波デバイスを得ることが出来なか
った。
ＩｎＰ層２とｎ−ＡｌＩｎＡｓ層３とのヘテロ接合界面
に生じる２次元電子ガス層８をチャネルとしている。こ
のチャネルはＧａＡｓやＩｎＧａＡｓよりも電子飽和速
度の高いＩｎＰ中に形成されるため、高性能な高周波デ
バイスが得られる。しかしながら、このようなＨＥＭＴ
の最大電流密度は２次元電子ガス濃度の上限で決定さ
れ、チャネル層が２次元状になっているため、電子ガス
濃度を高めることには限界が有った。このため、十分に
高い出力を有する高周波デバイスを得ることが出来なか
った。
【０００６】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、ＩｎＰからなる半導
体基板と、アンドープ層である第１の半導体層と、この
第１の半導体層にほぼ格子整合する結晶構造を有し、２
００オングストローム以下の層厚でｎ型の不純物を含ん
で形成されたＩｎＰからなる、チャネルとして機能する
単一のＩｎＰ層と、このＩｎＰ層にほぼ格子整合する結
晶構造を有し、かつ、ＩｎＰ層よりも電子輸送特性の優
れた材質からなるアンドープ層である第２の半導体層
と、この第２の半導体層とヘテロ接合を形成し、かつ、
ゲート電極にショットキ接触するＡｌの組成比Ｘが０．
４以上０．６以下のＡｌXＩｎ1-XＡｓからなるアンドー
プ層である第３の半導体層とを備え、ＩｎＰ層は、第１
の半導体層と第２の半導体層に挟まれて設けられ、単一
の量子井戸を構成するような層厚及び不純物の濃度で形
成されていることを特徴として、ＦＥＴが構成されたも
のである。
を解決するためになされたもので、ＩｎＰからなる半導
体基板と、アンドープ層である第１の半導体層と、この
第１の半導体層にほぼ格子整合する結晶構造を有し、２
００オングストローム以下の層厚でｎ型の不純物を含ん
で形成されたＩｎＰからなる、チャネルとして機能する
単一のＩｎＰ層と、このＩｎＰ層にほぼ格子整合する結
晶構造を有し、かつ、ＩｎＰ層よりも電子輸送特性の優
れた材質からなるアンドープ層である第２の半導体層
と、この第２の半導体層とヘテロ接合を形成し、かつ、
ゲート電極にショットキ接触するＡｌの組成比Ｘが０．
４以上０．６以下のＡｌXＩｎ1-XＡｓからなるアンドー
プ層である第３の半導体層とを備え、ＩｎＰ層は、第１
の半導体層と第２の半導体層に挟まれて設けられ、単一
の量子井戸を構成するような層厚及び不純物の濃度で形
成されていることを特徴として、ＦＥＴが構成されたも
のである。
【０００７】
【作用】ドレイン・ソース間に高い電界が印加される
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
と、不純物を高濃度に含むチャネル層中を走行する電子
はエネルギを得、チャネル層を挟んでいる第１の半導体
層および第２の半導体層に飛び出し、主に電子輸送特性
の優れた第２の半導体層を走行するようになる。
【０００８】また、チャネル層には高い濃度に不純物を
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
【０００９】
【実施例】図１は本発明の一実施例によるＦＥＴの構造
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＩｎＰ半導体基板２１上に、第１の半導体層２
２，チャネル層２３，第２の半導体層２４，第３の半導
体層２５，およびコンタクト層２６を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＩｎＰ半導体基板２１上に、第１の半導体層２
２，チャネル層２３，第２の半導体層２４，第３の半導
体層２５，およびコンタクト層２６を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
【００１０】第１の半導体層２２はアンドープＩｎＰか
らなり、厚さは１μｍである。チャネル層２３は２×１
０18／cm3 の濃度にＳｉがドープされたｎ+ 型のＩｎＰ
からなり、厚さは１００オングストロームである。第２
の半導体層２４はチャネル層２３よりも電子輸送特性の
優れたアンドープのＩｎＰからなり、厚さは２００オン
グストロームである。第３の半導体層２５はＡｌの組成
比Ｘが０．４以上０．６以下（０．４≦Ｘ≦０．６）の
アンドープＡｌx Ｉｎ1-x Ａｓからなり、厚さは２００
オングストロームである。コンタクト層２６は４×１０
18／cm3 の濃度にドナーがドープされたｎ+ 型のＩｎＧ
ａＡｓからなり、厚さは５００オングストロームであ
る。
らなり、厚さは１μｍである。チャネル層２３は２×１
０18／cm3 の濃度にＳｉがドープされたｎ+ 型のＩｎＰ
からなり、厚さは１００オングストロームである。第２
の半導体層２４はチャネル層２３よりも電子輸送特性の
優れたアンドープのＩｎＰからなり、厚さは２００オン
グストロームである。第３の半導体層２５はＡｌの組成
比Ｘが０．４以上０．６以下（０．４≦Ｘ≦０．６）の
アンドープＡｌx Ｉｎ1-x Ａｓからなり、厚さは２００
オングストロームである。コンタクト層２６は４×１０
18／cm3 の濃度にドナーがドープされたｎ+ 型のＩｎＧ
ａＡｓからなり、厚さは５００オングストロームであ
る。
【００１１】ここで、チャネル層２３のキャリア濃度お
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
【００１２】つまり、第１の半導体層２２，チャネル層
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２３に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例え
ば、２００オングストローム以下の薄さであれば良い。
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２３に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例え
ば、２００オングストローム以下の薄さであれば良い。
【００１３】また、チャネル中の電子は基底状態におい
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２３の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＩｎＰ層、つまり、第２の半導体層２４の厚さは、
この拡がった領域に存在する上記電子が第３の半導体層
２５に達しない厚さになっている。
ては一番下のサブバンドＥA にあり、電界が印加されて
エネルギを得ることによって電子はこの上にある二番目
のサブバンドＥB および三番目のサブバンドＥc に移
り、順次エネルギ準位の高いサブバンドに移行する。そ
して、電子の存在確率は、各サブバンドにおいて図示の
波動関数の拡がりを呈し、チャネル層２３の厚さよりも
僅かに拡がった部分で零に近付く。基板表面側のアンド
ープＩｎＰ層、つまり、第２の半導体層２４の厚さは、
この拡がった領域に存在する上記電子が第３の半導体層
２５に達しない厚さになっている。
【００１４】また、第３の半導体層２５には後述するゲ
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
【００１５】次に、上記のように、各層を順次半導体基
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図
（ｃ）参照）。
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図
（ｃ）参照）。
【００１６】次に、このリセス２９において露出してい
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
【００１７】このような構造において、ドレイン電極２
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２３の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２３中の電子の走行速度は高くなる。
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥA に分布していた電子は、この電界印加に
より供与されたエネルギによって、エネルギ準位の高い
サブバンドＥB に移動する。一番下のサブバンドＥA で
は電子の存在確率は、図３の波動関数の拡がりに示され
るように、チャネル層２３の中心部が高いため、不純物
の散乱の影響を大きく受けて電子速度は低くなってい
る。しかし、この上のサブバンドＥB およびＥc では電
子の存在確率のピークは中心部から図示のようにずれる
ため、不純物の散乱の影響を受け難くなる。このため、
エネルギ準位の高いサブバンドＥB およびＥc に分布す
るチャネル層２３中の電子の走行速度は高くなる。
【００１８】ドレイン・ソース間に印加される電圧を上
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２４は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２３を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２４は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２３を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
【００１９】また、本実施例によるＦＥＴにおいては、
ＡｌＩｎＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＩｎＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンスｇm 特性は、ある特定のゲ
ート電圧値に対してｇm 値がピークを持つ特性を有して
いた。しかし、本実施例による相互コンダクタンス特性
においては、ある範囲を持つゲート電圧変化に対してｇ
m 値のピークが維持される特性を有している。従って、
本実施例によればＦＥＴの設計は容易になり、また、得
られるＦＥＴの特性が安定して常に高い利得を確保する
ことが可能になり、歪みのない出力を得られるようにな
る。
ＡｌＩｎＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＩｎＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンスｇm 特性は、ある特定のゲ
ート電圧値に対してｇm 値がピークを持つ特性を有して
いた。しかし、本実施例による相互コンダクタンス特性
においては、ある範囲を持つゲート電圧変化に対してｇ
m 値のピークが維持される特性を有している。従って、
本実施例によればＦＥＴの設計は容易になり、また、得
られるＦＥＴの特性が安定して常に高い利得を確保する
ことが可能になり、歪みのない出力を得られるようにな
る。
【００２０】また、チャネル層２３はある程度の厚さを
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
【００２１】また、ゲート電極３０はアンドープのＡｌ
ＩｎＡｓからなる第３の半導体層２５とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
ＩｎＡｓからなる第３の半導体層２５とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
【００２２】従って、本実施例によるＦＥＴは、超高周
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
【００２３】なお、上記実施例の説明では、ＩｎＰから
なる第２の半導体層２４上にＡｌＩｎＡｓからなる第３
の半導体層２５を形成するものとして説明したが、通
常、ＡｌＩｎＡｓとＩｎＰとの界面の結晶性を良好に保
つのは困難とされている。このため、第２の半導体層２
４と第３の半導体層２５との間にアンドープのＩｎＧａ
Ａｓ薄層を形成しても良く、上記実施例と同様な効果を
奏する。
なる第２の半導体層２４上にＡｌＩｎＡｓからなる第３
の半導体層２５を形成するものとして説明したが、通
常、ＡｌＩｎＡｓとＩｎＰとの界面の結晶性を良好に保
つのは困難とされている。このため、第２の半導体層２
４と第３の半導体層２５との間にアンドープのＩｎＧａ
Ａｓ薄層を形成しても良く、上記実施例と同様な効果を
奏する。
【００２４】また、チャネル層２３を挟む第１および第
２の各半導体層２２，２４をアンドープＩｎＰとして説
明したが、必ずしもこの材料に限定されない。チャネル
層２３にほぼ格子整合する結晶構造を有し、電子輸送特
性に優れた例えばアンドープＩｎＧａＡｓであっても良
く、上記実施例と同様な効果を奏する。また、チャネル
を形成する電子は主として第２の半導体層２４を走行す
るため、第１の半導体層２２は第２の半導体層２４と必
ず同じ材料でなくても良く、半導体基板２１およびチャ
ネル層２３にほぼ格子整合する結晶構造を持つものであ
れば良い。
２の各半導体層２２，２４をアンドープＩｎＰとして説
明したが、必ずしもこの材料に限定されない。チャネル
層２３にほぼ格子整合する結晶構造を有し、電子輸送特
性に優れた例えばアンドープＩｎＧａＡｓであっても良
く、上記実施例と同様な効果を奏する。また、チャネル
を形成する電子は主として第２の半導体層２４を走行す
るため、第１の半導体層２２は第２の半導体層２４と必
ず同じ材料でなくても良く、半導体基板２１およびチャ
ネル層２３にほぼ格子整合する結晶構造を持つものであ
れば良い。
【００２５】
【発明の効果】以上説明したように本発明によれば、ド
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
【００２６】このため、チャネル中を走行する電子速度
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
【図１】本発明の一実施例によるＦＥＴの構造を示す断
面図である。
面図である。
【図２】図１に示された本実施例によるＦＥＴの製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本実施例によるＦＥＴのチャネル付近のエネル
ギバンド図である。
ギバンド図である。
【図４】従来のＨＥＭＴの構造を示す断面図である。
【図５】従来のＡｌＩｎＡｓ／ＩｎＰ系ヘテロ接合にお
ける実空間遷移を説明するためのエネルギバンド図であ
る。
ける実空間遷移を説明するためのエネルギバンド図であ
る。
２１…半絶縁性ＩｎＰ半導体基板 ２２…第１の半導体層（アンドープＩｎＰ） ２３…チャネル層（ＳｉドープＩｎＰ） ２４…第２の半導体層（アンドープＩｎＰ） ２５…第３の半導体層（アンドープＡｌx Ｉｎ1-x Ａ
ｓ） ２６…コンタクト層（ｎ+ 型ＩｎＧａＡｓ） ２７…ドレイン電極 ２８…ソース電極 ３０…ゲート電極
ｓ） ２６…コンタクト層（ｎ+ 型ＩｎＧａＡｓ） ２７…ドレイン電極 ２８…ソース電極 ３０…ゲート電極
Claims (1)
- 【請求項１】 ＩｎＰからなる半導体基板と、 アンドープ層である第１の半導体層と、 この第１の半導体層にほぼ格子整合する結晶構造を有
し、２００オングストローム以下の層厚でｎ型の不純物
を含んで形成されたＩｎＰからなる、チャネルとして機
能する単一のＩｎＰ層と、 このＩｎＰ層にほぼ格子整合する結晶構造を有し、か
つ、前記ＩｎＰ層よりも電子輸送特性の優れた材質から
なるアンドープ層である第２の半導体層と、 この第２の半導体層とヘテロ接合を形成し、かつ、ゲー
ト電極にショットキ接触するＡｌの組成比Ｘが０．４以
上０．６以下のＡｌXＩｎ1-XＡｓからなるアンドープ層
である第３の半導体層とを備え、 前記ＩｎＰ層は、前記第１の半導体層と前記第２の半導
体層に挟まれて設けられ、単一の量子井戸を構成するよ
うな前記層厚及び前記不純物の濃度で形成されているこ
と、 を特徴とする電界効果トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002789A JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
| US07/818,537 US5436470A (en) | 1991-01-14 | 1992-01-09 | Field effect transistor |
| CA002059232A CA2059232A1 (en) | 1991-01-14 | 1992-01-13 | Field effect transistor |
| KR1019920000324A KR960000385B1 (ko) | 1991-01-14 | 1992-01-13 | 전계효과트랜지스터 |
| EP19920100502 EP0495452A3 (en) | 1991-01-14 | 1992-01-14 | Field effect transistor |
| US08/370,427 US5508530A (en) | 1991-01-14 | 1995-01-09 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002789A JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241428A JPH04241428A (ja) | 1992-08-28 |
| JP3122471B2 true JP3122471B2 (ja) | 2001-01-09 |
Family
ID=11539127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03002789A Expired - Fee Related JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122471B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2643859B2 (ja) * | 1994-09-29 | 1997-08-20 | 日本電気株式会社 | 化合物半導体電界効果トランジスタ |
-
1991
- 1991-01-14 JP JP03002789A patent/JP3122471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04241428A (ja) | 1992-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| JP3173080B2 (ja) | 電界効果トランジスタ | |
| JPH06236898A (ja) | 電界効果トランジスタ | |
| KR960000385B1 (ko) | 전계효과트랜지스터 | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JPH04245645A (ja) | 電界効果トランジスタ | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH1197669A (ja) | 半導体装置 | |
| JPH04245647A (ja) | 電界効果トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3572560B2 (ja) | 化合物半導体装置 | |
| JPH04245648A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |