JPH04241428A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH04241428A JPH04241428A JP3002789A JP278991A JPH04241428A JP H04241428 A JPH04241428 A JP H04241428A JP 3002789 A JP3002789 A JP 3002789A JP 278991 A JP278991 A JP 278991A JP H04241428 A JPH04241428 A JP H04241428A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- inp
- channel
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 description 10
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000005533 two-dimensional electron gas Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005428 wave function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、超高速動作を要する電
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
界効果トランジスタ（ＦＥＴ）の構造に関するものであ
る。
【０００２】
【従来の技術】従来、この種の超高速デバイスとしては
、例えば、図４に示される構造をしたＨＥＭＴ（高電子
移動度トランジスタ）がある。ＩｎＰ半導体基板１上に
はアンドープＩｎＰ層２が形成され、このアンドープＩ
ｎＰ層２上にはＡｌｘ Ｉｎ１−ｘ Ａｓにドナーが選
択的に添加されたｎ−Ａｌｘ Ｉｎ１−ｘ Ａｓ層３が
形成されている。さらに、このｎ−Ａｌｘ Ｉｎ１−ｘ
Ａｓ層３上にはｎ＋ −ＩｎＧａＡｓ層４が形成され
ており、中央部に形成されたリセスに露出するｎ−Ａｌ
ｘ Ｉｎ１−ｘ Ａｓ層３にショットキ接触してゲート
電極５、ｎ＋ −ＩｎＧａＡｓ層４上にオーミック電極
６，７が形成されている。
、例えば、図４に示される構造をしたＨＥＭＴ（高電子
移動度トランジスタ）がある。ＩｎＰ半導体基板１上に
はアンドープＩｎＰ層２が形成され、このアンドープＩ
ｎＰ層２上にはＡｌｘ Ｉｎ１−ｘ Ａｓにドナーが選
択的に添加されたｎ−Ａｌｘ Ｉｎ１−ｘ Ａｓ層３が
形成されている。さらに、このｎ−Ａｌｘ Ｉｎ１−ｘ
Ａｓ層３上にはｎ＋ −ＩｎＧａＡｓ層４が形成され
ており、中央部に形成されたリセスに露出するｎ−Ａｌ
ｘ Ｉｎ１−ｘ Ａｓ層３にショットキ接触してゲート
電極５、ｎ＋ −ＩｎＧａＡｓ層４上にオーミック電極
６，７が形成されている。
【０００３】
【発明が解決しようとする課題】上記従来のＨＥＭＴの
ように、ＡｌＩｎＡｓ／ＩｎＰのヘテロ接合を用いた系
においては、チャネルになるＩｎＰ層中を走行する電子
がこの上層にあるＡｌＩｎＡｓ層に遷移する実空間遷移
を生じる場合がある。この実空間遷移は次のように説明
することが出来る。ｎ−ＡｌＩｎＡｓ層３とアンドープ
ＩｎＰ層２とのヘテロ接合部には図５に示されるエネル
ギバンドが形成され、図示の斜線部に２次元電子ガスが
蓄積される。しかし、ドレイン・ソース間に高電界が印
加されて２次元電子ガスの持つエネルギが高くなると、
２次元電子ガス中の電子はｎ−ＡｌＩｎＡｓ層３側に図
示の矢印のように遷移する。
ように、ＡｌＩｎＡｓ／ＩｎＰのヘテロ接合を用いた系
においては、チャネルになるＩｎＰ層中を走行する電子
がこの上層にあるＡｌＩｎＡｓ層に遷移する実空間遷移
を生じる場合がある。この実空間遷移は次のように説明
することが出来る。ｎ−ＡｌＩｎＡｓ層３とアンドープ
ＩｎＰ層２とのヘテロ接合部には図５に示されるエネル
ギバンドが形成され、図示の斜線部に２次元電子ガスが
蓄積される。しかし、ドレイン・ソース間に高電界が印
加されて２次元電子ガスの持つエネルギが高くなると、
２次元電子ガス中の電子はｎ−ＡｌＩｎＡｓ層３側に図
示の矢印のように遷移する。
【０００４】ドレイン・ソース間には動作時に一般的に
高電界が印加され、また、ＡｌＩｎＡｓ層ではＩｎＰ層
よりも電子の輸送特性が劣るため、この実空間遷移が起
こるとＦＥＴの高周波特性は劣化してしまう。
高電界が印加され、また、ＡｌＩｎＡｓ層ではＩｎＰ層
よりも電子の輸送特性が劣るため、この実空間遷移が起
こるとＦＥＴの高周波特性は劣化してしまう。
【０００５】また、上記従来のＨＥＭＴは、アンドープ
ＩｎＰ層２とｎ−ＡｌＩｎＡｓ層３とのヘテロ接合界面
に生じる２次元電子ガス層８をチャネルとしている。こ
のチャネルはＧａＡｓやＩｎＧａＡｓよりも電子飽和速
度の高いＩｎＰ中に形成されるため、高性能な高周波デ
バイスが得られる。しかしながら、このようなＨＥＭＴ
の最大電流密度は２次元電子ガス濃度の上限で決定され
、チャネル層が２次元状になっているため、電子ガス濃
度を高めることには限界が有った。このため、十分に高
い出力を有する高周波デバイスを得ることが出来なかっ
た。
ＩｎＰ層２とｎ−ＡｌＩｎＡｓ層３とのヘテロ接合界面
に生じる２次元電子ガス層８をチャネルとしている。こ
のチャネルはＧａＡｓやＩｎＧａＡｓよりも電子飽和速
度の高いＩｎＰ中に形成されるため、高性能な高周波デ
バイスが得られる。しかしながら、このようなＨＥＭＴ
の最大電流密度は２次元電子ガス濃度の上限で決定され
、チャネル層が２次元状になっているため、電子ガス濃
度を高めることには限界が有った。このため、十分に高
い出力を有する高周波デバイスを得ることが出来なかっ
た。
【０００６】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、不純物を全く含まな
いまたは低濃度に含む第１の半導体層と、この第１の半
導体層にほぼ格子整合する結晶構造を有しかつｎ型の不
純物を高い濃度に含んで薄く形成されたＩｎＰからなる
チャネル層と、このチャネル層にほぼ格子整合する結晶
構造を有しかつこのチャネル層よりも電子輸送特性の優
れた材質からなる不純物を全く含まないまたは低濃度に
含む第２の半導体層と、この第２の半導体層とヘテロ接
合を形成しかつゲート電極にショットキ接触するＡｌＸ
Ｉｎ１−Ｘ Ａｓ（０．４≦Ｘ≦０．６）からなる不純
物を全く含まないまたは低濃度に含む第３の半導体層と
を備えてＦＥＴが形成されたものである。
を解消するためになされたもので、不純物を全く含まな
いまたは低濃度に含む第１の半導体層と、この第１の半
導体層にほぼ格子整合する結晶構造を有しかつｎ型の不
純物を高い濃度に含んで薄く形成されたＩｎＰからなる
チャネル層と、このチャネル層にほぼ格子整合する結晶
構造を有しかつこのチャネル層よりも電子輸送特性の優
れた材質からなる不純物を全く含まないまたは低濃度に
含む第２の半導体層と、この第２の半導体層とヘテロ接
合を形成しかつゲート電極にショットキ接触するＡｌＸ
Ｉｎ１−Ｘ Ａｓ（０．４≦Ｘ≦０．６）からなる不純
物を全く含まないまたは低濃度に含む第３の半導体層と
を備えてＦＥＴが形成されたものである。
【０００７】
【作用】ドレイン・ソース間に高い電界が印加されると
、不純物を高濃度に含むチャネル層中を走行する電子は
エネルギを得、チャネル層を挟んでいる第１の半導体層
および第２の半導体層に飛び出し、主に電子輸送特性の
優れた第２の半導体層を走行するようになる。
、不純物を高濃度に含むチャネル層中を走行する電子は
エネルギを得、チャネル層を挟んでいる第１の半導体層
および第２の半導体層に飛び出し、主に電子輸送特性の
優れた第２の半導体層を走行するようになる。
【０００８】また、チャネル層には高い濃度に不純物を
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
含ませることが出来るため、チャネルは大量の電子によ
って形成される。
【０００９】
【実施例】図１は本発明の一実施例によるＦＥＴの構造
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＩｎＰ半導体基板２１上に、第１の半導体層２
２，チャネル層２３，第２の半導体層２４，第３の半導
体層２５，およびコンタクト層２６を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
を示しており、その製造方法は図２の工程断面図に示さ
れる。この製造方法について以下に説明する。まず、半
絶縁性のＩｎＰ半導体基板２１上に、第１の半導体層２
２，チャネル層２３，第２の半導体層２４，第３の半導
体層２５，およびコンタクト層２６を順次エピタキシャ
ル成長する（図２（ａ）参照）。このエピタキシャル成
長は、ＭＢＥ（分子線エピタクシー）法またはＯＭＶＰ
Ｅ（有機金属気相エピタクシー）法によって行われる。
【００１０】第１の半導体層２２はアンドープＩｎＰか
らなり、厚さは１μｍである。チャネル層２３は２×１
０１８／ｃｍ３ の濃度にＳｉがドープされたｎ＋ 型
のＩｎＰからなり、厚さは１００オングストロームであ
る。第２の半導体層２４はチャネル層２３よりも電子輸
送特性の優れたアンドープのＩｎＰからなり、厚さは２
００オングストロームである。第３の半導体層２５はＡ
ｌの組成比Ｘが０．４以上０．６以下（０．４≦Ｘ≦０
．６）のアンドープＡｌｘ Ｉｎ１−ｘ Ａｓからなり
、厚さは２００オングストロームである。コンタクト層
２６は４×１０１８／ｃｍ３ の濃度にドナーがドープ
されたｎ＋ 型のＩｎＧａＡｓからなり、厚さは５００
オングストロームである。
らなり、厚さは１μｍである。チャネル層２３は２×１
０１８／ｃｍ３ の濃度にＳｉがドープされたｎ＋ 型
のＩｎＰからなり、厚さは１００オングストロームであ
る。第２の半導体層２４はチャネル層２３よりも電子輸
送特性の優れたアンドープのＩｎＰからなり、厚さは２
００オングストロームである。第３の半導体層２５はＡ
ｌの組成比Ｘが０．４以上０．６以下（０．４≦Ｘ≦０
．６）のアンドープＡｌｘ Ｉｎ１−ｘ Ａｓからなり
、厚さは２００オングストロームである。コンタクト層
２６は４×１０１８／ｃｍ３ の濃度にドナーがドープ
されたｎ＋ 型のＩｎＧａＡｓからなり、厚さは５００
オングストロームである。
【００１１】ここで、チャネル層２３のキャリア濃度お
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
よび厚さは後述する量子井戸を形成できるだけの濃度お
よび厚さになっている。また、チャネル層２３中の電子
はエネルギを持っているため、後述のようにこのチャネ
ル層２３の厚みよりも僅かに拡がった領域に存在してい
る。このため、チャネル層２３上にある第２の半導体層
２４の厚さは、電子のこの拡がった領域が第３の半導体
層２５に達しない厚さになっている。
【００１２】つまり、第１の半導体層２２，チャネル層
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２３に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例えば
、２００オングストローム以下の薄さであれば良い。
２３および第２の半導体層２４のチャネル付近のエネル
ギバンドは図３に示される構造になる。同図の左側は基
板表面側になっており、また、中央部はチャネル・ドー
ピング面に相当する。高濃度薄層化されたチャネル層２
３の両側は半導体層２２，２３に挟まれ、その厚さは１
００オングストロームと薄く形成されているため、伝導
帯に曲がりを生じてＶ形のポテンシャルが形成され、図
示の量子井戸が構成される。なお、チャネル層２３の厚
さは１００オングストロームにしているが、伝導帯にこ
の量子井戸を形成するためにはある程度の薄さ、例えば
、２００オングストローム以下の薄さであれば良い。
【００１３】また、チャネル中の電子は基底状態におい
ては一番下のサブバンドＥＡ にあり、電界が印加され
てエネルギを得ることによって電子はこの上にある二番
目のサブバンドＥＢ および三番目のサブバンドＥｃ
に移り、順次エネルギ準位の高いサブバンドに移行する
。そして、電子の存在確率は、各サブバンドにおいて図
示の波動関数の拡がりを呈し、チャネル層２３の厚さよ
りも僅かに拡がった部分で零に近付く。基板表面側のア
ンドープＩｎＰ層、つまり、第２の半導体層２４の厚さ
は、この拡がった領域に存在する上記電子が第３の半導
体層２５に達しない厚さになっている。
ては一番下のサブバンドＥＡ にあり、電界が印加され
てエネルギを得ることによって電子はこの上にある二番
目のサブバンドＥＢ および三番目のサブバンドＥｃ
に移り、順次エネルギ準位の高いサブバンドに移行する
。そして、電子の存在確率は、各サブバンドにおいて図
示の波動関数の拡がりを呈し、チャネル層２３の厚さよ
りも僅かに拡がった部分で零に近付く。基板表面側のア
ンドープＩｎＰ層、つまり、第２の半導体層２４の厚さ
は、この拡がった領域に存在する上記電子が第３の半導
体層２５に達しない厚さになっている。
【００１４】また、第３の半導体層２５には後述するゲ
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
ート電極がショットキ接触して形成されるが、その厚さ
はこのゲート電極からトンネル効果によって電流が流れ
出ないだけの厚さになっている。これら第３の半導体層
２５，第２の半導体層２４およびチャネル層２３の各層
は、上述した層厚に関する各条件を満たしつつ、それら
の合計の厚さがＦＥＴの動作性能を満足し得る程に十分
に薄いものとなっている。また、最上層のコンタクト層
２６は基板表面の保護および後述するドレイン電極・ソ
ース電極とのオーミック・コンタクトを取るためのもの
であり、本発明の本質とは関係を持たないものである。
【００１５】次に、上記のように、各層を順次半導体基
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図（
ｃ）参照）。
板２１上に形成した後、最上層のコンタクト層２６上に
ＡｕＧｅ／Ｎｉ金属を形成する。そして、通常のフォト
リソグラフィ技術を用いてオーミック電極パターンを形
成し、コンタクト層２６にオーミック接触したドレイン
電極２７およびソース電極２８を形成する（図２（ｂ）
参照）。次に、同様な通常のフォトリソグラフィ技術を
用いてゲート電極パターンを形成する。そして、このパ
ターンをマスクにし、ドレイン電極２７およびソース電
極２８間の中央部にあるコンタクト層２６をエッチング
により選択的に除去し、リセス２９を形成する（同図（
ｃ）参照）。
【００１６】次に、このリセス２９において露出してい
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
る第３の半導体層２５にショットキ接触したＴｉ／Ｐｔ
／Ａｕ金属からなるゲート電極３０を形成する。この結
果、図１に示される構造をしたＦＥＴが完成される。
【００１７】このような構造において、ドレイン電極２
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥＡ に分布していた電子は、この電界印加
により供与されたエネルギによって、エネルギ準位の高
いサブバンドＥＢ に移動する。一番下のサブバンドＥ
Ａ では電子の存在確率は、図３の波動関数の拡がりに
示されるように、チャネル層２３の中心部が高いため、
不純物の散乱の影響を大きく受けて電子速度は低くなっ
ている。しかし、この上のサブバンドＥＢ およびＥｃ
では電子の存在確率のピークは中心部から図示のよう
にずれるため、不純物の散乱の影響を受け難くなる。こ
のため、エネルギ準位の高いサブバンドＥＢ およびＥ
ｃ に分布するチャネル層２３中の電子の走行速度は高
くなる。
７およびソース電極２８間に電圧が印加されると、チャ
ネル層２３中の電子には電界が加えられる。このため、
サブバンドＥＡ に分布していた電子は、この電界印加
により供与されたエネルギによって、エネルギ準位の高
いサブバンドＥＢ に移動する。一番下のサブバンドＥ
Ａ では電子の存在確率は、図３の波動関数の拡がりに
示されるように、チャネル層２３の中心部が高いため、
不純物の散乱の影響を大きく受けて電子速度は低くなっ
ている。しかし、この上のサブバンドＥＢ およびＥｃ
では電子の存在確率のピークは中心部から図示のよう
にずれるため、不純物の散乱の影響を受け難くなる。こ
のため、エネルギ準位の高いサブバンドＥＢ およびＥ
ｃ に分布するチャネル層２３中の電子の走行速度は高
くなる。
【００１８】ドレイン・ソース間に印加される電圧を上
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２４は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２３を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
げると、チャネル層２３中の電子にはさらに高い電界が
印加され、電子はより高いエネルギ準位のサブバンドに
順次移動し、終にはＶ形ポテンシャルからチャネル層２
３を挟む第１の半導体層２２および第２の半導体層２４
へ飛び出す。この際、飛び出す電子量はチャネル層２３
上にある第２の半導体層２４の方が圧倒的に多く、電子
は主としてこの第２の半導体層２４中を走行するように
なる。チャネル層２３を挟む各層２２，２４はアンドー
プであり、しかも、電子が主として走行する第２の半導
体層２４は電子輸送特性が優れているため、電子は高速
で走行するようになる。このため、不純物散乱の影響を
受け易い高ドープのチャネル層２３を用いても、低電界
での電子移動度は従来のＨＥＭＴに比較して低いが、実
際にデバイスが動作する高電界の下では、ＨＥＭＴと同
等かもしくはそれ以上の高周波特性を示すようになる。
【００１９】また、本実施例によるＦＥＴにおいては、
ＡｌＩｎＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＩｎＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンスｇｍ 特性は、ある特定の
ゲート電圧値に対してｇｍ 値がピークを持つ特性を有
していた。しかし、本実施例による相互コンダクタンス
特性においては、ある範囲を持つゲート電圧変化に対し
てｇｍ 値のピークが維持される特性を有している。従
って、本実施例によればＦＥＴの設計は容易になり、ま
た、得られるＦＥＴの特性が安定して常に高い利得を確
保することが可能になり、歪みのない出力を得られるよ
うになる。
ＡｌＩｎＡｓからなる第３の半導体層２５とチャネル層
２３とは、前述のようにチャネル層２３中の電子の波動
関数の拡がり以上の距離だけ離れて位置している。この
ため、電子の輸送特性の劣るＡｌＩｎＡｓ層とチャネル
層とが近接した構造を有する従来のＨＥＭＴのように、
実空間遷移による高周波特性の劣化は生じなくなる。ま
た、この従来のＨＥＭＴにおける、ゲート電圧Ｖｇ変化
に対する相互コンダクタンスｇｍ 特性は、ある特定の
ゲート電圧値に対してｇｍ 値がピークを持つ特性を有
していた。しかし、本実施例による相互コンダクタンス
特性においては、ある範囲を持つゲート電圧変化に対し
てｇｍ 値のピークが維持される特性を有している。従
って、本実施例によればＦＥＴの設計は容易になり、ま
た、得られるＦＥＴの特性が安定して常に高い利得を確
保することが可能になり、歪みのない出力を得られるよ
うになる。
【００２０】また、チャネル層２３はある程度の厚さを
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
有し、高い濃度で不純物をドープすることが出来る構造
になっているため、チャネルは大量の電子によって形成
される。このため、２次元電子ガスの濃度の上限で電流
駆動能力が制限される従来のＨＥＭＴに比較し、遥かに
優れた電流駆動能力が得られる。
【００２１】また、ゲート電極３０はアンドープのＡｌ
ＩｎＡｓからなる第３の半導体層２５とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
ＩｎＡｓからなる第３の半導体層２５とショットキ接触
を形成しているため、ショットキ障壁は高くなる。この
ため、高バイアス条件でデバイスを動作させることが可
能になり、出力特性は向上する。しかも、チャネル中を
走行する電子速度が高くなって雑音性能は向上する。
【００２２】従って、本実施例によるＦＥＴは、超高周
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
波で高出力、かつ、低雑音な素子の基本構造に応用する
と効果的である。
【００２３】なお、上記実施例の説明では、ＩｎＰから
なる第２の半導体層２４上にＡｌＩｎＡｓからなる第３
の半導体層２５を形成するものとして説明したが、通常
、ＡｌＩｎＡｓとＩｎＰとの界面の結晶性を良好に保つ
のは困難とされている。このため、第２の半導体層２４
と第３の半導体層２５との間にアンドープのＩｎＧａＡ
ｓ薄層を形成しても良く、上記実施例と同様な効果を奏
する。
なる第２の半導体層２４上にＡｌＩｎＡｓからなる第３
の半導体層２５を形成するものとして説明したが、通常
、ＡｌＩｎＡｓとＩｎＰとの界面の結晶性を良好に保つ
のは困難とされている。このため、第２の半導体層２４
と第３の半導体層２５との間にアンドープのＩｎＧａＡ
ｓ薄層を形成しても良く、上記実施例と同様な効果を奏
する。
【００２４】また、チャネル層２３を挟む第１および第
２の各半導体層２２，２４をアンドープＩｎＰとして説
明したが、必ずしもこの材料に限定されない。チャネル
層２３にほぼ格子整合する結晶構造を有し、電子輸送特
性に優れた例えばアンドープＩｎＧａＡｓであっても良
く、上記実施例と同様な効果を奏する。また、チャネル
を形成する電子は主として第２の半導体層２４を走行す
るため、第１の半導体層２２は第２の半導体層２４と必
ず同じ材料でなくても良く、半導体基板２１およびチャ
ネル層２３にほぼ格子整合する結晶構造を持つものであ
れば良い。
２の各半導体層２２，２４をアンドープＩｎＰとして説
明したが、必ずしもこの材料に限定されない。チャネル
層２３にほぼ格子整合する結晶構造を有し、電子輸送特
性に優れた例えばアンドープＩｎＧａＡｓであっても良
く、上記実施例と同様な効果を奏する。また、チャネル
を形成する電子は主として第２の半導体層２４を走行す
るため、第１の半導体層２２は第２の半導体層２４と必
ず同じ材料でなくても良く、半導体基板２１およびチャ
ネル層２３にほぼ格子整合する結晶構造を持つものであ
れば良い。
【００２５】
【発明の効果】以上説明したように本発明によれば、ド
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
レイン・ソース間に高い電界が印加されると、不純物を
高濃度に含むチャネル層中を走行する電子はエネルギを
得、チャネル層を挟んでいる第１の半導体層および第２
の半導体層に飛び出し、主に電子輸送特性の優れた第２
の半導体層を走行するようになる。また、チャネル層に
は高い濃度に不純物を含ませることが出来るため、チャ
ネルは大量の電子によって形成される。
【００２６】このため、チャネル中を走行する電子速度
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
を低下させることなく、電流駆動能力の優れたＦＥＴを
提供することが可能になる。
【図１】本発明の一実施例によるＦＥＴの構造を示す断
面図である。
面図である。
【図２】図１に示された本実施例によるＦＥＴの製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図３】本実施例によるＦＥＴのチャネル付近のエネル
ギバンド図である。
ギバンド図である。
【図４】従来のＨＥＭＴの構造を示す断面図である。
【図５】従来のＡｌＩｎＡｓ／ＩｎＰ系ヘテロ接合にお
ける実空間遷移を説明するためのエネルギバンド図であ
る。
ける実空間遷移を説明するためのエネルギバンド図であ
る。
２１…半絶縁性ＩｎＰ半導体基板
２２…第１の半導体層（アンドープＩｎＰ）２３…チャ
ネル層（ＳｉドープＩｎＰ）２４…第２の半導体層（ア
ンドープＩｎＰ）２５…第３の半導体層（アンドープＡ
ｌｘ Ｉｎ１−ｘ Ａｓ） ２６…コンタクト層（ｎ＋ 型ＩｎＧａＡｓ）２７…ド
レイン電極 ２８…ソース電極 ３０…ゲート電極
ネル層（ＳｉドープＩｎＰ）２４…第２の半導体層（ア
ンドープＩｎＰ）２５…第３の半導体層（アンドープＡ
ｌｘ Ｉｎ１−ｘ Ａｓ） ２６…コンタクト層（ｎ＋ 型ＩｎＧａＡｓ）２７…ド
レイン電極 ２８…ソース電極 ３０…ゲート電極
Claims (1)
- 【請求項１】 不純物を全く含まないまたは低濃度に
含む第１の半導体層と、この第１の半導体層にほぼ格子
整合する結晶構造を有しかつｎ型の不純物を高い濃度に
含んで薄く形成されたＩｎＰからなるチャネル層と、こ
のチャネル層にほぼ格子整合する結晶構造を有しかつこ
のチャネル層よりも電子輸送特性の優れた材質からなる
不純物を全く含まないまたは低濃度に含む第２の半導体
層と、この第２の半導体層とヘテロ接合を形成しかつゲ
ート電極にショットキ接触するＡｌの組成比Ｘが０．４
以上０．６以下のＡｌＸ Ｉｎ１−Ｘ Ａｓからなる不
純物を全く含まないまたは低濃度に含む第３の半導体層
とを備えて形成されたことを特徴とする電界効果トラン
ジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002789A JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
| US07/818,537 US5436470A (en) | 1991-01-14 | 1992-01-09 | Field effect transistor |
| KR1019920000324A KR960000385B1 (ko) | 1991-01-14 | 1992-01-13 | 전계효과트랜지스터 |
| CA002059232A CA2059232A1 (en) | 1991-01-14 | 1992-01-13 | Field effect transistor |
| EP19920100502 EP0495452A3 (en) | 1991-01-14 | 1992-01-14 | Field effect transistor |
| US08/370,427 US5508530A (en) | 1991-01-14 | 1995-01-09 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03002789A JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04241428A true JPH04241428A (ja) | 1992-08-28 |
| JP3122471B2 JP3122471B2 (ja) | 2001-01-09 |
Family
ID=11539127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03002789A Expired - Fee Related JP3122471B2 (ja) | 1991-01-14 | 1991-01-14 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122471B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897239A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 化合物半導体電界効果トランジスタ |
-
1991
- 1991-01-14 JP JP03002789A patent/JP3122471B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897239A (ja) * | 1994-09-29 | 1996-04-12 | Nec Corp | 化合物半導体電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3122471B2 (ja) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335867A (ja) | 電界効果トランジスタ | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| KR960000385B1 (ko) | 전계효과트랜지스터 | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH0818033A (ja) | 負性微分抵抗ｆｅｔ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JPH04245645A (ja) | 電界効果トランジスタ | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2553760B2 (ja) | 高電子移動度トランジスタ | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JPH04245647A (ja) | 電界効果トランジスタ | |
| JP3572560B2 (ja) | 化合物半導体装置 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPH04245646A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |