JP2804041B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JP2804041B2 JP2804041B2 JP15274288A JP15274288A JP2804041B2 JP 2804041 B2 JP2804041 B2 JP 2804041B2 JP 15274288 A JP15274288 A JP 15274288A JP 15274288 A JP15274288 A JP 15274288A JP 2804041 B2 JP2804041 B2 JP 2804041B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field
- undoped
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電界効果型トランジスタに関し、特に、高
速で集積回路に適した電界効果型トランジスタに関する
ものである。
速で集積回路に適した電界効果型トランジスタに関する
ものである。
従来から、AlGaAs/InGaAs/GaAsヘテロ接合を用いた電
界効果型トランジスタが知られている。第４図にその一
例の要部断面図を示す。第５図は、第４図の電界効果型
トランジスタのエネルギーバンドダイアグラムである。
界効果型トランジスタが知られている。第４図にその一
例の要部断面図を示す。第５図は、第４図の電界効果型
トランジスタのエネルギーバンドダイアグラムである。
前記従来の電界効果型トランジスタは、第４図に示す
ように、半絶縁性GaAs基板101上にアンドープGaAsより
なるバッファー層102、アンドープIn0.2Ga0.8Asよりな
るチャネル層103、アンドープAl0.45Ga0.55Asよりなる
バリア層104、アンドープGaAsよりなるキャップ層105を
順次エピタキシャル成長した積層体が形成される。その
積層体上に堆積され、ストライプ状に加工された金属か
らなるゲート電極106が設けられ、その両側に少なくと
もチャネル層103に達する深さにまで形成された高濃度
のｎ型のソース領域107及びドレイン領域108に、それぞ
れ接続されたソース電極109及びドレイン電極110が設け
られている。そして、ゲート電極106に印加する電圧に
よりチャンネル層103に２次元電子ガスを誘起する構造
のMIS型電界効果型トランジスタ（以下、MISFETとい
う）からなっている。
ように、半絶縁性GaAs基板101上にアンドープGaAsより
なるバッファー層102、アンドープIn0.2Ga0.8Asよりな
るチャネル層103、アンドープAl0.45Ga0.55Asよりなる
バリア層104、アンドープGaAsよりなるキャップ層105を
順次エピタキシャル成長した積層体が形成される。その
積層体上に堆積され、ストライプ状に加工された金属か
らなるゲート電極106が設けられ、その両側に少なくと
もチャネル層103に達する深さにまで形成された高濃度
のｎ型のソース領域107及びドレイン領域108に、それぞ
れ接続されたソース電極109及びドレイン電極110が設け
られている。そして、ゲート電極106に印加する電圧に
よりチャンネル層103に２次元電子ガスを誘起する構造
のMIS型電界効果型トランジスタ（以下、MISFETとい
う）からなっている。
このAlGaAs/InGaAs/GaAsヘテロ接合を用いたMISFET
は、通常のAlGaAs/GaAsヘテロ接合を用いたMISFETと比
べて、いくつかの利点を持っている。
は、通常のAlGaAs/GaAsヘテロ接合を用いたMISFETと比
べて、いくつかの利点を持っている。
その第一は、AlGaAs/InGaAsヘテロ接合の伝導帯不連
続がAlGaAs/GaAsのそれより大きくなるためチャネル層1
03からゲート電極106へ電子が流れるゲートリーク電流
を低減できることである。
続がAlGaAs/GaAsのそれより大きくなるためチャネル層1
03からゲート電極106へ電子が流れるゲートリーク電流
を低減できることである。
その第二は、GaAsより電子速度の速いInGaAsをチャン
ネル層103に用いることによる遮断周波数ft,相互コンダ
クタンスgm等を向上することができることである。
ネル層103に用いることによる遮断周波数ft,相互コンダ
クタンスgm等を向上することができることである。
その第三は、バッファー層102とチャンネル層103との
伝導帯不連続によってキャリアの閉じ込めが強くなり、
短チャネル効果を抑制することができることである。
伝導帯不連続によってキャリアの閉じ込めが強くなり、
短チャネル効果を抑制することができることである。
これらの利点は、より大きなInAs濃度を持つInGaAsを
チャンネル層103に用いることによりさらに大きくする
ことができる［K.Maezawa et al.,Jpn Appl.Phys.,26
（1987）,L74.参照］。
チャンネル層103に用いることによりさらに大きくする
ことができる［K.Maezawa et al.,Jpn Appl.Phys.,26
（1987）,L74.参照］。
一方、InGaAsは、GaAsと格子定数が異なるため、結晶
性良く、ミスフィット転位を生じずに積むためにはその
組成、膜厚に厳しい制約がある［例えば、T.G.Andersso
n et al.,Appl.Phys.Lett.,51（1987）,752.参照］。例
えば、前記の例（In0.2Ga0.8Asチャネル）ではその膜厚
はおおよそ150Å以下にする必要があり、さらにInAs濃
度を大きくするためには膜厚をさらに小さくしていかね
ばならない。
性良く、ミスフィット転位を生じずに積むためにはその
組成、膜厚に厳しい制約がある［例えば、T.G.Andersso
n et al.,Appl.Phys.Lett.,51（1987）,752.参照］。例
えば、前記の例（In0.2Ga0.8Asチャネル）ではその膜厚
はおおよそ150Å以下にする必要があり、さらにInAs濃
度を大きくするためには膜厚をさらに小さくしていかね
ばならない。
しかしながら、前記従来の技術では、前記膜厚を小さ
くして行くと、量子効果が強く効いてきて、基底準位の
エネルギーが上り、実質的にInAs濃度を大きくした効果
を打ち消し、電界効果型トランジスタ（FET）特性は劣
化してしまう。つまり、従来技術ではあまり大きなInAs
濃度を持つInGaAsをチャネル層103に使うことができな
いため、その効果が制限されるという問題があった。
くして行くと、量子効果が強く効いてきて、基底準位の
エネルギーが上り、実質的にInAs濃度を大きくした効果
を打ち消し、電界効果型トランジスタ（FET）特性は劣
化してしまう。つまり、従来技術ではあまり大きなInAs
濃度を持つInGaAsをチャネル層103に使うことができな
いため、その効果が制限されるという問題があった。
ここでは、アンドープのAlGaAsのバリア層を持つMISF
ETについて説明してきたが、ｎ型のAlGaAs層を持つ、い
わゆるHEMT（Ｈigh Ｅlectron Ｍobility Ｔransisto
r）構造においても問題点はほぼ同様である。
ETについて説明してきたが、ｎ型のAlGaAs層を持つ、い
わゆるHEMT（Ｈigh Ｅlectron Ｍobility Ｔransisto
r）構造においても問題点はほぼ同様である。
本発明は、前記問題点を解決するためになされたもの
である。
である。
本発明の目的は、InAlGaAs/InGaAs/GaAs構造電界効果
型トランジスタにおいて、大きなInGaAsチャネル層を用
いることを可能とし、より高性能な電界効果型トランジ
スタを提供することにある。
型トランジスタにおいて、大きなInGaAsチャネル層を用
いることを可能とし、より高性能な電界効果型トランジ
スタを提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
前記目的を達成するために、本発明は、GaAs基板上
に、アンドープInxAlyGa1-x-yAs（０＜＝ｙ＜１−ｘ）
からなり、格子歪みが緩和するまで十分厚く積んだバッ
ファー層と、アンドープ又はｎ型の不純物がドープされ
たInzGa1-zAs（０＜ｚ＜＝１）よりなり、ミスフィット
転位が生じない程度に薄いチャネル層と、アンドープ又
は一部もしくは全部にｎ型の不純物がドープされたInuA
lvGa1-u-vAs（０＜＝ｕ＋ｖ＜＝１）からなり、ミスフ
ィット転位が生じない程度に薄いバリア層（あるいはキ
ャリア供給層）とが順次エピタキシャル成長された積層
体と、該積層体上にゲート、ドレイン、ソース電極を持
つ電界効果型トランジスタであって、ｘ＝z/2としたこ
とを最も主要な特徴とする。
に、アンドープInxAlyGa1-x-yAs（０＜＝ｙ＜１−ｘ）
からなり、格子歪みが緩和するまで十分厚く積んだバッ
ファー層と、アンドープ又はｎ型の不純物がドープされ
たInzGa1-zAs（０＜ｚ＜＝１）よりなり、ミスフィット
転位が生じない程度に薄いチャネル層と、アンドープ又
は一部もしくは全部にｎ型の不純物がドープされたInuA
lvGa1-u-vAs（０＜＝ｕ＋ｖ＜＝１）からなり、ミスフ
ィット転位が生じない程度に薄いバリア層（あるいはキ
ャリア供給層）とが順次エピタキシャル成長された積層
体と、該積層体上にゲート、ドレイン、ソース電極を持
つ電界効果型トランジスタであって、ｘ＝z/2としたこ
とを最も主要な特徴とする。
また、前記バッファー層とチャネル層の間にAltGa1-t
As（０＜＝ｔ＜１）よりなり、かつその一部又は全部に
ｎ型の不純物だけがドープされた電子供給層を備えたこ
とを特徴とする。
As（０＜＝ｔ＜１）よりなり、かつその一部又は全部に
ｎ型の不純物だけがドープされた電子供給層を備えたこ
とを特徴とする。
前述の手段によれば、InAlGaAs/InGaAs/GaAs構造電界
効果型トランジスタにおいて、バッファー層としてチャ
ネル層半導体の格子定数とバリア層半導体の格子定数の
中間の格子定数を持つ半導体を用いることにより、大き
なInGaAsチャネル層を用いることができる。これによ
り、高速性等のより高性能な集積回路に適した電界効果
型トランジスタを提供することができる。
効果型トランジスタにおいて、バッファー層としてチャ
ネル層半導体の格子定数とバリア層半導体の格子定数の
中間の格子定数を持つ半導体を用いることにより、大き
なInGaAsチャネル層を用いることができる。これによ
り、高速性等のより高性能な集積回路に適した電界効果
型トランジスタを提供することができる。
以下、本発明の一実施例を図面を用いて具体的に説明
する。
する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
第１図は、本発明の実施例Ｉの電界効果型トランジス
タの概略構成を説明するための要部断面図である。
タの概略構成を説明するための要部断面図である。
本実施例Ｉの電界効果型トランジスタは、第１図に示
すように、半絶縁性GaAs基板１上に、アンドープIn0.2G
a0.8Asからなるバッファー層２、アンドープIn0.4Ga0.6
Asからなるチャネル層３、アンドープAl0.45Ga0.55Asか
らなるバリア層４、アンドープIn0.2Ga0.8Asからなるキ
ャップ層５を、例えばMBE（Ｍolecular Ｂeam Ｅpitax
y）法により、順次エピタキシャル成長した積層体Ｉが
設けられる。この積層体Ｉ上に、堆積され、ストライプ
状に加工された金属（例えば、WSix）からなるゲート電
極６が設けられる。そのゲート電極６の両側に少なくと
もチャネル層３に達する深さにまで（例えばSiイオン注
入とアニールにより）形成された高濃度のｎ型領域から
なるソース領域７及びドレイン領域８が形成され、さら
にその上にオーミック電極からなるソース電極９及びド
レイン電極10が設けられている。
すように、半絶縁性GaAs基板１上に、アンドープIn0.2G
a0.8Asからなるバッファー層２、アンドープIn0.4Ga0.6
Asからなるチャネル層３、アンドープAl0.45Ga0.55Asか
らなるバリア層４、アンドープIn0.2Ga0.8Asからなるキ
ャップ層５を、例えばMBE（Ｍolecular Ｂeam Ｅpitax
y）法により、順次エピタキシャル成長した積層体Ｉが
設けられる。この積層体Ｉ上に、堆積され、ストライプ
状に加工された金属（例えば、WSix）からなるゲート電
極６が設けられる。そのゲート電極６の両側に少なくと
もチャネル層３に達する深さにまで（例えばSiイオン注
入とアニールにより）形成された高濃度のｎ型領域から
なるソース領域７及びドレイン領域８が形成され、さら
にその上にオーミック電極からなるソース電極９及びド
レイン電極10が設けられている。
ここで、バッファー層２は、半絶縁性GaAs基板１と格
子定数が異なっているが、格子歪が緩和するまで十分厚
く（例えば１μｍ）積層する。このときバッファー層２
と半絶縁性GaAs基板１の界面付近にはミスフィット転位
11が生じるが、この界面はFET動作には直接影響がな
い。
子定数が異なっているが、格子歪が緩和するまで十分厚
く（例えば１μｍ）積層する。このときバッファー層２
と半絶縁性GaAs基板１の界面付近にはミスフィット転位
11が生じるが、この界面はFET動作には直接影響がな
い。
ところで、本実施例では、チャネル層３にはIn0.4Ga
0.6Asを用いているが、GaAsとの格子定数の違いはおよ
そ３％もあるため、GaAsをバッファー層２として用いる
従来技術では膜厚を50Å以下にせねばミスフィット転位
が生じてしまう。
0.6Asを用いているが、GaAsとの格子定数の違いはおよ
そ３％もあるため、GaAsをバッファー層２として用いる
従来技術では膜厚を50Å以下にせねばミスフィット転位
が生じてしまう。
従って、チャネルにInAs濃度の高いAlGaAsを用いた効
果は現われず、FET特性は向上しない。
果は現われず、FET特性は向上しない。
これに対して、本実施例では、バッファー層２に、In
0.2Ga0.8Asを用いているため、格子定数の違いは、1.5
％程度であり、チャネル層３の厚さを十分厚く、例えば
150Åにすることができる。この時、チャネル層３は面
内の格子定数がバッファー層２に一致するように歪んで
いる。従って、バリア層４とチャネル層３及びバッファ
ー層２との格子定数の違いは−1.5％程度であり、やは
り150Å程度の厚さとすることができる。
0.2Ga0.8Asを用いているため、格子定数の違いは、1.5
％程度であり、チャネル層３の厚さを十分厚く、例えば
150Åにすることができる。この時、チャネル層３は面
内の格子定数がバッファー層２に一致するように歪んで
いる。従って、バリア層４とチャネル層３及びバッファ
ー層２との格子定数の違いは−1.5％程度であり、やは
り150Å程度の厚さとすることができる。
また、本実施例を用いれば、前述のように大きなInAs
濃度のInGaAsをチャネルとして使えるため、バリアハイ
トの増大や、遮断周波数ft,相互コンダクタンスgmの増
大（動作速度が大きくなるためft,gmが増大する）、短
チャネル効果の抑止等効果は顕著である。
濃度のInGaAsをチャネルとして使えるため、バリアハイ
トの増大や、遮断周波数ft,相互コンダクタンスgmの増
大（動作速度が大きくなるためft,gmが増大する）、短
チャネル効果の抑止等効果は顕著である。
なお、本実施例では、キャップ層５としてIn0.2Ga0.8
Asを設けた例を説明したが、これはなくても良い。ま
た、GaAsをキャップ層５に用いる場合は、キャップ層５
とバリア層４を合わせた厚さがミスフィット転位が生じ
る厚さより薄くならなければならない。この例では、ゲ
ート電極６に金属を用いるが適当な半導体を用いれば、
しきい値を好みの値にすることができる。
Asを設けた例を説明したが、これはなくても良い。ま
た、GaAsをキャップ層５に用いる場合は、キャップ層５
とバリア層４を合わせた厚さがミスフィット転位が生じ
る厚さより薄くならなければならない。この例では、ゲ
ート電極６に金属を用いるが適当な半導体を用いれば、
しきい値を好みの値にすることができる。
第２図は、本発明の実施例IIの電界効果型トランジス
タの概略構成を説明するための要部断面図である。
タの概略構成を説明するための要部断面図である。
本実施例IIの電界効果型トランジスタの前記実施例Ｉ
のものと異なる点は、アンドープAl0.45Ga0.55Asからな
るバリア層４を、アンドープAl0.3Ga0.7Asからなるスペ
ーサー層12とn-Al0.3Ga0.7Asからなる電子（キャリア）
供給層13としたこと、いわゆるHEMT構造としたことであ
る。また、キャップ層14もオーミックをとりやすくする
ためにn-In0.2Ga0.8Asとしている。15はゲート電極であ
る。
のものと異なる点は、アンドープAl0.45Ga0.55Asからな
るバリア層４を、アンドープAl0.3Ga0.7Asからなるスペ
ーサー層12とn-Al0.3Ga0.7Asからなる電子（キャリア）
供給層13としたこと、いわゆるHEMT構造としたことであ
る。また、キャップ層14もオーミックをとりやすくする
ためにn-In0.2Ga0.8Asとしている。15はゲート電極であ
る。
この場合も、AlGaAs/InGaAsの伝導帯不連続を従来技
術より0.2eV程度大きくできるため、２次元電子ガスの
濃度を増大させることができ、優れたFET性能が得られ
る。もちろん、チャネル層の電子速度も大きくなり、f
t,gmも増大する。これはバッファー層とチャネル層の間
に電子供給層を設けた構造でも同様である。
術より0.2eV程度大きくできるため、２次元電子ガスの
濃度を増大させることができ、優れたFET性能が得られ
る。もちろん、チャネル層の電子速度も大きくなり、f
t,gmも増大する。これはバッファー層とチャネル層の間
に電子供給層を設けた構造でも同様である。
なお、本実施例IIにおいては、前記イオン注入による
ｎ＋領域のソース領域７及びドレイン領域８はなくても
良い。
ｎ＋領域のソース領域７及びドレイン領域８はなくても
良い。
第３図は、本発明の実施例IIIの電界効果型トランジ
スタの概略構成を説明するための要部断面図である。
スタの概略構成を説明するための要部断面図である。
本実施例IIIの電界効果型トランジスタは、第１図に
示す実施例ＩのアンドープIn0.2Ga0.8Asからなるバッフ
ァー層２とアンドープIn0.4Ga0.6Asからなるチャネル層
３の間に、n-Al0.3Ga0.7Asからなる電子（キャリア）供
給層16を設けたものである。
示す実施例ＩのアンドープIn0.2Ga0.8Asからなるバッフ
ァー層２とアンドープIn0.4Ga0.6Asからなるチャネル層
３の間に、n-Al0.3Ga0.7Asからなる電子（キャリア）供
給層16を設けたものである。
このような構造にすることにより、ソース及びドレイ
ンの寄生抵抗の低減及びしきい値電圧の調整を行うこと
ができる。この場合、ソース領域７及びドレイン領域８
のイオン注入によるn+領域は、なくてもよい。
ンの寄生抵抗の低減及びしきい値電圧の調整を行うこと
ができる。この場合、ソース領域７及びドレイン領域８
のイオン注入によるn+領域は、なくてもよい。
本実施例IVの電界効果型トランジスタは、第２図に示
す実施例IIのアンドープIn0.2Ga0.8Asからなるバッファ
ー層２とアンドープIn0.4Ga0.6Asからなるチャネル層３
の間に、前記実施例IIIと同様のn-Al0.3Ga0.7Asからな
る電子（キャリア）供給層16を設けたものである。
す実施例IIのアンドープIn0.2Ga0.8Asからなるバッファ
ー層２とアンドープIn0.4Ga0.6Asからなるチャネル層３
の間に、前記実施例IIIと同様のn-Al0.3Ga0.7Asからな
る電子（キャリア）供給層16を設けたものである。
このような構造にすることにより、前記実施例IIIと
同等の効果を得ることができる。
同等の効果を得ることができる。
また、電子（キャリア）供給層16のチャネル側にアン
ドープのスペーサー層を設けることにより、モビリティ
の増大を図ることができる。
ドープのスペーサー層を設けることにより、モビリティ
の増大を図ることができる。
前述の実施例において、HEMT構造の場合、しきい値を
合わせるために、バリア層をより厚くしたい場合も生じ
る。この場合は、バッファー層のInAs濃度を平均値より
小さくする（この時はチャネル層の厚みを小さくする）
か、バリア層に少しInAsを入れた混晶を使えば良い。
合わせるために、バリア層をより厚くしたい場合も生じ
る。この場合は、バッファー層のInAs濃度を平均値より
小さくする（この時はチャネル層の厚みを小さくする）
か、バリア層に少しInAsを入れた混晶を使えば良い。
その他、チャネルのInGaAs層をｎ型にして他をアンド
ープとした構造等、多くのバリエーションにおいても、
本発明の効果は顕著である。
ープとした構造等、多くのバリエーションにおいても、
本発明の効果は顕著である。
なお、本発明では、バッファー層にはチャネル層より
もGaAs基板と格子定数の近い、InGaAs（InGaAlAs）用い
ることができるため、直接InAs組成の大きなチャネル層
を厚く積層する場合より、容易にその結晶性を良くでき
るという利点もある。
もGaAs基板と格子定数の近い、InGaAs（InGaAlAs）用い
ることができるため、直接InAs組成の大きなチャネル層
を厚く積層する場合より、容易にその結晶性を良くでき
るという利点もある。
また、中岡他、電子情報通信学会技術研究報告vol.8
7,（1987）,ED87-123,p85.に記載されるように、ｘが0.
4あたりでＸ線の半値幅が非常に大きくなったり、層状
成長ができなくなるなど結晶成長が難しくなるため、こ
の効果は実用上大である。超格子バッファー層や組成傾
斜層を基板近くに設ければ、転位密度の低減など、より
結晶性を向上できる。
7,（1987）,ED87-123,p85.に記載されるように、ｘが0.
4あたりでＸ線の半値幅が非常に大きくなったり、層状
成長ができなくなるなど結晶成長が難しくなるため、こ
の効果は実用上大である。超格子バッファー層や組成傾
斜層を基板近くに設ければ、転位密度の低減など、より
結晶性を向上できる。
また、前述の実施例では、バッファー層はInGaAsであ
ったが、InAlGaAsを用いれば、同じ格子定数でも、伝導
帯不連続やバンドキャップが大きくなるので、より短チ
ャネル効果の抑止が図れる等の利点がある。
ったが、InAlGaAsを用いれば、同じ格子定数でも、伝導
帯不連続やバンドキャップが大きくなるので、より短チ
ャネル効果の抑止が図れる等の利点がある。
以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。
以上、説明したように、本発明によれば、バッファー
層に、バリア層とチャネル層の中間の格子定数を持つIn
AlGaAsを用いているため、チャネル層とバリア層で格子
定数が３〜４％と大きく異なるものを利用でき、バリア
ハイトの増大やft,gmの向上等顕著な効果が得られる。
層に、バリア層とチャネル層の中間の格子定数を持つIn
AlGaAsを用いているため、チャネル層とバリア層で格子
定数が３〜４％と大きく異なるものを利用でき、バリア
ハイトの増大やft,gmの向上等顕著な効果が得られる。
第１図は、本発明の実施例Ｉの電界効果型トランジスタ
の概略構成を説明するための要部断面図、 第２図は、本発明の実施例IIの電界効果型トランジスタ
の概略構成を説明するための要部断面図、 第３図は、本発明の実施例IIIの電界効果型トランジス
タの概略構成を説明するための要部断面図、 第４図は、従来技術による電界効果型トランジスタの問
題点を説明するための要部断面図、 第５図は、第４図の電界効果型トランジスタのエネルギ
ーバンド図である。 図中、１……半絶縁性GaAs基板、２……バッファー層、
３……チャネル層、４……バリア層、５……キャップ
層、6,15……ゲート電極、７……ソースn+領域、８……
ドレインn+領域、９……ソース電極、10……ドレイン電
極、11……ミスフィット転位、12……スペーサー層、1
3,16……電子（キャリア）供給層、14……キャップ層。
の概略構成を説明するための要部断面図、 第２図は、本発明の実施例IIの電界効果型トランジスタ
の概略構成を説明するための要部断面図、 第３図は、本発明の実施例IIIの電界効果型トランジス
タの概略構成を説明するための要部断面図、 第４図は、従来技術による電界効果型トランジスタの問
題点を説明するための要部断面図、 第５図は、第４図の電界効果型トランジスタのエネルギ
ーバンド図である。 図中、１……半絶縁性GaAs基板、２……バッファー層、
３……チャネル層、４……バリア層、５……キャップ
層、6,15……ゲート電極、７……ソースn+領域、８……
ドレインn+領域、９……ソース電極、10……ドレイン電
極、11……ミスフィット転位、12……スペーサー層、1
3,16……電子（キャリア）供給層、14……キャップ層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (2)
- 【請求項１】GaAs基板上に、アンドープInxAlyGa1-x-yA
s（０＜＝ｙ＜１−ｘ）からなり、格子歪が緩和するま
で十分厚く積んだバッファー層と、 アンドープ又はｎ型の不純物がドープされたInzGa1-zAs
（０＜ｚ＜＝１）よりなり、ミスフィット転位が生じな
い程度に薄いチャネル層と、 アンドープ又は一部もしくは全部にｎ型の不純物がドー
プされたInuAlvGa1-u-vAs（０＜＝ｕ＋ｖ＜＝１）から
なり、ミスフィット転位が生じない程度に薄いバリア層
（あるいはキャリア供給層）とが順次エピタキシャル成
長された積層体と、 該積層体上にゲート、ドレイン、ソース電極を持つ電界
効果型トランジスタであって、ｘ＝z/2としたことを特
徴とする電界効果型トランジスタ。 - 【請求項２】前記バッファー層とチャネル層の間にAltG
a1-tAs（０＜＝ｔ＜１）よりなり、かつその一部又は全
部にｎ型の不純物だけがドープされた電子供給層を備え
たことを特徴とする請求項１に記載された電界効果型ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274288A JP2804041B2 (ja) | 1988-06-20 | 1988-06-20 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15274288A JP2804041B2 (ja) | 1988-06-20 | 1988-06-20 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023937A JPH023937A (ja) | 1990-01-09 |
| JP2804041B2 true JP2804041B2 (ja) | 1998-09-24 |
Family
ID=15547165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15274288A Expired - Fee Related JP2804041B2 (ja) | 1988-06-20 | 1988-06-20 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804041B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159794A (ja) * | 2010-02-01 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその作製法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5199976A (en) * | 1991-06-13 | 1993-04-06 | The Gillette Company | Ozone-friendly correction fluid |
| JPH0750410A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | 半導体結晶積層体及びその形成方法並びに半導体装置 |
| JPH10256154A (ja) * | 1997-03-06 | 1998-09-25 | Mitsubishi Electric Corp | 半導体ヘテロ構造およびその製造方法並びに半導体装置 |
| JP2001053005A (ja) * | 1999-08-06 | 2001-02-23 | Sumitomo Electric Ind Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
| JP4619271B2 (ja) * | 2005-11-07 | 2011-01-26 | 富士通株式会社 | 化合物半導体装置 |
| JP4524298B2 (ja) * | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP4829363B2 (ja) * | 2010-05-06 | 2011-12-07 | 健夫 宮本 | 拡大収納自在システム住宅 |
| JP6366816B2 (ja) | 2015-03-09 | 2018-08-01 | 株式会社日立国際電気 | 車載移動スタジオおよび艤装車両の製造方法 |
-
1988
- 1988-06-20 JP JP15274288A patent/JP2804041B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159794A (ja) * | 2010-02-01 | 2011-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその作製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023937A (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| US5049951A (en) | Superlattice field effect transistor with monolayer confinement | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| JPH024140B2 (ja) | ||
| JPH03191535A (ja) | 電界効果トランジスタ | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JP2611735B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPH06244218A (ja) | 化合物半導体装置 | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH06163601A (ja) | 電界効果トランジスタ | |
| JPH04241431A (ja) | 電界効果トランジスタ | |
| JPH09213937A (ja) | Ｈｅｍｔ素子およびショットキーダイオード | |
| JPH0653253A (ja) | 電界効果トランジスタ | |
| JPH04241428A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |