JPH09213937A - Hemt素子およびショットキーダイオード - Google Patents
Hemt素子およびショットキーダイオードInfo
- Publication number
- JPH09213937A JPH09213937A JP1662896A JP1662896A JPH09213937A JP H09213937 A JPH09213937 A JP H09213937A JP 1662896 A JP1662896 A JP 1662896A JP 1662896 A JP1662896 A JP 1662896A JP H09213937 A JPH09213937 A JP H09213937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- schottky
- schottky diode
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 2DEGの閉じ込め効果が高く、かつ、ミス
フィット転位が発生しても素子の特性が劣化しないHE
MT素子の提供。 【解決手段】 GaAs基板10の(100)面に、順
メサ方向に延在した、幅Wが10μm、高さHが10μ
mの凸部12上側に、チャネル層18および電子供給層
20を順次に積層しており、このチャネル層18の上側
には、凸部12が延在する順メサ方向に沿って、ソース
電極24、ゲート電極26およびドレイン電極28が順
次に設けられている。ミスフィット転位は、通常、順メ
サ方向に沿って発生し易いので、電流は、ミスフィット
転位の延在する方向と平行に流れることになる。そし
て、チャネル幅は、互いに隣接するミスフィット転位の
発生間隔よりも狭くなっている。
フィット転位が発生しても素子の特性が劣化しないHE
MT素子の提供。 【解決手段】 GaAs基板10の(100)面に、順
メサ方向に延在した、幅Wが10μm、高さHが10μ
mの凸部12上側に、チャネル層18および電子供給層
20を順次に積層しており、このチャネル層18の上側
には、凸部12が延在する順メサ方向に沿って、ソース
電極24、ゲート電極26およびドレイン電極28が順
次に設けられている。ミスフィット転位は、通常、順メ
サ方向に沿って発生し易いので、電流は、ミスフィット
転位の延在する方向と平行に流れることになる。そし
て、チャネル幅は、互いに隣接するミスフィット転位の
発生間隔よりも狭くなっている。
Description
【0001】
【発明の属する技術分野】この発明は、化合物半導体素
子であるHEMT(High Electron Mobility Transisto
r :高電子移動度トランジスタ)素子およびショットキ
ーダイオード(Schottky diode)に関する。
子であるHEMT(High Electron Mobility Transisto
r :高電子移動度トランジスタ)素子およびショットキ
ーダイオード(Schottky diode)に関する。
【0002】
【従来の技術】従来、雑音特性に優れた高周波素子の一
つとしてHEMT素子が知られている。HEMT素子の
構造としては、一般的に、格子定数の近いノンドープ
(またはアンドープ)のGaAs層とn導電型のAlG
aAs層とからなるヘテロ構造の層をGaAs基板等の
下地上に積層したものが知られている。そして、HEM
T素子は、これらヘテロ構造を有する二つの界面に存在
する、電子移動度の高い2次元電子ガス(2DEG)を
チャネルとするため、優れた高周波特性を得ることがで
きる。また、HEMT素子を動作させるにあたっては、
このチャネルに印加するゲート電圧によって、電子密度
を変化させてソース−ドレイン電流を制御している。
つとしてHEMT素子が知られている。HEMT素子の
構造としては、一般的に、格子定数の近いノンドープ
(またはアンドープ)のGaAs層とn導電型のAlG
aAs層とからなるヘテロ構造の層をGaAs基板等の
下地上に積層したものが知られている。そして、HEM
T素子は、これらヘテロ構造を有する二つの界面に存在
する、電子移動度の高い2次元電子ガス(2DEG)を
チャネルとするため、優れた高周波特性を得ることがで
きる。また、HEMT素子を動作させるにあたっては、
このチャネルに印加するゲート電圧によって、電子密度
を変化させてソース−ドレイン電流を制御している。
【0003】近年、HEMT素子の特性をさらに向上さ
せるために様々な研究がなされている。例えば、文献:
「沖研究開発、Vol.57,No.3,pp.69-74,1990 」に開示さ
れているように、上述のヘテロ構造を有する二つの層の
界面にInGaAs層を挿入した構造(Pseudomorphic
HEMT構造:歪層構造)を有するHEMT素子が注目され
ている。この構造においては、InGaAs層を2DE
Gが走行するため、電子の飽和速度が高くなる。従っ
て、歪層構造は、より高速動作に適した高周波素子構造
となっている。このような歪層構造を有するHEMT素
子には、上述したようなノンドープのGaAs層、電子
走行層(チャネル層とも称する)(InGaAs層)、
電子供給層(AlGaAs層)が順次に積層された構造
の他に、電子走行層の上下に電子供給層を具えた構造で
あるダブル選択ドーピング型のものが知られている。
せるために様々な研究がなされている。例えば、文献:
「沖研究開発、Vol.57,No.3,pp.69-74,1990 」に開示さ
れているように、上述のヘテロ構造を有する二つの層の
界面にInGaAs層を挿入した構造(Pseudomorphic
HEMT構造:歪層構造)を有するHEMT素子が注目され
ている。この構造においては、InGaAs層を2DE
Gが走行するため、電子の飽和速度が高くなる。従っ
て、歪層構造は、より高速動作に適した高周波素子構造
となっている。このような歪層構造を有するHEMT素
子には、上述したようなノンドープのGaAs層、電子
走行層(チャネル層とも称する)(InGaAs層)、
電子供給層(AlGaAs層)が順次に積層された構造
の他に、電子走行層の上下に電子供給層を具えた構造で
あるダブル選択ドーピング型のものが知られている。
【0004】また、HEMT素子と同様に電子移動度の
高い2DEGをチャネルとする化合物半導体素子とし
て、ショットキーダイオード(ショットキーバリアダイ
オードとも称する)が知られている。ショットキーダイ
オードの構造としては、一般的に、電子走行層(InG
aAs層)上に設けたn導電型のGaAs系化合物半導
体層上に、オーミック電極およびショットキー電極を設
けたものが知られている。このショットキー電極とn導
電型のGaAs系化合物半導体層との界面がショットキ
ー障壁を有するショットキー接合となっており、pnダ
イオードに良く似た電流−電圧特性を示す。そして、シ
ョットキーダイオードは、pn接合におけるような少数
キャリアの蓄積効果が無いため、速いスイッチング速度
を得ることができる。
高い2DEGをチャネルとする化合物半導体素子とし
て、ショットキーダイオード(ショットキーバリアダイ
オードとも称する)が知られている。ショットキーダイ
オードの構造としては、一般的に、電子走行層(InG
aAs層)上に設けたn導電型のGaAs系化合物半導
体層上に、オーミック電極およびショットキー電極を設
けたものが知られている。このショットキー電極とn導
電型のGaAs系化合物半導体層との界面がショットキ
ー障壁を有するショットキー接合となっており、pnダ
イオードに良く似た電流−電圧特性を示す。そして、シ
ョットキーダイオードは、pn接合におけるような少数
キャリアの蓄積効果が無いため、速いスイッチング速度
を得ることができる。
【0005】
【発明が解決しようとする課題】しかしながら、歪層構
造を有するHEMT素子では、上述した文献にも述べら
れているように、電子供給層を構成するn導電型のAl
GaAs系化合物半導体と、電子走行層を構成するIn
GaAsとの格子定数が異なる。このため、これらの層
の界面にミスフィット転位(格子欠陥または結晶欠陥と
も称する)が生じ易い。ミスフィット転位が発生する
と、電子伝導度(電子移動度とも称する)が低下して素
子の特性が劣化するおそれがあった。
造を有するHEMT素子では、上述した文献にも述べら
れているように、電子供給層を構成するn導電型のAl
GaAs系化合物半導体と、電子走行層を構成するIn
GaAsとの格子定数が異なる。このため、これらの層
の界面にミスフィット転位(格子欠陥または結晶欠陥と
も称する)が生じ易い。ミスフィット転位が発生する
と、電子伝導度(電子移動度とも称する)が低下して素
子の特性が劣化するおそれがあった。
【0006】ミスフィット転位の発生を抑制する方法と
して、例えば、電子供給層のInGaAs層のInの組
成割合を小さく、またInGaAs層の膜厚を薄くする
ことで、格子不整合によるミスフィット転位の形成エネ
ルギをInGaAs層の歪みエネルギ以下に保つ方法が
知られている。
して、例えば、電子供給層のInGaAs層のInの組
成割合を小さく、またInGaAs層の膜厚を薄くする
ことで、格子不整合によるミスフィット転位の形成エネ
ルギをInGaAs層の歪みエネルギ以下に保つ方法が
知られている。
【0007】一方、上述の文献中でさらに述べられてい
るように、量子井戸層として機能するInGaAs層に
2DEGを有効に閉じ込めるためには、Inの組成割合
が高く、また量子井戸幅(層の厚さ)が広い(または厚
い)ことが望ましい。2DEGの閉じ込め効果が高まる
と、電子移動度が向上し、さらに高速動作に適したHE
MT素子が実現できる。
るように、量子井戸層として機能するInGaAs層に
2DEGを有効に閉じ込めるためには、Inの組成割合
が高く、また量子井戸幅(層の厚さ)が広い(または厚
い)ことが望ましい。2DEGの閉じ込め効果が高まる
と、電子移動度が向上し、さらに高速動作に適したHE
MT素子が実現できる。
【0008】このため、2DEGの閉じ込め効果が高
く、かつ、ミスフィット転位が発生しても素子の特性が
劣化しないHEMT素子の実現が望まれていた。
く、かつ、ミスフィット転位が発生しても素子の特性が
劣化しないHEMT素子の実現が望まれていた。
【0009】また、HEMT素子と同様に2DEGをチ
ャネルとするショットキーダイオードにおいても、量子
井戸層としてのInGaAs層に2DEGを有効に閉じ
込めるために、Inの組成割合を高くし、また量子井戸
層の厚さを厚くすると、n導電型のAlGaAs系化合
物半導体と、電子走行層を構成するInGaAsとの界
面にミスフィット転位が生じ易くなる。
ャネルとするショットキーダイオードにおいても、量子
井戸層としてのInGaAs層に2DEGを有効に閉じ
込めるために、Inの組成割合を高くし、また量子井戸
層の厚さを厚くすると、n導電型のAlGaAs系化合
物半導体と、電子走行層を構成するInGaAsとの界
面にミスフィット転位が生じ易くなる。
【0010】このため、2DEGの閉じ込め効果が高
く、かつ、ミスフィット転位が発生しても素子の特性が
劣化しないショットキーダイオードの実現が望まれてい
た。
く、かつ、ミスフィット転位が発生しても素子の特性が
劣化しないショットキーダイオードの実現が望まれてい
た。
【0011】
(第1の発明)この出願にかかる第1の発明のHEMT
素子によれば、GaAs基板上に、電子供給層と、当該
電子供給層と互いに積層関係にあるチャネル層としての
InGaAs層とを具え、この当該InGaAs層の上
側に、ソース電極、ゲート電極およびドレイン電極を具
えたHEMT素子において、InGaAs層を、少なく
とも電子供給層とこのInGaAs層との界面にミスフ
ィット転位が発生する厚さとしてあり、界面に生じてい
るミスフィット転位の延在方向に沿ってソース電極、ゲ
ート電極およびドレイン電極を配置したHEMT素子で
あって、チャネル幅が、互いに隣接するミスフィット転
位の発生間隔よりも狭いことを特徴とする。
素子によれば、GaAs基板上に、電子供給層と、当該
電子供給層と互いに積層関係にあるチャネル層としての
InGaAs層とを具え、この当該InGaAs層の上
側に、ソース電極、ゲート電極およびドレイン電極を具
えたHEMT素子において、InGaAs層を、少なく
とも電子供給層とこのInGaAs層との界面にミスフ
ィット転位が発生する厚さとしてあり、界面に生じてい
るミスフィット転位の延在方向に沿ってソース電極、ゲ
ート電極およびドレイン電極を配置したHEMT素子で
あって、チャネル幅が、互いに隣接するミスフィット転
位の発生間隔よりも狭いことを特徴とする。
【0012】また、第1の発明のHEMT素子におい
て、このHEMT素子を、電子供給層が電子走行層の上
に積層された順構造選択ドープ型とし、ソース電極およ
びゲート電極およびドレイン電極が、順メサ方向に沿っ
て配置されていると良い。
て、このHEMT素子を、電子供給層が電子走行層の上
に積層された順構造選択ドープ型とし、ソース電極およ
びゲート電極およびドレイン電極が、順メサ方向に沿っ
て配置されていると良い。
【0013】また、第1の発明のHEMT素子におい
て、このHEMT素子を、電子走行層が供給層の上に積
層された逆構造選択ドープ型とし、ソース電極およびゲ
ート電極およびドレイン電極が、逆メサ方向に沿って配
置されていると良い。
て、このHEMT素子を、電子走行層が供給層の上に積
層された逆構造選択ドープ型とし、ソース電極およびゲ
ート電極およびドレイン電極が、逆メサ方向に沿って配
置されていると良い。
【0014】また、第1の発明のHEMT素子におい
て、このHEMT素子を、電子走行層が電子供給層の上
下に積層されたダブル選択ドープ型とし、ソース電極お
よびゲート電極およびドレイン電極が、逆メサ方向に沿
って配置されていると良い。
て、このHEMT素子を、電子走行層が電子供給層の上
下に積層されたダブル選択ドープ型とし、ソース電極お
よびゲート電極およびドレイン電極が、逆メサ方向に沿
って配置されていると良い。
【0015】(第2の発明)また、この出願にかかる第
2の発明のショットキーダイオードによれば、GaAs
基板上に、電子供給層と、当該電子供給層と互いに積層
関係にあるチャネル層としてのInGaAs層とを具
え、このInGaAs層の上側に、オーミック電極およ
びショットキー電極をそれぞれ配置したショットキーダ
イオードにおいて、チャネル層を、少なくとも電子供給
層とこの電子走行層との界面にミスフィット転位が発生
する厚さとしてあり、界面に生じているミスフィット転
位の延在方向に沿ってオーミック電極およびショットキ
ー電極を配置してなることを特徴とする。
2の発明のショットキーダイオードによれば、GaAs
基板上に、電子供給層と、当該電子供給層と互いに積層
関係にあるチャネル層としてのInGaAs層とを具
え、このInGaAs層の上側に、オーミック電極およ
びショットキー電極をそれぞれ配置したショットキーダ
イオードにおいて、チャネル層を、少なくとも電子供給
層とこの電子走行層との界面にミスフィット転位が発生
する厚さとしてあり、界面に生じているミスフィット転
位の延在方向に沿ってオーミック電極およびショットキ
ー電極を配置してなることを特徴とする。
【0016】また、第2の発明のショットキーダイオー
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の上側にある順構造選択ドープ型とし、
ショットキー電極からオーミック電極への電流がチャネ
ル層を順メサ方向に沿って流れるように、このオーミッ
ク電極およびこのショットキー電極が順メサ方向に沿っ
て配置されていると良い。
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の上側にある順構造選択ドープ型とし、
ショットキー電極からオーミック電極への電流がチャネ
ル層を順メサ方向に沿って流れるように、このオーミッ
ク電極およびこのショットキー電極が順メサ方向に沿っ
て配置されていると良い。
【0017】また、第2の発明のショットキーダイオー
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の下側にある逆構造選択ドープ型とし、
ショットキー電極からオーミック電極への電流がチャネ
ル層を逆メサ方向に沿って流れるように、このオーミッ
ク電極およびこのショットキー電極が逆メサ方向に沿っ
て配置されていると良い。
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の下側にある逆構造選択ドープ型とし、
ショットキー電極からオーミック電極への電流がチャネ
ル層を逆メサ方向に沿って流れるように、このオーミッ
ク電極およびこのショットキー電極が逆メサ方向に沿っ
て配置されていると良い。
【0018】また、第2の発明のショットキーダイオー
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の上下両側にあるダブル選択ドープ型と
し、ショットキー電極からオーミック電極への電流がチ
ャネル層を逆メサ方向に沿って流れるように、このオー
ミック電極およびこのショットキー電極を逆メサ方向に
沿って配置されていると良い。
ドにおいて、このショットキーダイオードを、電子供給
層がチャネル層の上下両側にあるダブル選択ドープ型と
し、ショットキー電極からオーミック電極への電流がチ
ャネル層を逆メサ方向に沿って流れるように、このオー
ミック電極およびこのショットキー電極を逆メサ方向に
沿って配置されていると良い。
【0019】また、第2の発明のショットキーダイオー
ドにおいて、チャネル層のチャネル幅が、互いに隣接し
ているミスフィット転位の発生間隔よりも狭いことが望
ましい。
ドにおいて、チャネル層のチャネル幅が、互いに隣接し
ているミスフィット転位の発生間隔よりも狭いことが望
ましい。
【0020】尚、逆メサ方向とは、HEMT素子または
ショットキーダイオードを構成するGaAs基板をウエ
ットエッチングしたときに、断面の形状が逆メサ形状と
なる方向である。
ショットキーダイオードを構成するGaAs基板をウエ
ットエッチングしたときに、断面の形状が逆メサ形状と
なる方向である。
【0021】また、順メサ方向とは、HEMT素子を構
成するGaAs基板をウエットエッチングしたときに、
断面の形状が順メサ形状となる方向である。
成するGaAs基板をウエットエッチングしたときに、
断面の形状が順メサ形状となる方向である。
【0022】
【発明の実施の形態】以下、図面を参照して、この出願
にかかる第1の発明のHEMT素子および第2の発明の
ショットキーダイオードの例について説明する。尚、参
照する図面は発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示してあるに過ぎ
ない。従って、これらの発明は図示例にのみ限定される
ものではない。
にかかる第1の発明のHEMT素子および第2の発明の
ショットキーダイオードの例について説明する。尚、参
照する図面は発明が理解できる程度に、各構成成分の大
きさ、形状および配置関係を概略的に示してあるに過ぎ
ない。従って、これらの発明は図示例にのみ限定される
ものではない。
【0023】(第1の実施の形態)第1の実施の形態で
は、第1の発明の順構造選択ドープ型のHEMT素子の
例について説明する。図1の(A)は、HEMT素子の
第1の実施の形態の説明に供する斜視図であり、(B)
は、図1の(A)の一部拡大図である。尚、図1の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
は、第1の発明の順構造選択ドープ型のHEMT素子の
例について説明する。図1の(A)は、HEMT素子の
第1の実施の形態の説明に供する斜視図であり、(B)
は、図1の(A)の一部拡大図である。尚、図1の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
【0024】第1の実施の形態のHEMT素子では、G
aAs基板10の(100)面に、順メサ方向に延在し
た凸部12が形成されている。この凸部12は、幅Wが
10μm、高さHが10μmである。そして、このGa
As基板10の凸部12上に、厚さ7000ÅのGaA
sバッファ層14、チャネル層としての厚さ200Åの
In0.2 Ga0.8 As層18、電子供給層としての厚さ
600ÅのSiドープAl0.28Ga0.72As層20を順
次に積層している。図1の(A)では、これら、GaA
sバッファ層14、In0.2 Ga0.8 As層18および
SiドープAl0.28Ga0.72As層20を一括して成長
層22として図示している。
aAs基板10の(100)面に、順メサ方向に延在し
た凸部12が形成されている。この凸部12は、幅Wが
10μm、高さHが10μmである。そして、このGa
As基板10の凸部12上に、厚さ7000ÅのGaA
sバッファ層14、チャネル層としての厚さ200Åの
In0.2 Ga0.8 As層18、電子供給層としての厚さ
600ÅのSiドープAl0.28Ga0.72As層20を順
次に積層している。図1の(A)では、これら、GaA
sバッファ層14、In0.2 Ga0.8 As層18および
SiドープAl0.28Ga0.72As層20を一括して成長
層22として図示している。
【0025】また、各成長層は、600℃の温度で、分
子線エピタキシ(MBE)法によって成長させている。
また、SiドープAl0.28Ga0.72As層20には、S
i濃度が2×1018原子/cm-3以上となるように、S
iが選択的にドープされている。また、成長層22を成
長させる際には、凸部12の両側のGaAs基板10上
にも成長した層22aが形成されている。
子線エピタキシ(MBE)法によって成長させている。
また、SiドープAl0.28Ga0.72As層20には、S
i濃度が2×1018原子/cm-3以上となるように、S
iが選択的にドープされている。また、成長層22を成
長させる際には、凸部12の両側のGaAs基板10上
にも成長した層22aが形成されている。
【0026】そして、このチャネル層18の上側には、
凸部12が延在する順メサ方向に沿って、ソース電極2
4、ゲート電極26およびドレイン電極28が順次に設
けられている。また、凸部12の両側の成長した層22
aの上にも、ソース電極24等を成長させたときに成長
した、電極材料層24aが形成されている。
凸部12が延在する順メサ方向に沿って、ソース電極2
4、ゲート電極26およびドレイン電極28が順次に設
けられている。また、凸部12の両側の成長した層22
aの上にも、ソース電極24等を成長させたときに成長
した、電極材料層24aが形成されている。
【0027】また、このチャネル層としてのIn0.2 G
a0.8 As層18の膜厚200Åは、このチャネル層1
8と電子供給層20との界面19に通常ミスフィット転
位16が生じる厚さである。また、チャネル層18の上
に電子供給層20が積層された順構造選択ドープ型のこ
の実施の形態では、ミスフィット転位は、通常、順メサ
方向に沿って発生し易い。従って、凸部12が延在して
いる順メサ方向に沿ってソース電極24、ゲート電極2
6およびドレイン電極28を順次に設けてあるので、電
流は、ミスフィット転位の延在する方向に沿って流れる
ことになる。
a0.8 As層18の膜厚200Åは、このチャネル層1
8と電子供給層20との界面19に通常ミスフィット転
位16が生じる厚さである。また、チャネル層18の上
に電子供給層20が積層された順構造選択ドープ型のこ
の実施の形態では、ミスフィット転位は、通常、順メサ
方向に沿って発生し易い。従って、凸部12が延在して
いる順メサ方向に沿ってソース電極24、ゲート電極2
6およびドレイン電極28を順次に設けてあるので、電
流は、ミスフィット転位の延在する方向に沿って流れる
ことになる。
【0028】さらに、この実施の形態のHEMT素子で
は、凸部12の幅(10μm)がチャネル幅となる。こ
のチャネル幅は、互いに隣接するミスフィット転位の発
生間隔よりも狭くなっている。このため、チャネル層内
でのミスフィット転位の存在の割合が大きく低減され
る。その結果、ミスフィット転位と平行に走行する電子
の、ミスフィット転位による転位散乱の影響をさらに抑
制することができる。その結果、ミスフィット転位が発
生しても素子の特性の劣化をより抑制することができ
る。このため、素子特性の劣化を抑制しつつ、チャネル
層のInGaAs層のInの組成割合を高くしたり、I
nGaAs層を厚くして、チャネル層(量子井戸層)の
電子の閉じ込め効率を高くすることができる。
は、凸部12の幅(10μm)がチャネル幅となる。こ
のチャネル幅は、互いに隣接するミスフィット転位の発
生間隔よりも狭くなっている。このため、チャネル層内
でのミスフィット転位の存在の割合が大きく低減され
る。その結果、ミスフィット転位と平行に走行する電子
の、ミスフィット転位による転位散乱の影響をさらに抑
制することができる。その結果、ミスフィット転位が発
生しても素子の特性の劣化をより抑制することができ
る。このため、素子特性の劣化を抑制しつつ、チャネル
層のInGaAs層のInの組成割合を高くしたり、I
nGaAs層を厚くして、チャネル層(量子井戸層)の
電子の閉じ込め効率を高くすることができる。
【0029】(第2の実施の形態)第2の実施の形態で
は、第1の発明の逆構造選択ドープ型のHEMT素子の
例について説明する。図2の(A)は、HEMT素子の
第2の実施の形態の説明に供する斜視図であり、(B)
は、図2の(A)の一部拡大図である。尚、図2の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
は、第1の発明の逆構造選択ドープ型のHEMT素子の
例について説明する。図2の(A)は、HEMT素子の
第2の実施の形態の説明に供する斜視図であり、(B)
は、図2の(A)の一部拡大図である。尚、図2の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
【0030】第2の実施の形態のHEMT素子では、G
aAs基板30の(100)面に、逆メサ方向に延在し
た凸部32が形成されている。この凸部32は、幅Wが
10μm、高さHが10μmである。そして、このGa
As基板30の凸部上に、厚さ1000ÅのGaAsバ
ッファ層34、厚さ1000ÅのノンドープAl0.28G
a0.72As層36、電子供給層としての厚さ100Åの
SiドープAl0.28Ga0.72As層38、チャネル層と
しての厚さ200ÅのIn0.2 Ga0.8 As層40およ
びSiドープGaAs層42を順次に積層してある。図
2の(A)では、これら、GaAsバッファ層34、ノ
ンドープAl0.28Ga0.72As層36、SiドープAl
0.28Ga0.72As層38、In0.2 Ga0.8 As層40
およびSiドープGaAs層42を一括して成長層44
として図示している。
aAs基板30の(100)面に、逆メサ方向に延在し
た凸部32が形成されている。この凸部32は、幅Wが
10μm、高さHが10μmである。そして、このGa
As基板30の凸部上に、厚さ1000ÅのGaAsバ
ッファ層34、厚さ1000ÅのノンドープAl0.28G
a0.72As層36、電子供給層としての厚さ100Åの
SiドープAl0.28Ga0.72As層38、チャネル層と
しての厚さ200ÅのIn0.2 Ga0.8 As層40およ
びSiドープGaAs層42を順次に積層してある。図
2の(A)では、これら、GaAsバッファ層34、ノ
ンドープAl0.28Ga0.72As層36、SiドープAl
0.28Ga0.72As層38、In0.2 Ga0.8 As層40
およびSiドープGaAs層42を一括して成長層44
として図示している。
【0031】また、各成長層は、500℃の温度で、分
子線エピタキシ(MBE)法によって成長させている。
また、SiドープAl0.28Ga0.72As層38には、S
i濃度が2×1018原子/cm-3以上となるように、S
iが選択的にドープされている。また、成長層44を成
長させる際には、凸部32の両側のGaAs基板30上
にも成長した層44aが形成されている。
子線エピタキシ(MBE)法によって成長させている。
また、SiドープAl0.28Ga0.72As層38には、S
i濃度が2×1018原子/cm-3以上となるように、S
iが選択的にドープされている。また、成長層44を成
長させる際には、凸部32の両側のGaAs基板30上
にも成長した層44aが形成されている。
【0032】そして、このチャネル層40の上側には、
凸部32が延在する逆メサ方向に沿って、ソース電極4
6、ゲート電極48およびドレイン電極50が順次に設
けられている。また、凸部32の両側の成長した層44
aの上にも、ソース電極44等を成長させたときに成長
した、電極材料層46aが形成されている。
凸部32が延在する逆メサ方向に沿って、ソース電極4
6、ゲート電極48およびドレイン電極50が順次に設
けられている。また、凸部32の両側の成長した層44
aの上にも、ソース電極44等を成長させたときに成長
した、電極材料層46aが形成されている。
【0033】また、このチャネル層としてのIn0.2 G
a0.8 As層40の膜厚200Åは、このチャネル層4
0と電子供給層38との界面39に通常ミスフィット転
位16が生じる厚さである。また、電子供給層40の上
にチャネル層38が積層された逆構造選択ドープ型のこ
の実施の形態では、ミスフィット転位16は、通常、逆
メサ方向に沿って発生し易い。従って、凸部32が延在
している逆メサ方向に沿ってソース電極46、ゲート電
極48およびドレイン電極50を順次に設けてあるの
で、電流は、ミスフィット転位16の延在する方向に沿
って流れることになる。
a0.8 As層40の膜厚200Åは、このチャネル層4
0と電子供給層38との界面39に通常ミスフィット転
位16が生じる厚さである。また、電子供給層40の上
にチャネル層38が積層された逆構造選択ドープ型のこ
の実施の形態では、ミスフィット転位16は、通常、逆
メサ方向に沿って発生し易い。従って、凸部32が延在
している逆メサ方向に沿ってソース電極46、ゲート電
極48およびドレイン電極50を順次に設けてあるの
で、電流は、ミスフィット転位16の延在する方向に沿
って流れることになる。
【0034】さらに、この実施の形態のHEMT素子で
は、凸部32の幅(10μm)がチャネル幅となる。こ
のチャネル幅は、互いに隣接するミスフィット転位16
の発生間隔よりも狭くなっている。このため、チャネル
層内でのミスフィット転位の存在の割合が大きく低減さ
れる。その結果、ミスフィット転位と平行に走行する電
子の、ミスフィット転位による転位散乱の影響をさらに
抑制することができる。その結果、ミスフィット転位が
発生しても素子の特性の劣化をより抑制することができ
る。このため、素子特性の劣化を抑制しつつ、チャネル
層のInGaAs層のInの組成割合を高くしたり、I
nGaAs層を厚くして、チャネル層(量子井戸層)の
電子の閉じ込め効率を高くすることができる。
は、凸部32の幅(10μm)がチャネル幅となる。こ
のチャネル幅は、互いに隣接するミスフィット転位16
の発生間隔よりも狭くなっている。このため、チャネル
層内でのミスフィット転位の存在の割合が大きく低減さ
れる。その結果、ミスフィット転位と平行に走行する電
子の、ミスフィット転位による転位散乱の影響をさらに
抑制することができる。その結果、ミスフィット転位が
発生しても素子の特性の劣化をより抑制することができ
る。このため、素子特性の劣化を抑制しつつ、チャネル
層のInGaAs層のInの組成割合を高くしたり、I
nGaAs層を厚くして、チャネル層(量子井戸層)の
電子の閉じ込め効率を高くすることができる。
【0035】(第3の実施の形態)第3の実施の形態で
は、第1の発明のダブル選択ドープ型のHEMT素子の
例について説明する。図3の(A)は、HEMT素子の
第3の実施の形態の説明に供する斜視図であり、(B)
は、図3の(A)の一部拡大図である。尚、図3の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
は、第1の発明のダブル選択ドープ型のHEMT素子の
例について説明する。図3の(A)は、HEMT素子の
第3の実施の形態の説明に供する斜視図であり、(B)
は、図3の(A)の一部拡大図である。尚、図3の
(A)では、GaAs基板上に成長させた電子供給層お
よびInGaAs層等を一括して成長層として示す。
【0036】第3の実施の形態のHEMT素子の構造
は、第2の実施の形態における、チャネル層40とSi
ドープGaAs層42との間に、SiドープAl0.28G
a0.72As層52が挿入されている点を除いては、第2
の実施の形態におけるHEMT素子の構造と同一であ
る。このため、第2実施例と同一の構成成分の詳細な説
明は省略する。
は、第2の実施の形態における、チャネル層40とSi
ドープGaAs層42との間に、SiドープAl0.28G
a0.72As層52が挿入されている点を除いては、第2
の実施の形態におけるHEMT素子の構造と同一であ
る。このため、第2実施例と同一の構成成分の詳細な説
明は省略する。
【0037】この実施の形態におけるチャネル層の上側
のSiドープAl0.28Ga0.72As層52も電子供給層
として働く。そして、ダブル選択ドープ型のHEMT素
子の場合も、ミスフィット転位は、逆構造選択ドープ型
の場合と同様に、逆メサ方向に沿って延在する。第3の
実施の形態においても、凸部32が延在している逆メサ
方向に沿ってソース電極46、ゲート電極48およびド
レイン電極50を順次に設けてあるので、電流は、ミス
フィット転位16の延在する方向に沿って流れることに
なる。
のSiドープAl0.28Ga0.72As層52も電子供給層
として働く。そして、ダブル選択ドープ型のHEMT素
子の場合も、ミスフィット転位は、逆構造選択ドープ型
の場合と同様に、逆メサ方向に沿って延在する。第3の
実施の形態においても、凸部32が延在している逆メサ
方向に沿ってソース電極46、ゲート電極48およびド
レイン電極50を順次に設けてあるので、電流は、ミス
フィット転位16の延在する方向に沿って流れることに
なる。
【0038】さらに、第3の実施の形態のHEMT素子
においても、凸部32の幅(10μm)がチャネル幅と
なる。このチャネル幅は、互いに隣接するミスフィット
転位16の発生間隔よりも狭くなっている。このため、
チャネル層内でのミスフィット転位の存在の割合が大き
く低減される。その結果、ミスフィット転位と平行に走
行する電子の、ミスフィット転位による転位散乱の影響
をさらに抑制することができる。その結果、ミスフィッ
ト転位が発生しても素子の特性の劣化をより抑制するこ
とができる。このため、素子特性の劣化を抑制しつつ、
チャネル層のInGaAs層のInの組成割合を高くし
たり、InGaAs層を厚くして、チャネル層(量子井
戸層)の電子の閉じ込め効率を高くすることができる。
においても、凸部32の幅(10μm)がチャネル幅と
なる。このチャネル幅は、互いに隣接するミスフィット
転位16の発生間隔よりも狭くなっている。このため、
チャネル層内でのミスフィット転位の存在の割合が大き
く低減される。その結果、ミスフィット転位と平行に走
行する電子の、ミスフィット転位による転位散乱の影響
をさらに抑制することができる。その結果、ミスフィッ
ト転位が発生しても素子の特性の劣化をより抑制するこ
とができる。このため、素子特性の劣化を抑制しつつ、
チャネル層のInGaAs層のInの組成割合を高くし
たり、InGaAs層を厚くして、チャネル層(量子井
戸層)の電子の閉じ込め効率を高くすることができる。
【0039】(第4の実施の形態)第4の実施の形態で
は、第2の発明のショットキーダイオードであって順構
造選択ドープ型の例について説明する。図4は、ショッ
トキーダイオードの第4の実施の形態の説明に供する斜
視図である。
は、第2の発明のショットキーダイオードであって順構
造選択ドープ型の例について説明する。図4は、ショッ
トキーダイオードの第4の実施の形態の説明に供する斜
視図である。
【0040】第4の実施の形態のショットキーダイオー
ドは、GaAs基板60の(100)面上にノンドープ
GaAsのバッファ層62、ノンドープInGaAsの
電子走行層(チャネル層)64、ノンドープAlGaA
s層66、SiドープAlGaAs層68を順次に積層
している。ここでは、SiドープAlGaAs層(以下
n−AlGaAs層とも表記する)68だけでなく、ノ
ンドープAlGaAs層(以下φ−AlGaAs層とも
表記する)66も電子供給層として扱う。
ドは、GaAs基板60の(100)面上にノンドープ
GaAsのバッファ層62、ノンドープInGaAsの
電子走行層(チャネル層)64、ノンドープAlGaA
s層66、SiドープAlGaAs層68を順次に積層
している。ここでは、SiドープAlGaAs層(以下
n−AlGaAs層とも表記する)68だけでなく、ノ
ンドープAlGaAs層(以下φ−AlGaAs層とも
表記する)66も電子供給層として扱う。
【0041】そして、SiドープAlGaAs層68の
一部分の上には、SiドープGaAsのコンタクト層7
0を介してオーミック電極72が積層されている。ま
た、コンタクト層70が設けられていないSiドープA
lGaAs層68上には、ショットキー電極74が設け
られている。SiドープAlGaAs層68とショット
キー電極74との接合面76はショットキー接合となっ
ている。
一部分の上には、SiドープGaAsのコンタクト層7
0を介してオーミック電極72が積層されている。ま
た、コンタクト層70が設けられていないSiドープA
lGaAs層68上には、ショットキー電極74が設け
られている。SiドープAlGaAs層68とショット
キー電極74との接合面76はショットキー接合となっ
ている。
【0042】そして、このオーミック電極72とショッ
トキー電極74とは、順メサ方向に沿って配置されてい
る。
トキー電極74とは、順メサ方向に沿って配置されてい
る。
【0043】また、バッファ層62の厚さは5000Å
であり、チャネル層64の厚さは150Å、φ−AlG
aAs層66の厚さは50Åである。また、n−AlG
aAs層68の厚さは300Åであり、そのSiの密度
は3×1018原子/cm3 である。また、コンタクト層
70の厚さは1000Åであり、そのSi密度は4×1
018原子/cm3 である。また、オーミック電極72の
材料には、NiまたはAuを用いている。また、ショッ
トキー電極74には、直径5μmで、TiおよびAlを
順次に積層したものを用いている。
であり、チャネル層64の厚さは150Å、φ−AlG
aAs層66の厚さは50Åである。また、n−AlG
aAs層68の厚さは300Åであり、そのSiの密度
は3×1018原子/cm3 である。また、コンタクト層
70の厚さは1000Åであり、そのSi密度は4×1
018原子/cm3 である。また、オーミック電極72の
材料には、NiまたはAuを用いている。また、ショッ
トキー電極74には、直径5μmで、TiおよびAlを
順次に積層したものを用いている。
【0044】また、このチャネル層64の膜厚150Å
は、ノンドープAlGaAs層66とチャネル層64と
の界面65に、格子不整合によるミスフィット転位が生
じる厚さである。また、チャネル層64の上に電子供給
層66および68が積層された順構造選択ドープ型の場
合は、ミスフィット転位78は、通常、順メサ方向に沿
って発生し易い。
は、ノンドープAlGaAs層66とチャネル層64と
の界面65に、格子不整合によるミスフィット転位が生
じる厚さである。また、チャネル層64の上に電子供給
層66および68が積層された順構造選択ドープ型の場
合は、ミスフィット転位78は、通常、順メサ方向に沿
って発生し易い。
【0045】従って、ショットキー電極74からオーミ
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
【0046】(第5の実施の形態)第5の実施の形態で
は、第2の発明のショットキーダイオードであって、逆
構造選択ドープ型の例について説明する。図5は、ショ
ットキーダイオードの第5の実施の形態の説明に供する
斜視図である。
は、第2の発明のショットキーダイオードであって、逆
構造選択ドープ型の例について説明する。図5は、ショ
ットキーダイオードの第5の実施の形態の説明に供する
斜視図である。
【0047】第5の実施の形態のショットキーダイオー
ドは、GaAs基板60aの(100)面上にノンドー
プGaAsのバッファ層62a、ノンドープAlGaA
s層80、SiドープAlGaAs層68a、ノンドー
プAlGaAs層66a、ノンドープInGaAsの電
子走行層(チャネル層)64、SiドープGaAs層8
2を順次に積層している。ここでは、SiドープAlG
aAs層(以下n−AlGaAs層とも表記する)68
aだけでなく、ノンドープAlGaAs層(以下φ−A
lGaAs層とも表記する)66aおよびノンドープA
lGaAs層80も電子供給層として扱う。
ドは、GaAs基板60aの(100)面上にノンドー
プGaAsのバッファ層62a、ノンドープAlGaA
s層80、SiドープAlGaAs層68a、ノンドー
プAlGaAs層66a、ノンドープInGaAsの電
子走行層(チャネル層)64、SiドープGaAs層8
2を順次に積層している。ここでは、SiドープAlG
aAs層(以下n−AlGaAs層とも表記する)68
aだけでなく、ノンドープAlGaAs層(以下φ−A
lGaAs層とも表記する)66aおよびノンドープA
lGaAs層80も電子供給層として扱う。
【0048】そして、SiドープGaAs層(以下、n
−GaAs層とも表記する)82の一部分の上には、S
iドープGaAsのコンタクト層70を介してオーミッ
ク電極72が積層されている。また、コンタクト層70
が設けられていないSiドープGaAs層82上には、
ショットキー電極74が設けられている。SiドープG
aAs層82とショットキー電極74との接合面76は
ショットキー接合となっている。
−GaAs層とも表記する)82の一部分の上には、S
iドープGaAsのコンタクト層70を介してオーミッ
ク電極72が積層されている。また、コンタクト層70
が設けられていないSiドープGaAs層82上には、
ショットキー電極74が設けられている。SiドープG
aAs層82とショットキー電極74との接合面76は
ショットキー接合となっている。
【0049】そして、このオーミック電極72とショッ
トキー電極74とは、逆メサ方向に沿って配置されてい
る。
トキー電極74とは、逆メサ方向に沿って配置されてい
る。
【0050】また、バッファ層62aの厚さは1000
Åであり、ノンドープAlGaAs層80の厚さは10
00Åである。また、n−AlGaAs層68aの厚さ
は300Åであり、そのSiの密度は3×1018原子/
cm3 であり、φ−AlGaAs層66aの厚さは50
Åである。また、チャネル層64の厚さは150Åであ
り、n−GaAs層82の厚さは500Åであり、その
Si密度は3×1017原子/cm3 である。また、コン
タクト層70の厚さ1000Åであり、そのSi密度は
4×1018原子/cm3 である。また、オーミック電極
72の材料には、NiまたはAuを用いている。また、
ショットキー電極74には、直径5μmで、Tiおよび
Alを順次に積層したものを用いている。
Åであり、ノンドープAlGaAs層80の厚さは10
00Åである。また、n−AlGaAs層68aの厚さ
は300Åであり、そのSiの密度は3×1018原子/
cm3 であり、φ−AlGaAs層66aの厚さは50
Åである。また、チャネル層64の厚さは150Åであ
り、n−GaAs層82の厚さは500Åであり、その
Si密度は3×1017原子/cm3 である。また、コン
タクト層70の厚さ1000Åであり、そのSi密度は
4×1018原子/cm3 である。また、オーミック電極
72の材料には、NiまたはAuを用いている。また、
ショットキー電極74には、直径5μmで、Tiおよび
Alを順次に積層したものを用いている。
【0051】また、このチャネル層64の膜厚150Å
は、ノンドープAlGaAs層66aとチャネル層64
との界面に、格子不整合によるミスフィット転位が生じ
る厚さである。また、チャネル層64の下側に電子供給
層66および68が積層された逆構造選択ドープ型の場
合は、ミスフィット転位78は、通常、逆メサ方向に沿
って発生し易い。
は、ノンドープAlGaAs層66aとチャネル層64
との界面に、格子不整合によるミスフィット転位が生じ
る厚さである。また、チャネル層64の下側に電子供給
層66および68が積層された逆構造選択ドープ型の場
合は、ミスフィット転位78は、通常、逆メサ方向に沿
って発生し易い。
【0052】従って、ショットキー電極74からオーミ
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
【0053】(第6の実施の形態)第6の実施の形態で
は、第2の発明のショットキーダイオードであって、ダ
ブル選択ドープ型の例について説明する。図6は、ショ
ットキーダイオードの第6の実施の形態の説明に供する
斜視図である。
は、第2の発明のショットキーダイオードであって、ダ
ブル選択ドープ型の例について説明する。図6は、ショ
ットキーダイオードの第6の実施の形態の説明に供する
斜視図である。
【0054】第6の実施の形態のショットキーダイオー
ドは、GaAs基板60aの(100)面上に、上述の
第5の実施の形態の場合と同様に、ノンドープGaAs
のバッファ層62a、ノンドープAlGaAs層80、
SiドープAlGaAs層68a、ノンドープAlGa
As層66a、ノンドープInGaAsの電子走行層
(チャネル層)64とを順次に積層している。そして、
この実施の形態においては、チャネル層64の上側に、
さらに、ノンドープAlGaAs層66およびSiドー
プAlGaAs層68を順次に積層している。
ドは、GaAs基板60aの(100)面上に、上述の
第5の実施の形態の場合と同様に、ノンドープGaAs
のバッファ層62a、ノンドープAlGaAs層80、
SiドープAlGaAs層68a、ノンドープAlGa
As層66a、ノンドープInGaAsの電子走行層
(チャネル層)64とを順次に積層している。そして、
この実施の形態においては、チャネル層64の上側に、
さらに、ノンドープAlGaAs層66およびSiドー
プAlGaAs層68を順次に積層している。
【0055】ここでは、ノンドープAlGaAs層66
およびSiドープAlGaAs層68を上側電子供給層
84とし、一方、SiドープAlGaAs層(以下n−
AlGaAs層とも表記する)68aおよびノンドープ
AlGaAs層(以下φ−AlGaAs層とも表記す
る)66aを下側電子供給層86とする。
およびSiドープAlGaAs層68を上側電子供給層
84とし、一方、SiドープAlGaAs層(以下n−
AlGaAs層とも表記する)68aおよびノンドープ
AlGaAs層(以下φ−AlGaAs層とも表記す
る)66aを下側電子供給層86とする。
【0056】そして、SiドープAlGaAs層68の
一部分の上には、SiドープGaAsのコンタクト層7
0を介してオーミック電極72が積層されている。ま
た、コンタクト層70が設けられていないSiドープA
lGaAs層68上には、ショットキー電極74が設け
られている。SiドープAlGaAs層68とショット
キー電極74との接合面76はショットキー接合となっ
ている。
一部分の上には、SiドープGaAsのコンタクト層7
0を介してオーミック電極72が積層されている。ま
た、コンタクト層70が設けられていないSiドープA
lGaAs層68上には、ショットキー電極74が設け
られている。SiドープAlGaAs層68とショット
キー電極74との接合面76はショットキー接合となっ
ている。
【0057】そして、このオーミック電極72とショッ
トキー電極74とは、逆メサ方向に沿って配置されてい
る。
トキー電極74とは、逆メサ方向に沿って配置されてい
る。
【0058】また、バッファ層62aの厚さは1000
Åであり、ノンドープAlGaAs層80の厚さは10
00Åである。また、n−AlGaAs層68aの厚さ
は300Åであり、そのSiの密度は3×1018原子/
cm3 であり、φ−AlGaAs層66aの厚さは50
Åである。また、チャネル層64の厚さは150Åであ
る。また、ノンドープAlGaAs層66の厚さは50
Åであり、SiドープAlGaAs層68の厚さは30
0Åであり、そのSiの密度は3×1018原子/cm3
である。
Åであり、ノンドープAlGaAs層80の厚さは10
00Åである。また、n−AlGaAs層68aの厚さ
は300Åであり、そのSiの密度は3×1018原子/
cm3 であり、φ−AlGaAs層66aの厚さは50
Åである。また、チャネル層64の厚さは150Åであ
る。また、ノンドープAlGaAs層66の厚さは50
Åであり、SiドープAlGaAs層68の厚さは30
0Åであり、そのSiの密度は3×1018原子/cm3
である。
【0059】また、コンタクト層70の厚さ1000Å
であり、そのSi密度は4×1018原子/cm3 であ
る。また、オーミック電極72の材料には、Niまたは
Auを用いている。また、ショットキー電極74には、
直径5μmで、TiおよびAlを順次に積層したものを
用いている。
であり、そのSi密度は4×1018原子/cm3 であ
る。また、オーミック電極72の材料には、Niまたは
Auを用いている。また、ショットキー電極74には、
直径5μmで、TiおよびAlを順次に積層したものを
用いている。
【0060】また、このチャネル層64の膜厚150Å
は、ノンドープAlGaAs層66とチャネル層64と
の界面に、格子不整合によるミスフィット転位が生じる
厚さである。また、チャネル層64の上側および下側に
上側電子供給層および下側電子供給層がそれぞれ積層さ
れたダブル選択ドープ型の場合は、ミスフィット転位7
8は、通常、逆メサ方向に沿って発生し易い。
は、ノンドープAlGaAs層66とチャネル層64と
の界面に、格子不整合によるミスフィット転位が生じる
厚さである。また、チャネル層64の上側および下側に
上側電子供給層および下側電子供給層がそれぞれ積層さ
れたダブル選択ドープ型の場合は、ミスフィット転位7
8は、通常、逆メサ方向に沿って発生し易い。
【0061】従って、ショットキー電極74からオーミ
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
ック電極72へ電流がチャネル層64を流れる方向と、
ミスフィット転位78が延在する方向とが平行となる。
このため、ミスフィット転位が発生しても、ミスフィッ
ト転位によるダイオードの特性の劣化を抑制することが
できる。
【0062】(第7の実施の形態)第7の実施の形態に
おいては、順構造選択ドープ型のショットキーダイオー
ドにおいて、チャネル層の幅を制限した例について説明
する。
おいては、順構造選択ドープ型のショットキーダイオー
ドにおいて、チャネル層の幅を制限した例について説明
する。
【0063】この実施の形態では、GaAs基板60a
の(100)面に、順メサ方向に延在した凸部が形成さ
れている。この凸部は、幅Wが10μm、高さHが10
μmである。そして、この凸部の上に、上述した第4の
実施の形態と同一の半導体層を順次に積層されており、
オーミック電極およびショットキー電極が、この凸部の
延在した順方向に沿って配置されている。ここでは、第
4の実施の形態のショットキーダイオードの構成成分と
同様の構成成分には同一の符号を付して、その説明を省
略する。
の(100)面に、順メサ方向に延在した凸部が形成さ
れている。この凸部は、幅Wが10μm、高さHが10
μmである。そして、この凸部の上に、上述した第4の
実施の形態と同一の半導体層を順次に積層されており、
オーミック電極およびショットキー電極が、この凸部の
延在した順方向に沿って配置されている。ここでは、第
4の実施の形態のショットキーダイオードの構成成分と
同様の構成成分には同一の符号を付して、その説明を省
略する。
【0064】さらに、凸部の幅(10μm)は、チャネ
ル幅となり、その幅は、互いに隣接するミスフィット転
位78の発生間隔よりも狭くなっている。このため、チ
ャネル層内でのミスフィット転位の存在の割合が大きく
低減される。その結果、ミスフィット転位と平行に走行
する電子の、ミスフィット転位による転位散乱の影響を
さらに抑制することができる。その結果、ミスフィット
転位が発生しても素子の特性の劣化をより抑制すること
ができる。
ル幅となり、その幅は、互いに隣接するミスフィット転
位78の発生間隔よりも狭くなっている。このため、チ
ャネル層内でのミスフィット転位の存在の割合が大きく
低減される。その結果、ミスフィット転位と平行に走行
する電子の、ミスフィット転位による転位散乱の影響を
さらに抑制することができる。その結果、ミスフィット
転位が発生しても素子の特性の劣化をより抑制すること
ができる。
【0065】上述した各実施の形態では、これらの発明
を特定の条件で構成した例についてのみ説明したが、こ
れらの発明は多くの変更および変形を行うことができ
る。例えば、上述した第1〜第3の実施の形態では、第
1の発明のHEMT素子を特定の条件で構成したが、第
1の発明では、例えば、凸部の幅は、1〜50μm程度
が望ましく、また、凸部の高さは0.5〜10μm程度
が望ましい。また、チャネル層のInGaAs層のIn
の組成比は0.2〜0.8程度、InGaAs層の厚さ
は30〜200Å程度であることが望ましい。
を特定の条件で構成した例についてのみ説明したが、こ
れらの発明は多くの変更および変形を行うことができ
る。例えば、上述した第1〜第3の実施の形態では、第
1の発明のHEMT素子を特定の条件で構成したが、第
1の発明では、例えば、凸部の幅は、1〜50μm程度
が望ましく、また、凸部の高さは0.5〜10μm程度
が望ましい。また、チャネル層のInGaAs層のIn
の組成比は0.2〜0.8程度、InGaAs層の厚さ
は30〜200Å程度であることが望ましい。
【0066】また、上述した第4〜第7の実施の形態で
は、第2の発明のショットキーダイオードを特定の条件
で構成した例について説明したが、第2の発明では、I
nGaAs層のInの組成比は0.2〜0.8程度、I
nGaAs層の膜厚は30〜250Åであることが望ま
しい。
は、第2の発明のショットキーダイオードを特定の条件
で構成した例について説明したが、第2の発明では、I
nGaAs層のInの組成比は0.2〜0.8程度、I
nGaAs層の膜厚は30〜250Åであることが望ま
しい。
【0067】また、上述した第7の実施の形態では、ダ
ブル選択ドープ型のショットキーダイオードの場合に、
チャネル幅を制限したが、第2の発明では、順構造選択
ドープ型および逆構造選択ドープ型の場合にもチャネル
幅を互いに隣接するミスフィット転位の発生間隔よりも
狭くすることが望ましい。
ブル選択ドープ型のショットキーダイオードの場合に、
チャネル幅を制限したが、第2の発明では、順構造選択
ドープ型および逆構造選択ドープ型の場合にもチャネル
幅を互いに隣接するミスフィット転位の発生間隔よりも
狭くすることが望ましい。
【0068】
【発明の効果】この出願に係る第1の発明のHEMT素
子によれば、界面に生じているミスフィット転位の延在
方向に沿ってソース電極、ゲート電極およびドレイン電
極を配置することにより、ミスフィット転位による素子
の特性の劣化を抑制し、さらに、チャネル幅を互いに隣
接するミスフィット転位の発生間隔よりも狭くすること
により、ミスフィット転位による電子の転位散乱の影響
をより抑制することができる。その結果、ミスフィット
転位が発生しても素子の特性の劣化をより抑制すること
ができる。
子によれば、界面に生じているミスフィット転位の延在
方向に沿ってソース電極、ゲート電極およびドレイン電
極を配置することにより、ミスフィット転位による素子
の特性の劣化を抑制し、さらに、チャネル幅を互いに隣
接するミスフィット転位の発生間隔よりも狭くすること
により、ミスフィット転位による電子の転位散乱の影響
をより抑制することができる。その結果、ミスフィット
転位が発生しても素子の特性の劣化をより抑制すること
ができる。
【0069】また、この出願に係る第2の発明のショッ
トキーダイオードによれば、ショットキー電極からオー
ミック電極へ電流がチャネル層を流れる方向と、ミスフ
ィット転位が延在する方向とが平行となる。このため、
ミスフィット転位が発生しても、ダイオードの特性の劣
化を抑制することができる。
トキーダイオードによれば、ショットキー電極からオー
ミック電極へ電流がチャネル層を流れる方向と、ミスフ
ィット転位が延在する方向とが平行となる。このため、
ミスフィット転位が発生しても、ダイオードの特性の劣
化を抑制することができる。
【0070】存在するミスフィット転位が比較的低密度
の場合には、ミスフィット転位が延在する方向に沿っ
て、電極を配置するだけでも素子特性の劣化を抑制する
ことができるが、さらに、第2の発明において、チャネ
ル幅を互いに隣接するミスフィット転位の発生間隔より
も狭くすれば、ミスフィット転位による電子の転位散乱
の影響をより抑制することができる。
の場合には、ミスフィット転位が延在する方向に沿っ
て、電極を配置するだけでも素子特性の劣化を抑制する
ことができるが、さらに、第2の発明において、チャネ
ル幅を互いに隣接するミスフィット転位の発生間隔より
も狭くすれば、ミスフィット転位による電子の転位散乱
の影響をより抑制することができる。
【図1】(A)は、第1の実施の形態の説明に供する斜
視図であり、(B)は、(A)の一部拡大図である。
視図であり、(B)は、(A)の一部拡大図である。
【図2】(A)は、第2の実施の形態の説明に供する斜
視図であり、(B)は、(A)の一部拡大図である。
視図であり、(B)は、(A)の一部拡大図である。
【図3】(A)は、第3の実施の形態の説明に供する斜
視図であり、(B)は、(A)の一部拡大図である。
視図であり、(B)は、(A)の一部拡大図である。
【図4】第4の実施の形態の説明に供する斜視図であ
る。
る。
【図5】第5の実施の形態の説明に供する斜視図であ
る。
る。
【図6】第6の実施の形態の説明に供する斜視図であ
る。
る。
10、30:GaAs基板 12、32:凸部 14、34:GaAsバッファ層 16:ミスフィット転位 18、40:In0.2 Ga0.8 As層(チャネル層) 19、39:界面 20、38:SiドープAl0.28Ga0.72As層(電子
供給層) 22、44:成長層 22a、44a:成長した層 24、46:ソース電極 26、48:ゲート電極 28、50:ドレイン電極 24a、46a:電極材料層 36:ノンドープAl0.28Ga0.72As層 42:SiドープGaAs層 52:SiドープAl0.28Ga0.72As層 60、60a:GaAs基板 62、62a:バッファ層 64:チャネル層 65:界面 66、66a:ノンドープAlGaAs層(φ−AlG
aAs層) 68、68a:n−AlGaAs層 70:コンタクト層 72:オーミック電極 74:ショットキー電極 76:接合面 78:ミスフィット転位 80:ノンドープAlGaAs層 82:SiドープGaAs層 84:上側電子供給層 86:下側電子供給層
供給層) 22、44:成長層 22a、44a:成長した層 24、46:ソース電極 26、48:ゲート電極 28、50:ドレイン電極 24a、46a:電極材料層 36:ノンドープAl0.28Ga0.72As層 42:SiドープGaAs層 52:SiドープAl0.28Ga0.72As層 60、60a:GaAs基板 62、62a:バッファ層 64:チャネル層 65:界面 66、66a:ノンドープAlGaAs層(φ−AlG
aAs層) 68、68a:n−AlGaAs層 70:コンタクト層 72:オーミック電極 74:ショットキー電極 76:接合面 78:ミスフィット転位 80:ノンドープAlGaAs層 82:SiドープGaAs層 84:上側電子供給層 86:下側電子供給層
Claims (9)
- 【請求項1】 GaAs基板上に、電子供給層と、当該
電子供給層と互いに積層関係にあるチャネル層としての
InGaAs層とを具え、 該InGaAs層の上側に、ソース電極、ゲート電極お
よびドレイン電極を具えたHEMT素子において、 前記InGaAs層を、少なくとも前記電子供給層と該
InGaAs層との界面にミスフィット転位が発生する
厚さとしてあり、前記界面に生じている前記ミスフィッ
ト転位の延在方向に沿って前記ソース電極、前記ゲート
電極および前記ドレイン電極を配置したHEMT素子で
あって、 チャネル幅が、互いに隣接するミスフィット転位の発生
間隔よりも狭いことを特徴とするHEMT素子。 - 【請求項2】 請求項1に記載のHEMT素子におい
て、 該HEMT素子を、前記電子供給層が前記電子走行層の
上に積層された順構造選択ドープ型とし、 前記ソース電極および前記ゲート電極および前記ドレイ
ン電極が、順メサ方向に沿って配置されてなることを特
徴とするHEMT素子。 - 【請求項3】 請求項1に記載のHEMT素子におい
て、 該HEMT素子を、前記電子走行層が前記供給層の上に
積層された逆構造選択ドープ型とし、 前記ソース電極および前記ゲート電極および前記ドレイ
ン電極が、逆メサ方向に沿って配置されてなることを特
徴とするHEMT素子。 - 【請求項4】 請求項1に記載のHEMT素子におい
て、 該HEMT素子を、前記電子走行層が前記電子供給層の
上下に積層されたダブル選択ドープ型とし、 前記ソース電極および前記ゲート電極および前記ドレイ
ン電極が、逆メサ方向に沿って配置されてなることを特
徴とするHEMT素子。 - 【請求項5】 GaAs基板上に、電子供給層と、当該
電子供給層と互いに積層関係にあるチャネル層としての
InGaAs層とを具え、 該InGaAs層の上側に、オーミック電極およびショ
ットキー電極をそれぞれ配置したショットキーダイオー
ドにおいて、 前記チャネル層を、少なくとも前記電子供給層と該電子
走行層との界面にミスフィット転位が発生する厚さとし
てあり、前記界面に生じている前記ミスフィット転位の
延在方向に沿って前記オーミック電極および前記ショッ
トキー電極を配置してなることを特徴とするショットキ
ーダイオード。 - 【請求項6】 請求項5に記載のショットキーダイオー
ドにおいて、 該ショットキーダイオードを、前記電子供給層が前記チ
ャネル層の上側にある順構造選択ドープ型とし、 前記ショットキー電極から前記オーミック電極への電流
が前記チャネル層を順メサ方向に沿って流れるように、
該オーミック電極および該ショットキー電極が順メサ方
向に沿って配置されてなることを特徴とするショットキ
ーダイオード。 - 【請求項7】 請求項5に記載のショットキーダイオー
ドにおいて、 該ショットキーダイオードを、前記電子供給層が前記チ
ャネル層の下側にある逆構造選択ドープ型とし、 前記ショットキー電極から前記オーミック電極への電流
が前記チャネル層を逆メサ方向に沿って流れるように、
該オーミック電極および該ショットキー電極が逆メサ方
向に沿って配置されてなることを特徴とするショットキ
ーダイオード。 - 【請求項8】 請求項5に記載のショットキーダイオー
ドにおいて、 該ショットキーダイオードを、前記電子供給層が前記チ
ャネル層の上下両側にあるダブル選択ドープ型とし、 前記ショットキー電極から前記オーミック電極への電流
が前記チャネル層を逆メサ方向に沿って流れるように、
該オーミック電極および該ショットキー電極が逆メサ方
向に沿って配置されてなることを特徴とするショットキ
ーダイオード。 - 【請求項9】 請求項5に記載のショットキーダイオー
ドにおいて、 前記チャネル層のチャネル幅が、互いに隣接するミスフ
ィット転位の発生間隔よりも狭いことを特徴とするショ
ットキーダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1662896A JPH09213937A (ja) | 1996-02-01 | 1996-02-01 | Hemt素子およびショットキーダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1662896A JPH09213937A (ja) | 1996-02-01 | 1996-02-01 | Hemt素子およびショットキーダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09213937A true JPH09213937A (ja) | 1997-08-15 |
Family
ID=11921633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1662896A Withdrawn JPH09213937A (ja) | 1996-02-01 | 1996-02-01 | Hemt素子およびショットキーダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09213937A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007520884A (ja) * | 2004-01-23 | 2007-07-26 | インターナショナル・レクチファイヤー・コーポレーション | Iii族窒化物電流制御デバイスおよび製造方法 |
-
1996
- 1996-02-01 JP JP1662896A patent/JPH09213937A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007520884A (ja) * | 2004-01-23 | 2007-07-26 | インターナショナル・レクチファイヤー・コーポレーション | Iii族窒化物電流制御デバイスおよび製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777278B2 (en) | Methods of fabricating aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
EP0477515B1 (en) | Heterojunction field effect transistor with monolayer in channel region | |
KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
JPH0812916B2 (ja) | 電界効果トランジスタ | |
JPH05160162A (ja) | 電界効果トランジスタ | |
US20040169194A1 (en) | Semiconductor device | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
JP2964637B2 (ja) | 電界効果トランジスタ | |
JPH06188271A (ja) | 電界効果トランジスタ | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JPH09213937A (ja) | Hemt素子およびショットキーダイオード | |
JPH11214676A (ja) | 半導体装置 | |
JP2500457B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPH1197669A (ja) | 半導体装置 | |
JP3423812B2 (ja) | Hemt素子およびその製造方法 | |
JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP3572560B2 (ja) | 化合物半導体装置 | |
JP2000012834A (ja) | ダブルヘテロ構造高電子移動度トランジスタおよびその製造方法、並びに該トランジスタ用ウエハ | |
JP2003197646A (ja) | 電界効果トランジスタ | |
JP3122474B2 (ja) | 電界効果トランジスタ | |
JPH09283745A (ja) | 高電子移動度トランジスタ | |
JPH04294547A (ja) | InAlAs/InGaAsヘテロ接合構造電界効果トランジスタ | |
JPH06252175A (ja) | 高電子移動度トランジスタ | |
JPH06163601A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030401 |