KR19980034078A - 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 - Google Patents

핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 Download PDF

Info

Publication number
KR19980034078A
KR19980034078A KR1019960052022A KR19960052022A KR19980034078A KR 19980034078 A KR19980034078 A KR 19980034078A KR 1019960052022 A KR1019960052022 A KR 1019960052022A KR 19960052022 A KR19960052022 A KR 19960052022A KR 19980034078 A KR19980034078 A KR 19980034078A
Authority
KR
South Korea
Prior art keywords
layer
electronic device
barrier layer
emitter
collector
Prior art date
Application number
KR1019960052022A
Other languages
English (en)
Inventor
노동완
김경옥
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960052022A priority Critical patent/KR19980034078A/ko
Priority to JP9232686A priority patent/JPH10144910A/ja
Priority to US08/963,393 priority patent/US5907159A/en
Publication of KR19980034078A publication Critical patent/KR19980034078A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

종래의 베이스층이 개선으로 소자의 성능을 향상시키기 위해 사용되던 여러방법에서 야기되는 문제점을 해결하기 위한 본 발명은 이종 접합 핫 전자 장치(HET)의 베이스층으로 경사 조성(graded composition)에 의한 V자형 도전밴드(Conduction band)를 갖는 인듐비소층을 도입함으로써 전자의 산란 현상을 감소시켜 전류 밀도의 향상, 천이 시간의 감소등 소자의 성능을 향상시킬 수 있는 핫 전자 장치가 제시된다.
또한 본 발명에 의한 핫 전자 장치에 에미터 전자 투사층을 추가하여 스타크 쉬프트(Srark shift)에 의해 페르미 에너지와 정렬이 일어날 수 있도록 구성하고, 이를 통한 핫 전자의 투사가 베이스 영역으로 일어날 수 있도록 한 공진 터널링 핫 전자 장치가 제시된다.

Description

핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
본 발명은 핫 전자 장치(Hot Electron Device; HET)에 관한 것으로서, 특히 이종 접합(Hetero structure) 핫 전자 장치에서 베이스(base)층 물질로 유효 전자 질량(effective electron mass)이 작아 전자 이동도(electron mobility)가 높은 인듐비소(InAs) 에피층을 특수하게 형성한 핫 전자 장치에 관한 것이다.
또한, 핫 전자 장치에 에미터 전자 투사층을 추가하여 공진 터널링을 유도한 공진 터널링 핫 전자 장치에 관한 것이다.
수년간 분자선 에피택시 성장(Molecular Beam Epitaxy; MBE), 금속 유기물 화학 기상 증착법(Metal Organic Chemical Vapor Deposition; MOCVD) 등의 반도체 성장 기술이 발전함에 따라 이종 접합 구조를 사용하는 반도체 장치들의 개발이 활성화 되어 왔다. 이러한 장치들 가운데 특히 베이스 영역에서 핫 전자(Hot electron)들의 대단히 짧고 빠른 천이시간을 이용하는 핫 전자 장치에 대해 지대한 관심들이 집중되고, 그에 대한 연구가 진행되고 있다. 전자의 이동도가 높은 물질인 인듐비소를 베이스 물질로 사용할 경우 전자의 천이 시간이 더욱 개선되어 소자의 성능이 개선된다.
베이스층의 전기적 특성을 향상시키는 기술에 관한 종래 기술을 살펴보면 다음과 같다.
i) n-GaAs(에미터)/i-AlGaAs(에미터 장벽층)/n-GaAs(베이스)/i-AlGaAs(콜렉터 장벽층)/n-GaAs(콜렉터)/GaAs(기판)
ii) n-GaAs(에미터)/i-AlGaAs(에미터 장벽층)/n-InGaAs(베이스)/i-AlGaAs(콜렉터 장벽층)/n-GaAs(콜렉터)/GaAs(기판)
iii) n-InGaAs(에미터)/i-InAlAs(에미터 장벽층)/n-InGaAs(베이스)i-InAlAs(콜렉터 장벽층)/n-InGaAs(콜렉터)/InP(기판)
iv) n-AlSbAs(에미터)/n-InAs(베이스)/i-GaSb(콜렉터 장벽층)/n-GaSb(콜렉터)/GaSb(기판)
베이스층의 개선으로 소의 성능을 향상시킬 수 있는 기술에 따라 핫 전자 장치를 분류하면, 갈륨비소계(GaAs-based), 인듐인계(InP-based) 및 갈륨안티모나이드계(GaSb) 등이 있다. 갈륨비소계 핫 전자 장치의 경우 에미터(emitter), 베이스(base), 콜렉터(collector)층으로 도우프된 갈륨비소층을 사용한다. 에미터층과 베이스층 사이의 에미터 장벽층과 베이스층과 콜렉터층 사이의 콜렉터 장벽층으로는 알루미늄 조성이 0.3에서 1.0 사이의 알루미늄갈륨비소(AlxGa1-xAs)층을 사용하여 제작된다. 도우프된 갈륨비소층을 베이스층으로 사용할 경우 에미터에서 콜렉터로 이동할 수 있는 전류의 비가 적어 통상적으로 콜렉터 장벽층의 높이를 낮출 수 있으므로 콜렉터 전류 이득을 높이게 된다. 그러나 콜렉터 장벽층의 높이가 낮아짐에 따라 콜렉터층의 누설 전류없이 소자의 작동이 가능한 콜렉터-베이스 전압(VBE)이 낮아지게 된다. 따라서, 전기적 특성의 향상을 위해 베이스층으로 전자의 이동도가 높은 물질인 인듐 조성이 0.53에서 0.8 사이의 인듐갈륨비소(InxGa1-xAs)를 도입하여 제작되고 있다. 이 경우 Γ-L 분리(seperation)가 커서 L 밸리(valley)에 의한 전자의 산란이 줄어들고, 콜렉터 장벽층과의 도전 밴드 불연속성(conduction band dicontinuity)이 증가하므로 콜렉터 장벽층의 알루미늄비소(AlAs) 함량을 줄일 수 있어 콜렉터-베이스 전압(VBE)을 높일 수 있는 장점이 있다. 인듐 조성이 0.53에서 0.8 사이의 인듐갈륨비소(InxGa1-xAs) 베이스층은 갈륨비소층과의 격자불일치(lattice-mismatch)를 존재하게 한다. 격자 불일치는 격자내에 스트레인 및 결정 결함이 존재하게 하여 소자의 작동 전압을 크게 한다. 이러한 문제를 해결하기 위해서는 베이스층의 두께와 도핑 농도(doping concentration)를 줄이거나 콜렉터 장벽층의 높이를 낮추어야 된다. 그러나 베이스의 도핑 농도가 줄어듦에 따라 베이스 층에서의 산란이 감소하여 전류 이득을 증가시키나 동시에 소자의 오옴익 저항(ohmic resistance)은 증가하게 된다. 일반적으로 인듐비소층은 인듐 조성이 0.53에서 0.8 사이의 인듐갈륨비소(InxGa1-xAs)에 비해 같은 도핑 농도에서 베이스층의 저항을 낮출 수 있고 전류 이득(current gain)을 높일 수 있는 것으로 알려져 있다. 예를 들어 표면에 인듐비소층을 도입함으로써 쇼트키 장벽(schottky barrier)층의 높이를 낮추어 오옴익 저항을 향상시킬 수 있다고 알려져 있다. 그러나 결정 구조의 단위 길이가 5.6532Å인 갈륨비소층과 6.0583Å인 인듐비소층 사이에 약 7%의 격자 불일치(lattice mismatch)가 존재한다. 이 격자 불일치(lattice mismatch)에 의해 성장 가능한 임계 두께(critical thickness)가 존재하고 성장한 에피층에 전위(misfit dislocation), 적층 결함(stacking fault) 등의 존재로 전기적 특성의 퇴화(degradation)가 일어난다. 이러한 문제로 격자 정합(lattice match)을 이룰 수 있는 기판인 인듐인계를 사용한다.
인듐인계 핫 전자 장치의 경우 에미터(emitter), 베이스(base). 콜렉터(ollector)층으로 도우프된 인듐갈륨비소(InGaAs)층을 사용한다. 에미터층과 베이스층 사이의 에미터 장벽층과 베이스층과 콜렉터층 사이의 콜렉터 장벽층으로는 다양한 알루미늄 조성의 인듐알루미늄갈륨비소(InAlGaAs)층을 사용하여 제작된다. 이 경우도 높은 전자 이동도를 갖는 인듐비소 물질을 베이스층으로 적용하므로 결정 구조의 단위 길이가 5.8687Å인 인듐인층과 6.0583Å인 인듐비소층 사이에 약 4%에 달하는 격자 불일치(lattice mismatch)가 존재한다. 이 격자 불일치(lattice mismatch)로 인해 결정 결함없이 성장할 수 있는 임계 두께, 에피층내의 스트레인(strain) 등 여러 문제점이 있다. 실제 에피층을 성장할 경우 임계 두께 이내로 성장하면 문제 없고 베이스층의 두께를 줄임으로써 베이스층의 저항(resistance)을 감소시켜 전자의 천이 시간을 향상시킬 수 있으나, 에피층 성장 후 소자를 제작하기 위한 공정 중 베이스층의 오옴익 접촉시 금속의 확산(diffusion)으로 소자를 파괴시키는 심각한 문제를 야기시킨다. 따라서 약 300Å 두께의 베이스층이 필요하게 된다.
갈륨안티모나이드계의 경우 인듐비소층을 적용하는데 있어서 결정 구조의 단위 길이가 5.8687Å인 갈륨안티모나이드층과 6.0583Å인 인듐비소층의 격자 불일치가 별로 존재하지 않아 이론적으로 격자 정합을 이루어 에피 성장이 가능하다. 그러나, 고가의 갈륨안티모나이드 기판 및 제작의 어려움, 박막 성장 기술의 미확립, 소자 제작 공정의 불안정성등으로 실제 장치 제작시 여러 문제가 있다.
따라서, 본 발명은 이종 접합 핫 전자 장치의 베이스층으로 경사 조성(graded compsotion)에 의한 V자형 도전 밴드(Conduction band)를 갖는 인듐비소층을 도입함으로써 전자의 산란 형상을 감소시켜 전류 밀도의 향상, 천이 시간의 감소등 소자의 성능을 향상시킬 수 있는 핫 전자 장치를 제공하는데 그 목적이 있다.
또한 본 발명의 또다른 목적은 인듐비소층의 성장시 격자 불일치 등의 문제를 해결할 수 있도록 격자 조성을 갖는 에피층을 도입함으로써 인듐인계 핫 전자 장치의 제작을 수월하게 하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 제1 실시 예에 따른 핫 전자 장치는(100) 방향을 갖는 기판과, 상기 기판 상부의 선택된 영역에 형성된 도전성의 콜렉터층과, 상기 콜렉터층 상부의 선택된 영역에 형성된 콜렉터 장벽층과, 상기 콜렉터 장벽층 상부에 형성된 도전형의 베이스층과, 상기 베이스층 상부의 선택된 영역에 형성된 완충층과, 상기 완충층 상부에 형성된 에미터 장벽층과, 상기 에미터 장벽층 상부에 형성된 도전형의 에미터층으로 이루어진 것을 특징으로 한다. 여기서 베이스층은 콜렉터 장벽층과 격자 정합을 이루는 조성부터 시작하여 베이스층 중간까지 베이스층의 도전 밴드가 최소치에 도달하도록 조성을 점차 변화시킨 후 다시 에미터 장벽층까지는 격자 정합 조성으로 변하도록 조성을 첨차 변화시키는 V자형의 도전 밴드를 갖는 것을 특징으로 한다.
또한 본 발명의 제2 실시 예에 따른 공진 터널링 핫 전자 장치는 본 발명의 제1 실시 예에 따른 핫 전자 장치에서 에미터 장벽층 대신에 에미터 전자 투사층으로 에미터 장벽층과 장벽층 사이에 양자 우물층이 조합된 것을 특징으로 한다. 이때, 양자 우물층에 양자 속박 전위(quantium-well confined state)들이 형성된다. 즉, 스타크 쉬프트(Stark shift)에 의해 페르미 에너지와 정렬이 일어날 수 있도록 구성하고, 이를 통한 핫 전자의 투사가 베이스 영역으로 일어나도록 하는 것이다.
도 1은 본 발명의 제1 실시 예에 따른 핫 전자 장치의 단면도.
도 2는 본 발명의 제2 실시 예에 따른 공진 터널링 핫 전자 장치의 단면도.
도 3A 내지 도 3D는 본 발명에 따른 각 전압하에서 각 층내의 도전 밴드의 최저 준위를 도시한 에너지 밴드도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판2 : 콜렉터층
3 : 콜렉터 장벽층4 : 베이스층
5 : 완충층6 : 에미터 장벽층
7: 에미터층8 : 양자 우물층
9 : 장벽층10 : 에미터 전자 투사층
11 : 콜렉터 전극12 : 베이스 전극
13 : 에미터 전극
E : 에미터(Emitter)B : 베이스(Base)
C : 콜렉터(Collector)
EF: 페르미 에너지 준위VCE: 에미터-콜렉터간 전압
VBE: 에미터-베이스간 전압
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 제1 실시 예에 따른 핫 전자 장치의 단면도이다. 여기서 베이스층은 콜렉터 장벽층과 격자 정합을 이루는 조성부터 시작하여 베이스층 중간가지 베이스층의 도전 밴드가 최소치에 도달하도록 조성을 점차 변화시킨 후 다시 에미터 장벽층까지는 격자 정합 조성으로 변하도록 조성을 점차 변화시키는 V자형의 도전 밴드를 갖는 것을 특징으로 한다. 이러한 이종 접합 구조의 화합물 반도체 성장은 다음과 같은 방법으로 이루어진다. (100) 방향을 갖는 반절연 인듐인(InP) 기판(1) 상부의 선택된 영역에 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 콜렉터층(2)이 형성된다. 콜렉터층(2) 상부의 선택된 영역에 도우프되지 않는 인듐갈륨알루미늄비소(InGaxAlyAs) 화합물 반도체로 구성된 콜렉터 장벽층(3)이 형성되며, 콜렉터 전극(11)이 형성된다. 콜렉터 장벽층(3) 상부에 도우프된 인듐칼륨비소(InxGa1-xAs) 화합물 반도체로 구성된 베이스층(4)이 형성된다. 베이스층(4) 상부의 선택된 영역에 도우프되지 않은 인듐갈륨비소(InGaAs) 또는 인듐알루미늄비소(InAlAs) 화합물 반도체로 구성된 완충층(5)이 형성되며, 베이스 전극(12)이 형성된다. 완충층(5) 상부에 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체 에미터 장벽층(6)이 형성된다. 에미터 장벽층(6) 상부에 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 에미터층(7)이 형성된다. 에미터층(7) 상부의 선택된 영역에 에미터 전극(13)이 형성된다. 여기서, 각 에피택셜층의 조성은 다음과 같다. 베이스층(4)은 도우프된 53% 인듐(In) 조성의 인듐갈륨비소(InGaAs) 화합물 반도체에서 시작하여 100% 인듐(In) 조성의 인듐비소(InAs) 화합물 반도체로 경사 조성을 갖게 성장한 후 다시 53% 인듐(In) 조성의 인듐갈륨비소(InGaAs) 화합물 반도체로 경사 조정을 갖게 하다. 이렇게 함으로써 베이스층(4)은 V자형의 도전 밴드를 갖게 된다. 도우프되지 않는 인듐갈륨알루미늄비소(InGaxAlyAs) 화합물 반도체로 구성된 콜렉터 장벽층(3)을 제외하고, 인듐알루미늄비소(InAlAs) 화합물 반도체로 구성된 완충층(5)과 에미터 장벽층(6)은 52%의 인듐(In), 48%의 알루미늄(Al)으로 구성되어 있는 III족 원소와 비소(As)의 V족 원소가 각각 1:1의 조성비를 이룬다. 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 콜렉터층(2), 베이스층(4), 완충층(5) 및 에미터층(7)는 53%의 인듐(In) 및 47%의 갈륨(Ga)으로 구성되어 있는 III족 원소와 비소(As)의 V족 원소가 각각 1:1의 조성비를 이룬다.
도 2는 본 발명의 제2 실시 예에 따른 공진 터널링 핫 전자 장치의 단면도이다. (100) 방향을 갖는 반절연 인듐인(InP) 기판(1) 상부의 선택된 영역에 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 콜렉터층(2)이 형성된다. 콜렉터층(2) 상부의 선택된 영역에 도우프되지 않는 인듐갈륨알루미늄비소(InGaxAlyAs) 화합물 반도체로 구성된 콜렉터 장벽층(3)이 형성되며, 콜렉터 전극(11)이 형성된다. 콜렉터 장벽층(3) 상부에 도우프된 인듐갈륨비소(InxGa1-xAs) 화합물 반도체로 구성된 베이스층(4)이 형성된다. 베이스층(4) 상부의 선택된 영역에 도우프되지 않은 인듐갈륨비소(InGaAs) 또는 인듐알루미늄비소(InAlAs) 화합물 반도체로 구성된 완충층(5)이 형성되며, 베이스 전극(12)이 형성된다. 완충층(5) 상부에 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 구성된 에미터 장벽층(6)이 형성된다. 에미터 장벽층(6) 상부에 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 양자 우물층(8)이 형성된다. 양자 우물층(8) 상부에 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 구성된 장벽층(9)이 형성된다. 이 에미터 장벽층(6), 양자 우물층(8) 및 장벽층(9)이 에미터 전자 투사층(10)을 형성한다. 장벽층(9) 상부에 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 구성된 에미터층(7)이 형성된다. 에미터층(7) 상부의 선택된 영역에 에미터 전극(13)이 형성된다. 여기서, 각 에피텍셜층의 구조는 상술한 도 1의 구조와 동일하다. 에미터 전자 투사층(10)의 양자 우물 속박 전위들은 각 층의 넓이에 의해 제어될 수 있다. 에미터 장벽층(3) 및 장벽층(9)과 도전형 베이스 사이의 도우프되지 않은 완충층(5)은 페르미 에너지와 정렬된 양자 속박 준위를 통해 공진 터널링이 일어날 수 있도록 그 넓이를 조정할 수 있는 자유도로 도입될 수 있다. 이 층의 위치는 에미터 전자 투사층(10) 구조의 앞과 뒤에 각각 놓일 수 있다. 스타크 쉬프트(Stark shift)에 의한 전자의 양자 속박 준위들의 정렬은 에미터 전자 투사층(10)의 양자 우물층(8)의 넓이와 완충층의 넓이 조합에 의해 정해진다.
도 3A 내지 도 3D는 본 발명에 따른 각 전압하의 각 층들내에서 도전 밴드의 최저 준위를 도시한 에너지 밴드도(schematic energy diagram)이다.
도 3A는 본 발명에 따른 열평형 상태에서의 핫 전자 장치(HET) 구조층들의 에너지 밴드도이다. 에미터(E)와 베이스(B) 사이에 얇고 높은 에미터 장벽층이 형성되고 베이스(B)는 V자형의 도전 밴드를 갖게 되어 있다. 베이스(B)와 콜렉터(C) 사이에는 에미터 장벽층보다 상대적으로 낮고 넓은 콜렉터 장벽층이 형성되어 있다.
도 3B는 본 발명에 따른 에미터-베이스간 전압(VBE) 적용시 핫 전자 장치 구조층들의 에너지 밴드도이다. 평형 상태의 에너지 밴드에 에미터-베이스간 전압(VBE)를 가해줌으로써 에미터 장벽층이 평형 상태보다 상대적으로 두꺼워진다. 가해준 에미터-베이스간 전압(VBE) 만큼 깊게 베이스(B)의 에너지 밴드가 V자형으로 형성된다. 베이스(B)와 콜렉터(C) 사이의 콜렉터 장벽층은 평형 상태 보다 낮은 위치에서 시작하여 에미터 장벽층의 높이 만큼 증가하여 형성되며 평형 상태의 두께와 동일하게 형성된다.
도 3C는 본 발명에 따른 콜렉터-에미터간 전압(VCE) 적용시 핫 전자 장치 구조층들의 에너지 밴드도이다. 콜렉터-에미터간 전압(VCE)을 가해줌으로써 에미터 장벽층은 평형 상태보다 두꺼워지며 V자형의 에너지 밴드를 갖는 베이스(B)는 평형 상태와 동일한 조건으로 형성된다. 콜렉터 장벽층은 평형 상태와 동일한 위치에서 시작되어 평형 상태의 에미터 전압에서 콜렉터-에미터간 전압(VCE)을 가해준 높이만큼 낮아진 위치, 즉 V자형 베이스의 에너지 밴드의 상부까지 형성된다. 콜렉터 장벽층의 두께는 평형 상태와 동일하다.
도 3D는 본 발명에 따른 베이스-에미터간 전압(VBE)과 콜렉터-에미터간 전압(VCE)를 동시에 적용할 경우의 핫 전자 장치 구조층들의 에너지 밴드도이다. 도시된 바와 같이 도 3B와 도 3C를 합해 놓은 형태를 갖는다. 즉, 에미터-베이스(VBE)간 전압 만큼 에미터 장벽층은 높아지며, 콜렉터 장벽층은 평형 상태의 높이로 형성되나 콜렉터-에미터간 전압(VCE) 만큼 낮아진 위치에 콜렉터가 형성된다. 에너지 밴드도에서 보듯이 베이스층이 V자형의 도전 밴드를 갖어 전자의 천이 시간을 감소시킬 수 있다. 그리고 이중 장벽 공진 터널링 구조 대신에 3개 이상의 장벽 구조를 가진 다중 장벽 공진 터널링 구조를 이용할 경우, 2개 이상의 정렬된 양자속박 준위를 통한 공진 터널링으로 다수 전류 피크(multi-current peak)들이 가능하여 더욱 다양성이 제공된다.
상술한 바와 같이 본 발명에 의하면 핫 전자 장치의 베이스층으로 인듐비소(InAs)를 경사 조성함으로써 유효 전자 질량을 작게하여 전자 이동도를 높일 수 있고, Γ-L 분리(seperation)를 크게하여 L 밸리(valley)에 의한 전자의 산란을 줄일 수 있다. 그리고, 콜렉터 장벽층과의 도전 밴드 불연속성(conduction-band discontinuity)을 증가시켜 콜렉터 장벽층의 알루미늄비소(AlAs) 함량을 줄일 수 있어 콜렉터-베이스 전압(VBE)을 높일 수 있다. 또한, 콜렉터-베이스 전압(VBE)을 높일 수 있어 전자의 천이 시간을 줄일 수 있고, 오옴익 접촉(ohmic contact)용 금속증착(metallization)을 위한 고도핑 농도에서 베이스의 저항을 감소시켜 콜렉터 이득(gain)의 증가시킬 수 있으므로 개선된 초고속 소자, 고주파 진동자 및 새로운 기능의 고속 논리 장치 등으로 응용할 수 있는 훌륭한 효과가 이다.

Claims (23)

  1. (100) 방향을 갖는 기판과,
    상기 기판 상부의 선택된 영역에 형성된 콜렉터층과,
    상기 콜렉터층 상부의 선택된 영역에 형성된 콜렉터 장벽층과,
    상기 콜렉터 장벽층 상부에 형성된 베이스층과,
    상기 베이스층 상부의 선택된 영역에 형성된 완충층과,
    상기 완충층 상부에 형성된 에미터 장벽층과,
    상기 에미터 장벽층 상부에 형성된 에미터층으로 이루어진 것을 특징으로 하는 핫 전자 장치.
  2. 제1항에 있어서, 상기 기판은 반절연 인듐인(InP)으로 이루어진 것을 특징으로 하는 핫 전자 장치.
  3. 제1항에 있어서, 상기 콜렉터층은 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 이루어진 것을 특징으로 하는 핫 전자 장치.
  4. 제1항에 있어서, 상기 콜렉터 장벽층은 도우프되지 않은 인듐갈륨알루미늄비소(InGaxAlyAs) 화합물 반도체로 이루어진 것을 특징으로 하는 핫 전자 장치.
  5. 제1항에 있어서, 상기 베이스층은 도우프된 인듐갈륨비소(InxGa1-xAs) 화합물 반도체로 이루어진 것을 특징으로 하는 핫 전자 장치.
  6. 제1항에 있어서, 상기 완충층은 도우프되지 않은 인듐갈륨비소(InGaAs) 및 인듐알루미늄비소(InAlAs) 화합물 반도체 중 어느 하나로 이루어진 것을 특징으로 하는 핫 전자 장치.
  7. 제1항에 있어서, 상기 에미터 장벽층은 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 이루어진 것을 특징으로 하는 핫 전자 장치.
  8. 제1항에 있어서, 상기 에미터층은 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 이루어진 것을 특징으로 하는 핫 전자 장치.
  9. 제5항에 있어서, 상기 베이스층은 콜렉터 장벽층과 격자 정합을 이루는 조성부터 시작하여 베이스층 중간까지 베이스층의 도전 밴드가 최소치에 도달하도록 조성을 점차 변화시킨 후 다시 에미터 장벽층까지 격자 정합 조성으로 변하도록 조성을 점차 변화시키는 것을 특징으로 하는 핫 전자 장치.
  10. (100) 방향을 갖는 기판과,
    상기 기판 상부의 선택된 영역에 형성된 콜렉터층과,
    상기 콜렉터층 상부의 선택된 영역에 형성된 콜렉터 장벽층과,
    상기 콜렉터 장벽층 상부에 형성된 베이스층과,
    상기 베이스층 상부의 선택된 영역에 형성된 완충층과,
    상기 완충층 상부에 형성된 에미터 장벽층과,
    상기 에미터 장벽층 상부에 형성된 양자 우물층과,
    상기 양자 우물층 상부에 형성된 장벽층과,
    상기 장벽층 상부에 형성된 에미터층으로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  11. 제10항에 있어서, 상기 기판은 반절연 인듐인(InP)으로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  12. 제10항에 있어서, 상기 콜렉터층은 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  13. 제10항에 있어서, 상기 콜렉터 장벽층은 도우프되지 않은 인듐갈륨알루미늄비소(InGaxAlyAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  14. 제10항에 있어서, 상기 베이스층은 도우프된 인듐갈륨비소(InxGa1-xAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  15. 제10항에 있어서, 상기 완충층은 도우프되지 않은 인듐갈륨비소(InGaAs) 및 인듐알루미늄비소(InAlAs) 화합물 반도체 중 어느 하나로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  16. 제10항에 있어서, 상기 에미터 장벽층은 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  17. 제10항에 있어서, 상기 에미터 장벽층은 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  18. 제10항에 있어서, 상기 양자 우물층은 도우프되지 않은 인듐갈륨비소(InGaAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  19. 제10항에 있어서, 상기 장벽층은 도우프되지 않은 인듐알루미늄비소(InAlAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  20. 제10항에 있어서, 상기 에미터층은 도우프된 인듐갈륨비소(InGaAs) 화합물 반도체로 이루어진 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  21. 제14항에 있어서, 상기 베이스층은 콜렉터 장벽층과 격자 정합을 이루는 조성부터 시작하여 베이스층 중간까지 베이스층의 도전 밴드가 최소치에 도달하도록 조성을 점차 변화시킨 후 다시 에미터 장벽층까지 격자 정합 조성으로 변하도록 조성을 점차 변화시키는 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  22. 제10항에 있어서, 상기 에미터 장벽층, 양자 우물층 및 장벽층은 에미터 전자 투사층을 형성하는 것을 특징으로 하는 공진 터널링 핫 전자 장치.
  23. 제10항에 있어서, 상기 에미터 장벽층, 장벽층 및 완충층은 넓이를 조정함으로써 페르미 에너지와 정렬된 양자 속박 준위를 통해 공진 터널링이 일어나도록 하는 것을 특징으로 하는 공진 터널링 핫 전자 장치.
KR1019960052022A 1996-11-05 1996-11-05 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 KR19980034078A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960052022A KR19980034078A (ko) 1996-11-05 1996-11-05 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
JP9232686A JPH10144910A (ja) 1996-11-05 1997-08-28 ホットエレクトロン装置および共振トンネリングホットエレクトロン装置
US08/963,393 US5907159A (en) 1996-11-05 1997-11-03 Hot electron device and a resonant tunneling hot electron device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052022A KR19980034078A (ko) 1996-11-05 1996-11-05 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치

Publications (1)

Publication Number Publication Date
KR19980034078A true KR19980034078A (ko) 1998-08-05

Family

ID=19480794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052022A KR19980034078A (ko) 1996-11-05 1996-11-05 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치

Country Status (3)

Country Link
US (1) US5907159A (ko)
JP (1) JPH10144910A (ko)
KR (1) KR19980034078A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427141B2 (en) 2004-09-21 2008-09-23 Jong-Ho Kim Mirror unit for automobile

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6479862B1 (en) * 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6894327B1 (en) 2001-12-21 2005-05-17 Progressant Technologies, Inc. Negative differential resistance pull up element
US6795337B2 (en) 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6861707B1 (en) * 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
KR100463416B1 (ko) * 2002-09-05 2004-12-23 한국전자통신연구원 아발란치 포토트랜지스터
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US20080217603A1 (en) * 2007-01-31 2008-09-11 Youichi Takeda Hot electron transistor and semiconductor device including the same
US8178946B1 (en) 2009-11-20 2012-05-15 Hrl Laboratories, Llc Modulation doped super-lattice base for heterojunction bipolar transistors
AU2013249127B2 (en) 2012-04-19 2017-02-16 Carnegie Mellon University A metal-semiconductor-metal (MSM) heterojunction diode
WO2014039550A1 (en) * 2012-09-04 2014-03-13 Carnegie Mellon University A hot-electron transistor having metal terminals

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831471B2 (ja) * 1988-02-23 1996-03-27 富士通株式会社 共鳴トンネリングトランジスタ
JPH0638494B2 (ja) * 1988-11-30 1994-05-18 工業技術院長 化合物半導体装置
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
JP2527060B2 (ja) * 1990-01-29 1996-08-21 ソニー株式会社 半導体装置
KR0170181B1 (ko) * 1994-12-19 1999-02-01 정선종 공진 터널링 핫 전자 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427141B2 (en) 2004-09-21 2008-09-23 Jong-Ho Kim Mirror unit for automobile

Also Published As

Publication number Publication date
US5907159A (en) 1999-05-25
JPH10144910A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
KR19980034078A (ko) 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
EP0445475B1 (en) Heterojunction bipolar transistor
CA1092723A (en) High speed semiconductor device
US4819036A (en) Semiconductor device
US4821082A (en) Heterojunction bipolar transistor with substantially aligned energy levels
US5371389A (en) Heterojunction bipolar transistor with base layer having graded bandgap
US5349201A (en) NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
JPH02231777A (ja) 共鳴トンネル光電素子
EP0292568B1 (en) Hetero-junction bipolar transistor
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
US5571732A (en) Method for fabricating a bipolar transistor
US5381027A (en) Semiconductor device having a heterojunction and a two dimensional gas as an active layer
US6768141B2 (en) Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure
JPH05190834A (ja) 高速動作半導体装置およびその製造方法
US5258631A (en) Semiconductor device having a two-dimensional electron gas as an active layer
US4916495A (en) Semiconductor device with semi-metal
EP0186301A1 (en) High-speed semiconductor device
JP3141838B2 (ja) 電界効果トランジスタ
JP4347919B2 (ja) 半導体装置
JPS6381854A (ja) 半導体装置
JPH0612778B2 (ja) 半導体装置
JPH02284431A (ja) ヘテロ接合バイポーラトランジスタ
JPH061782B2 (ja) 半導体装置
JPH0327537A (ja) 変調ドープ型電界効果トランジスタ
JPH07120792B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application