JPH061782B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH061782B2 JPH061782B2 JP18581585A JP18581585A JPH061782B2 JP H061782 B2 JPH061782 B2 JP H061782B2 JP 18581585 A JP18581585 A JP 18581585A JP 18581585 A JP18581585 A JP 18581585A JP H061782 B2 JPH061782 B2 JP H061782B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 239000012535 impurity Substances 0.000 claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 125000005842 heteroatom Chemical group 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速動作が可能な半導体装置に関するものであ
る。
る。
高速動作が可能と考えられている能動半導体装置の１つ
に広い禁止帯幅のエミッタ（ＷＧＥ）を有するヘテロ接
合・バイポーラ・トランジスタ（ＨＢＴ）がある。例え
ば、アスベック(Asbeck)らによりインターナショナル・
エレクトロン・デバイス・ミーティング（ＩＥＤＭ，テ
クニカル・ダイジェスト，629ページ，1981年）にＨＢ
Ｔの試作が報告されている。このデバイスは通常のホモ
接合のみを有するバイポーラ・トランジスタに比べて次
の２つの大きな利点を持っている。
に広い禁止帯幅のエミッタ（ＷＧＥ）を有するヘテロ接
合・バイポーラ・トランジスタ（ＨＢＴ）がある。例え
ば、アスベック(Asbeck)らによりインターナショナル・
エレクトロン・デバイス・ミーティング（ＩＥＤＭ，テ
クニカル・ダイジェスト，629ページ，1981年）にＨＢ
Ｔの試作が報告されている。このデバイスは通常のホモ
接合のみを有するバイポーラ・トランジスタに比べて次
の２つの大きな利点を持っている。
(1)エミッタ注入効率を劣化させることなくベース抵抗
を大幅に低減しベース幅を狭くし得る。
を大幅に低減しベース幅を狭くし得る。
(2)エミッタ領域の不純物濃度を低減し得るためエミッ
タ・ベース間容量を小さくできる。
タ・ベース間容量を小さくできる。
しかし、従来のＨＢＴでは前述の利点を有しているのに
かかわらず、まだ高速化を阻害する要素を含んでいるた
め、充分な高速化は達成されていない。
かかわらず、まだ高速化を阻害する要素を含んでいるた
め、充分な高速化は達成されていない。
第４図に従来構造のバイポーラ・トランジスタの模式的
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミッタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ電極、６はベー
ス３とオーミック接触を形成するベース電極、７はエミ
ッタ層４とオーミック接触を形成するエミッタ電極であ
る。
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミッタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ電極、６はベー
ス３とオーミック接触を形成するベース電極、７はエミ
ッタ層４とオーミック接触を形成するエミッタ電極であ
る。
この従来構造の動作を、半導体基板１としてドナー濃度
が１×1018cm-3程度のｎ+−ＧａＡｓ，コレクタ層２と
してドナー濃度が１×1016cm-3程度のｎ-−ＧａＡｓ，
ベース層３としてアクセプタ濃度が１×1019cm-3程度の
ｐ+−ＧａＡｓ，エミッタ層４としてドナー濃度が５×1
017cm-3程度のｎ−Ａｌ0.3Ｇａ0.7Ａｓを用い、このバ
ンド構造をす第５図を用いて説明する。
が１×1018cm-3程度のｎ+−ＧａＡｓ，コレクタ層２と
してドナー濃度が１×1016cm-3程度のｎ-−ＧａＡｓ，
ベース層３としてアクセプタ濃度が１×1019cm-3程度の
ｐ+−ＧａＡｓ，エミッタ層４としてドナー濃度が５×1
017cm-3程度のｎ−Ａｌ0.3Ｇａ0.7Ａｓを用い、このバ
ンド構造をす第５図を用いて説明する。
第５図は第４図のエミッタ層４，ベース層３，コレクタ
層２にわたる模式的なバンド構造を示したものである。
第５図においてＥｃは伝導帯端，Ｅｖは充満帯端，Ｅｆ
はフェルミ準位，Ｖebはエミッタ・ベース間の電圧，Ｖ
bcはベース・コレクタ間の電圧である。
層２にわたる模式的なバンド構造を示したものである。
第５図においてＥｃは伝導帯端，Ｅｖは充満帯端，Ｅｆ
はフェルミ準位，Ｖebはエミッタ・ベース間の電圧，Ｖ
bcはベース・コレクタ間の電圧である。
エミッタ・ベース間にはＶebの順方向バイアスをし、ベ
ース・コレクタ間にはＶbcの逆方向バイアスをすると、
エミッタからベースへ電子が拡散により注入され、この
電子の大部分はベース層を拡散でコレクタ側へ移動し、
ベース・コレクタ間の空乏層における強い電界で加速さ
れてコレクタに達する。エミッタからベースへの電子の
注入量はＶebにより変化するため、コレクタ電流がベー
ス電圧により制御される。通常のホモ接合のみを有する
バイポーラ・トランジスタでは、エミッタからベースに
電子を注入する際、ベースからエミッタへ正孔が注入さ
れるため、エミッタ注入効率（エミッタ電流のうちの電
子電流の割合）が低下する。しかし、ＨＢＴではエミッ
タとベースとの間にＡｌ0.3Ｇａ0.7Ａｓ／ＧａＡｓヘテ
ロ界面が存在するため、ベース側からエミッタ側を見る
と正孔に対し50ｍｅＶ程度の障壁が存在し、ベースから
エミッタへの正孔の注入は抑制される。したがって、エ
ミッタ注入効率を低下させることなくベースの正孔濃度
を高めてエミッタ電子濃度をある程度低く抑えることが
できる。その結果、ベース抵抗が小さく，エミッタ・ベ
ース間容量が小さく，ベース幅が狭い高速動作に適した
構造にすることができる。
ース・コレクタ間にはＶbcの逆方向バイアスをすると、
エミッタからベースへ電子が拡散により注入され、この
電子の大部分はベース層を拡散でコレクタ側へ移動し、
ベース・コレクタ間の空乏層における強い電界で加速さ
れてコレクタに達する。エミッタからベースへの電子の
注入量はＶebにより変化するため、コレクタ電流がベー
ス電圧により制御される。通常のホモ接合のみを有する
バイポーラ・トランジスタでは、エミッタからベースに
電子を注入する際、ベースからエミッタへ正孔が注入さ
れるため、エミッタ注入効率（エミッタ電流のうちの電
子電流の割合）が低下する。しかし、ＨＢＴではエミッ
タとベースとの間にＡｌ0.3Ｇａ0.7Ａｓ／ＧａＡｓヘテ
ロ界面が存在するため、ベース側からエミッタ側を見る
と正孔に対し50ｍｅＶ程度の障壁が存在し、ベースから
エミッタへの正孔の注入は抑制される。したがって、エ
ミッタ注入効率を低下させることなくベースの正孔濃度
を高めてエミッタ電子濃度をある程度低く抑えることが
できる。その結果、ベース抵抗が小さく，エミッタ・ベ
ース間容量が小さく，ベース幅が狭い高速動作に適した
構造にすることができる。
しかし、このＨＢＴには材料選択上および構造上のいく
つかの問題点がある。材料選択上の問題点としては、Ｈ
ＢＴではヘテロ接合が必要であるため、ほぼ格子整合の
とれた材料の組合わせが必要な事である。また、一般に
は第５図に示すようにエミッタ・ベース間に電位のスパ
イクが存在するのでベースの小数キャリヤの注入が抑制
される。これを避けるためにＡｌxＧａ1-xＡｓ／ＧａＡ
ｓ系ではエミッタ・ベース間に組成の傾斜を付けること
が行なわれているが、微妙な組成制御により格子整合を
とっている系（例えばＩｎＡｌＡｓ／ＩｎＧａＡｓ系）
では困難である。さらに、異種材料の接合界面では界面
準位や界面再結合中心の発生といった問題が避けられな
い。構造上の問題としては、ＨＢＴにおいてもデバイス
の高速化で必要なコレクタ容量，コレクタ抵抗およびエ
ミッタ抵抗の低減には効果がないこと、薄いベース層へ
のオーミック電極形成が困難なことからベース幅を極端
に薄くすることができないこと、などがある。
つかの問題点がある。材料選択上の問題点としては、Ｈ
ＢＴではヘテロ接合が必要であるため、ほぼ格子整合の
とれた材料の組合わせが必要な事である。また、一般に
は第５図に示すようにエミッタ・ベース間に電位のスパ
イクが存在するのでベースの小数キャリヤの注入が抑制
される。これを避けるためにＡｌxＧａ1-xＡｓ／ＧａＡ
ｓ系ではエミッタ・ベース間に組成の傾斜を付けること
が行なわれているが、微妙な組成制御により格子整合を
とっている系（例えばＩｎＡｌＡｓ／ＩｎＧａＡｓ系）
では困難である。さらに、異種材料の接合界面では界面
準位や界面再結合中心の発生といった問題が避けられな
い。構造上の問題としては、ＨＢＴにおいてもデバイス
の高速化で必要なコレクタ容量，コレクタ抵抗およびエ
ミッタ抵抗の低減には効果がないこと、薄いベース層へ
のオーミック電極形成が困難なことからベース幅を極端
に薄くすることができないこと、などがある。
本発明の目的は、従来のＨＢＴの欠点を除去し、超高速
動作が可能な半導体装置を提供することにある。
動作が可能な半導体装置を提供することにある。
本発明の半導体装置は、一導電型を有し縮退している半
導体からなるコレクタ層と、不純物をほとんど含有しな
い半導体からなるコレクタ空乏層と、前記コレクタ層と
異なる導電型を有する半導体からなるベース層と、不純
物をほとんど含有しない半導体からなるエミッタ空乏層
と、前記コレクタ層と同一導電型を有し縮退している半
導体からなるエミッタ層とを順に積層した構造を有する
ことを特徴としている。
導体からなるコレクタ層と、不純物をほとんど含有しな
い半導体からなるコレクタ空乏層と、前記コレクタ層と
異なる導電型を有する半導体からなるベース層と、不純
物をほとんど含有しない半導体からなるエミッタ空乏層
と、前記コレクタ層と同一導電型を有し縮退している半
導体からなるエミッタ層とを順に積層した構造を有する
ことを特徴としている。
以下、本発明について実施例を示す図面を参照して詳細
に説明する。
に説明する。
第1図は本発明の第1の実施例を示す模式的断面図であ
る。第1図において、第4図と同じ番号のものは第４図と
同等物で同一機能を果たすものである。８は一導電型を
有し縮退している半導体からなるコレクタ層、９は不純
物をほとんど含有しない半導体からなるコレクタ空乏
層、10は不純物をほとんど含有しない半導体からなるエ
ミッタ空乏層、11はコレクタ層９と同一導電型を有し縮
退している半導体からなるエミッタ層である。第1の実
施例の各層の例としては、半導体基板１としてドナー濃
度が１×1018cm-3程度のｎ+−ＧａＡｓ、コレクタ層８
としてドナー濃度が２×1019cm-3程度のｎ+−ＧａＡ
ｓ、コレクタ空乏層９としてｉ−ＧａＡｓ、ベース層３
としてアクセプタ濃度が１×1019cm-3程度のｐ+−Ｇａ
Ａｓ、エミッタ空乏層10としてｉ−ＧａＡｓ、エミッタ
層11としてドナー濃度が２×1019cm-3程度のｎ+−Ｇａ
Ａｓ、コレクタ電極５としてＩｎ、ベース電極６として
ＡｕＺｎ、エミッタ電極７としてＡｕＧｅ／Ａｕがあ
る。
る。第1図において、第4図と同じ番号のものは第４図と
同等物で同一機能を果たすものである。８は一導電型を
有し縮退している半導体からなるコレクタ層、９は不純
物をほとんど含有しない半導体からなるコレクタ空乏
層、10は不純物をほとんど含有しない半導体からなるエ
ミッタ空乏層、11はコレクタ層９と同一導電型を有し縮
退している半導体からなるエミッタ層である。第1の実
施例の各層の例としては、半導体基板１としてドナー濃
度が１×1018cm-3程度のｎ+−ＧａＡｓ、コレクタ層８
としてドナー濃度が２×1019cm-3程度のｎ+−ＧａＡ
ｓ、コレクタ空乏層９としてｉ−ＧａＡｓ、ベース層３
としてアクセプタ濃度が１×1019cm-3程度のｐ+−Ｇａ
Ａｓ、エミッタ空乏層10としてｉ−ＧａＡｓ、エミッタ
層11としてドナー濃度が２×1019cm-3程度のｎ+−Ｇａ
Ａｓ、コレクタ電極５としてＩｎ、ベース電極６として
ＡｕＺｎ、エミッタ電極７としてＡｕＧｅ／Ａｕがあ
る。
この第１の実施例の動作を前述の材料を用い、このバン
ド構造を示す第２図を用いて説明する。
ド構造を示す第２図を用いて説明する。
第２図は第１図の縮退したエミッタ層11，エミッタ空乏
層10，ベース層３，コレクタ空乏層９，縮退したコレク
タ層８にわたる模式的なバンド構造を示したものであ
る。
層10，ベース層３，コレクタ空乏層９，縮退したコレク
タ層８にわたる模式的なバンド構造を示したものであ
る。
エミッタ層11およびコレクタ層８は縮退しているため、
これらの層内のフェルミ準位Ｅｆは伝導帯の中に数百ｍ
ｅＶ入りこむ。そのため、これらの層においては実効的
に禁止帯幅が広がり、ベース層に比べて禁止帯幅の広い
半導体としてふるまう。したがって、本実施例のトラン
ジスタにおいても禁止帯の広いエミッタを有するバイポ
ーラ・トランジスタの利点が活かされる。さらに、以下
に示すような従来のＨＢＴにない特長がある。
これらの層内のフェルミ準位Ｅｆは伝導帯の中に数百ｍ
ｅＶ入りこむ。そのため、これらの層においては実効的
に禁止帯幅が広がり、ベース層に比べて禁止帯幅の広い
半導体としてふるまう。したがって、本実施例のトラン
ジスタにおいても禁止帯の広いエミッタを有するバイポ
ーラ・トランジスタの利点が活かされる。さらに、以下
に示すような従来のＨＢＴにない特長がある。
(1)本実施例は、各層を同一半導体材料で構成できるの
で格子整合した禁止帯幅の異なる半導体材料を捜す必要
がなく、全ての半導体材料に対し適用可能である。
で格子整合した禁止帯幅の異なる半導体材料を捜す必要
がなく、全ての半導体材料に対し適用可能である。
(2)ヘテロ界面が無いのでヘテロ界面におけるキャリア
の再結合の問題を回避できる。
の再結合の問題を回避できる。
(3)エミッタ層，ベース層およびコレクタ層全部が高濃
度の不純物を含有するため低抵抗となり、寄生抵抗の発
生が制御できる。
度の不純物を含有するため低抵抗となり、寄生抵抗の発
生が制御できる。
(4)エミッタ・ベース間容量およびベース・コレクタ間
容量はそれぞれエミッタ空乏層およびコレクタ空乏層で
決られるため、これらの層厚を大きくとることによりこ
れらの容量を小さくすることができる。
容量はそれぞれエミッタ空乏層およびコレクタ空乏層で
決られるため、これらの層厚を大きくとることによりこ
れらの容量を小さくすることができる。
したがって、本実施例の構造は使用できる半導体材料の
制限を取り除きヘテロ界面の問題を除去すると同時に、
エミッタ層，ベース層およびコレクタ層が低抵抗であり
エミッタ・ベース間容量およびベース・コレクタ間容量
が小さいという高速デバイスに要求される性質を満足し
ている。また、従来構造ＨＢＴではエミッタ側の空間電
荷層およびコレクタ側の空間電荷層にはイオン化したド
ナーが多数存在するため、これらの領域では不純物散乱
によりキャリアの拡散定数および移動度が小さいが、本
実施例の構造ではエミッタ空乏層およびコレクタ空乏層
にはイオン化した不純物がほとんどないため、キャリア
の拡散定数および移動度が大きい。さらに、ベース電極
形成時に電極がベース層を突き抜けてコレクタ空乏層に
達してもトランジスタ特性への影響はほとんどないた
め、ベース電極の形成が容易でありベース層も充分に薄
くすることが可能である。
制限を取り除きヘテロ界面の問題を除去すると同時に、
エミッタ層，ベース層およびコレクタ層が低抵抗であり
エミッタ・ベース間容量およびベース・コレクタ間容量
が小さいという高速デバイスに要求される性質を満足し
ている。また、従来構造ＨＢＴではエミッタ側の空間電
荷層およびコレクタ側の空間電荷層にはイオン化したド
ナーが多数存在するため、これらの領域では不純物散乱
によりキャリアの拡散定数および移動度が小さいが、本
実施例の構造ではエミッタ空乏層およびコレクタ空乏層
にはイオン化した不純物がほとんどないため、キャリア
の拡散定数および移動度が大きい。さらに、ベース電極
形成時に電極がベース層を突き抜けてコレクタ空乏層に
達してもトランジスタ特性への影響はほとんどないた
め、ベース電極の形成が容易でありベース層も充分に薄
くすることが可能である。
以上述べたように、本実施例のトランジスタはホモ結合
の作製の容易さと共に従来のＨＢＴの特長を有し、さら
に高速化した有利な構造を有しているため、高速動作が
容易である。
の作製の容易さと共に従来のＨＢＴの特長を有し、さら
に高速化した有利な構造を有しているため、高速動作が
容易である。
次に、前述した第１の実施例の製造方法について説明す
る。結晶成長方法としてはＭＢＥ(Molecular Beam Epit
axy)を用い、ｎ+−ＧａＡｓ基板１上に厚さ0.5μｍでド
ナー濃度が２×1019cm-3のｎ+−ＧａＡｓ層８，厚さ0.5
μｍで不純物を含有しないｉ−ＧａＡｓ層９，厚さ500
Åでアクセプタ濃度が１×1019cm-3のｐ+−ＧａＡｓ層
３，厚さ600Åで不純物を含有しないｉ−ＧａＡｓ層1
0，厚さ0.5μｍでドナー濃度が２×1019cm-3のｎ+−Ｇ
ａＡｓ層11を順次形成した。エミッタ電極７としてＡｕ
Ｇｅ／Ａｕを表面に蒸着した後、エミッタ部を残してエ
ミッタ電極７およびｎ+−ＧａＡｓ層11をエッチングで
除去し、この除去した部分にＡｕＺｎを蒸着しベース電
極６とした。さらにコレクタ電極5として裏面にＩｎを
付けＨ2雰囲気中でアロイして本実施例によるバイポー
ラ・トランジスタを完成させた。その結果、トランジス
タ一段当たりの遅延時間として25ｐｓが得られた。
る。結晶成長方法としてはＭＢＥ(Molecular Beam Epit
axy)を用い、ｎ+−ＧａＡｓ基板１上に厚さ0.5μｍでド
ナー濃度が２×1019cm-3のｎ+−ＧａＡｓ層８，厚さ0.5
μｍで不純物を含有しないｉ−ＧａＡｓ層９，厚さ500
Åでアクセプタ濃度が１×1019cm-3のｐ+−ＧａＡｓ層
３，厚さ600Åで不純物を含有しないｉ−ＧａＡｓ層1
0，厚さ0.5μｍでドナー濃度が２×1019cm-3のｎ+−Ｇ
ａＡｓ層11を順次形成した。エミッタ電極７としてＡｕ
Ｇｅ／Ａｕを表面に蒸着した後、エミッタ部を残してエ
ミッタ電極７およびｎ+−ＧａＡｓ層11をエッチングで
除去し、この除去した部分にＡｕＺｎを蒸着しベース電
極６とした。さらにコレクタ電極5として裏面にＩｎを
付けＨ2雰囲気中でアロイして本実施例によるバイポー
ラ・トランジスタを完成させた。その結果、トランジス
タ一段当たりの遅延時間として25ｐｓが得られた。
第３図は本発明の第２の実施例の模式的なバンド構造図
である。第３図において、ベース層３を除いて第１，
２，４，５図と同じ番号のものは第１，２，４，５図と
同等物で同一機能を果たすものである。ベース層３はエ
ミッタ側の方がコレクタ側よりもアクセプタ濃度が高く
なっている。このため、ベース層内でフェルミ準位と充
満帯端との間のエネルギ差が異なり、第３図のようにベ
ース層内のバンドは傾斜している。
である。第３図において、ベース層３を除いて第１，
２，４，５図と同じ番号のものは第１，２，４，５図と
同等物で同一機能を果たすものである。ベース層３はエ
ミッタ側の方がコレクタ側よりもアクセプタ濃度が高く
なっている。このため、ベース層内でフェルミ準位と充
満帯端との間のエネルギ差が異なり、第３図のようにベ
ース層内のバンドは傾斜している。
この第２の実施例の動作はほとんど第１の実施例と同じ
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミッタ層11からベース層３に注入された少数キャリア
（電子）は、ベース層内の電界に加速されてベース層を
高速で抜ける。このため、拡散だけでベース層を抜ける
第１の実施例に比べるとより高速な動作ができる。
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミッタ層11からベース層３に注入された少数キャリア
（電子）は、ベース層内の電界に加速されてベース層を
高速で抜ける。このため、拡散だけでベース層を抜ける
第１の実施例に比べるとより高速な動作ができる。
エミッタ側端が1.5×1019cm-3でコレクタ側端が５×10
18cm-3であり、その間の不純物濃度がリニアに変化して
いる厚さ600Åのｐ+−ＧａＡｓベース層を用い、その他
の構造は第１の実施例と同様にしたバイポーラ・トラン
ジスタを作製した結果、トランジスタ一段当たりの遅延
時間として23ｐｓが得られた。
18cm-3であり、その間の不純物濃度がリニアに変化して
いる厚さ600Åのｐ+−ＧａＡｓベース層を用い、その他
の構造は第１の実施例と同様にしたバイポーラ・トラン
ジスタを作製した結果、トランジスタ一段当たりの遅延
時間として23ｐｓが得られた。
以上述べた本発明の第１および第２の実施例ではｎｐｎ
型のバイポーラ・トランジスタについてしか示さなかっ
たが、本発明は半導体の導電型を反対にしたｐｎｐ型の
ものに対しても同様に適用できることは明らかである。
また、基板上への各層の成長順序は逆にしてもかまわな
い。
型のバイポーラ・トランジスタについてしか示さなかっ
たが、本発明は半導体の導電型を反対にしたｐｎｐ型の
ものに対しても同様に適用できることは明らかである。
また、基板上への各層の成長順序は逆にしてもかまわな
い。
半導体としてはＧａＡｓしか示さなかったが、Ｓｉ，Ｇ
ｅ等の元素半導体、ＩｎＰ，ＩｎＡｓ，ＧａＰ，ＩｎＧ
ａＡｓ，ＩｎＧａＡｓＰ等のIII−Ｖ化合物半導体、Ｃ
ｄＴｅ，ＺｎＴｅ等のII−VI化合物半導体およびその他
の各種半導体でも良い。ただし、それぞれの半導体で伝
導帯および充満帯の状態密度が異なっているため、縮退
が起きる不純物濃度が異なっており、本発明のエミッタ
層は充分に縮退するような高濃度の不純物を含有してお
く必要がある。コレクタ層は縮退していなくても良い
が、ベース層からコレクタ層へのキャリアの拡散（ｎｐ
ｎトランジスタでは正孔）を抑制するためには縮退して
いることが望ましい。ベース層においては、エミッタ層
とベース層との実効的な禁止帯幅の差を大きくとる必要
性から縮退してないことが望ましいが、ベース層の抵抗
を下げる必要から縮退していても良い。
ｅ等の元素半導体、ＩｎＰ，ＩｎＡｓ，ＧａＰ，ＩｎＧ
ａＡｓ，ＩｎＧａＡｓＰ等のIII−Ｖ化合物半導体、Ｃ
ｄＴｅ，ＺｎＴｅ等のII−VI化合物半導体およびその他
の各種半導体でも良い。ただし、それぞれの半導体で伝
導帯および充満帯の状態密度が異なっているため、縮退
が起きる不純物濃度が異なっており、本発明のエミッタ
層は充分に縮退するような高濃度の不純物を含有してお
く必要がある。コレクタ層は縮退していなくても良い
が、ベース層からコレクタ層へのキャリアの拡散（ｎｐ
ｎトランジスタでは正孔）を抑制するためには縮退して
いることが望ましい。ベース層においては、エミッタ層
とベース層との実効的な禁止帯幅の差を大きくとる必要
性から縮退してないことが望ましいが、ベース層の抵抗
を下げる必要から縮退していても良い。
本発明の構造を得るための結晶成長方法としては、原理
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を得ることが必要であるた
め、原子層の制御が可能なＭＢＥ法やＭＯＣＶＤ(Metal
Organic Chemical Vapor Deposition)法が適してい
る。
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を得ることが必要であるた
め、原子層の制御が可能なＭＢＥ法やＭＯＣＶＤ(Metal
Organic Chemical Vapor Deposition)法が適してい
る。
以上本発明の半導体装置では、半導体材料に対する制限
がなく、さらにヘテロ界面を有してないためヘテロ界面
に付随する問題がなく、さらに寄生抵抗や容量が極めて
小さいため高速動作が可能となる。
がなく、さらにヘテロ界面を有してないためヘテロ界面
に付随する問題がなく、さらに寄生抵抗や容量が極めて
小さいため高速動作が可能となる。
第１図は本発明の第１の実施例の模式的断面図、 第２はそのバンド構造図、 第３図は第２の実施例のバンド構造図、 第４図は従来のヘテロ接合バイポーラ・トランジスタの
模式的断面図、 第５図はそのバンド構造図である。 １ ………………… 半導体基板 ２ ………………… コレクタ層 ３，12 …………… ベース層 ４ ………………… エミッタ層 ５ ………………… コレクタ電極 ６ ………………… ベース電極 ７ ………………… エミッタ電極 ８ ………………… 縮退したコレクタ層 ９ ………………… コレクタ空乏層 10 ………………… エミッタ空乏層 11 ………………… 縮退したエミッタ層 Ｅｃ ……………… 伝導帯端 Ｅｖ ……………… 充満帯端 Ｅｆ ……………… フェルミ準位 Ｖeb ……………… エミッタ・ベース間電圧 Ｖbc ……………… ベース・コレクタ間電圧
模式的断面図、 第５図はそのバンド構造図である。 １ ………………… 半導体基板 ２ ………………… コレクタ層 ３，12 …………… ベース層 ４ ………………… エミッタ層 ５ ………………… コレクタ電極 ６ ………………… ベース電極 ７ ………………… エミッタ電極 ８ ………………… 縮退したコレクタ層 ９ ………………… コレクタ空乏層 10 ………………… エミッタ空乏層 11 ………………… 縮退したエミッタ層 Ｅｃ ……………… 伝導帯端 Ｅｖ ……………… 充満帯端 Ｅｆ ……………… フェルミ準位 Ｖeb ……………… エミッタ・ベース間電圧 Ｖbc ……………… ベース・コレクタ間電圧
Claims (1)
- 【請求項１】一導電型を有し縮退している半導体からな
るコレクタ層と、不純物をほとんど含有しない半導体か
らなるコレクタ空乏層と、前記コレクタ層と異なる導電
型を有する半導体からなるベース層と、不純物をほとん
ど含有しない半導体からなるエミッタ空乏層と、前記コ
レクタ層と同一導電型を有し縮退している半導体からな
るエミッタ層とを順に積層した構造を有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581585A JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581585A JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6246566A JPS6246566A (ja) | 1987-02-28 |
| JPH061782B2 true JPH061782B2 (ja) | 1994-01-05 |
Family
ID=16177365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18581585A Expired - Fee Related JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061782B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622239B2 (ja) * | 1986-12-05 | 1994-03-23 | 日本電気株式会社 | 半導体装置 |
| JP5329315B2 (ja) * | 2009-06-22 | 2013-10-30 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1985
- 1985-08-26 JP JP18581585A patent/JPH061782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6246566A (ja) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1092723A (en) | High speed semiconductor device | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| US5059545A (en) | Three terminal tunneling device and method | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH061783B2 (ja) | 半導体装置 | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH061782B2 (ja) | 半導体装置 | |
| US4772932A (en) | Bipolar transistor and including gas layers between the emitter and base and the base and collector | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6052055A (ja) | 半導体装置 | |
| JPH0612778B2 (ja) | 半導体装置 | |
| JPS6381854A (ja) | 半導体装置 | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JPS63161670A (ja) | 半導体装置 | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |