JPS6246566A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6246566A JPS6246566A JP18581585A JP18581585A JPS6246566A JP S6246566 A JPS6246566 A JP S6246566A JP 18581585 A JP18581585 A JP 18581585A JP 18581585 A JP18581585 A JP 18581585A JP S6246566 A JPS6246566 A JP S6246566A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速動作が可能な半導体装置に関するものであ
る。
る。
高速動作が可能と考えられている能動半導体装置の１つ
に広い禁止帯幅のエミッタ（ＷＧＥ）を有するヘテロ接
合・バイポーラ・トランジスタ（ＨＢＴ）がある。例え
ば、アスペック（＾５ｂｅｃｋ）らによりインターナシ
ョナル・エレクトロン・デバイス・ミーテ斗ング（ＩＥ
ＤＭ、テクニカル・ダイジェスト、６２９ページ、 １
９８１年）にＨＢＴの試作が報告されている。このデバ
イスは通常のホモ接合のみを有するバイポーラ・トラン
ジスタに比べて次の２つの大きな利点を持っている。
に広い禁止帯幅のエミッタ（ＷＧＥ）を有するヘテロ接
合・バイポーラ・トランジスタ（ＨＢＴ）がある。例え
ば、アスペック（＾５ｂｅｃｋ）らによりインターナシ
ョナル・エレクトロン・デバイス・ミーテ斗ング（ＩＥ
ＤＭ、テクニカル・ダイジェスト、６２９ページ、 １
９８１年）にＨＢＴの試作が報告されている。このデバ
イスは通常のホモ接合のみを有するバイポーラ・トラン
ジスタに比べて次の２つの大きな利点を持っている。
（１）エミッタ注入効率を劣化させることなくベース抵
抗を大幅に低減しベース幅を狭＜シ得る。
抗を大幅に低減しベース幅を狭＜シ得る。
（２）エミック領域の不純物濃度を低減し得るためエミ
ッタ・ベース間容量を小さくできる。
ッタ・ベース間容量を小さくできる。
しかし、従来のＨＢＴでは前述の利点を有しているのに
かかわらず、まだ高速化を阻害する要素を含んでいるた
め、充分な高速化は達成されていない。
かかわらず、まだ高速化を阻害する要素を含んでいるた
め、充分な高速化は達成されていない。
第４図に従来構造のバイポーラ・トランジスタの模式的
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミッタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ電極、６はベー
ス３とオーミック接触を形成するベース電極、７はエミ
ッタ層４とオーミック接触を形成するエミッタ電極であ
る。
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミッタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ電極、６はベー
ス３とオーミック接触を形成するベース電極、７はエミ
ッタ層４とオーミック接触を形成するエミッタ電極であ
る。
この従来構造の動作を、半導体基板１としてドナー濃度
がｌＸｌ０１８ｃｍ−３程度のｎ”−ＧａＡｓ、：ｌＬ
／クタ層２としてドナー濃度がＩ ＸＩＯ”ｃｍ−３程
度のｎ−−ＧａＡｓ、ベース層３としてアクセプタ濃度
がｌ ＸＩＯ”ｃｍ−３程度のｐ”−ＧａＡｓ、エミッ
タ層４としてドナー濃度が５ Ｘ１０”ｃｍ−’程度の
ｎ−Ａ Ｉｌａ、＋Ｇ ａｏ、＋Ａ Ｓを用い、このバ
ンド構造をす第５図を用いて説明する。
がｌＸｌ０１８ｃｍ−３程度のｎ”−ＧａＡｓ、：ｌＬ
／クタ層２としてドナー濃度がＩ ＸＩＯ”ｃｍ−３程
度のｎ−−ＧａＡｓ、ベース層３としてアクセプタ濃度
がｌ ＸＩＯ”ｃｍ−３程度のｐ”−ＧａＡｓ、エミッ
タ層４としてドナー濃度が５ Ｘ１０”ｃｍ−’程度の
ｎ−Ａ Ｉｌａ、＋Ｇ ａｏ、＋Ａ Ｓを用い、このバ
ンド構造をす第５図を用いて説明する。
第５図は第４図のエミッタ層４．ベース層３゜コレクタ
層２にわたる模式的なバンド構造を示したものである。
層２にわたる模式的なバンド構造を示したものである。
第５図においてＥｃは伝導帯端。
Ｅｖは充満帯端、Ｅｆはフェルミ準位、Ｖｅｂはエミッ
タ・ベース間の電圧、Ｖｂｃはベース・コレクタ間の電
圧である。
タ・ベース間の電圧、Ｖｂｃはベース・コレクタ間の電
圧である。
エミッタ・ベース間にはＶｅｂＯ順方向バイアスをし、
ベース・コレクタ間にはＶｂｃの逆方向バイアスをする
と、エミッタからベースへ電子が拡散により注入され、
この電子の大部分はベース層を拡散でコレクタ側へ移動
し、ベース・コレクタ間の空乏層における強い電界で加
速されてコレクタに達する。エミッタからベースへの電
子の注入量はＶｅｂにより変化するため、コレクタ電流
がベース電圧により制御される。通常のホモ接合のみを
有スるバイポーラ・トランジスタでは、エミッタからベ
ースに電子を注入する際、ベースからエミッタへ正札が
注入されるため、エミッタ注入効率（エミッタ電流のう
ちの電子電流の割合）が低下する。しかし、ＨＢＴでは
エミッタとベースとの間にＡ Ｉｌａ、ｓＧ ａｏ、ｔ
Ａ ｓ ／ Ｇ ａ Ａ ｓ ヘテロ界面が存在するた
め、ベース側からエミッタ側を見ると正孔に対し５Ｑｍ
ｅＶ程度の障壁が存在し、ベースからエミッタへの正孔
の注入は抑制される。したかって、エミッタ注入効率を
低下させることなくベースの正孔濃度を高めてエミッタ
電子濃度をある程度低く抑えることができる。その結果
、ベース抵抗が小さく、エミッタ・ベース間容量が小さ
く、ベース幅が狭い高速動作に適した構造にすることが
できる。
ベース・コレクタ間にはＶｂｃの逆方向バイアスをする
と、エミッタからベースへ電子が拡散により注入され、
この電子の大部分はベース層を拡散でコレクタ側へ移動
し、ベース・コレクタ間の空乏層における強い電界で加
速されてコレクタに達する。エミッタからベースへの電
子の注入量はＶｅｂにより変化するため、コレクタ電流
がベース電圧により制御される。通常のホモ接合のみを
有スるバイポーラ・トランジスタでは、エミッタからベ
ースに電子を注入する際、ベースからエミッタへ正札が
注入されるため、エミッタ注入効率（エミッタ電流のう
ちの電子電流の割合）が低下する。しかし、ＨＢＴでは
エミッタとベースとの間にＡ Ｉｌａ、ｓＧ ａｏ、ｔ
Ａ ｓ ／ Ｇ ａ Ａ ｓ ヘテロ界面が存在するた
め、ベース側からエミッタ側を見ると正孔に対し５Ｑｍ
ｅＶ程度の障壁が存在し、ベースからエミッタへの正孔
の注入は抑制される。したかって、エミッタ注入効率を
低下させることなくベースの正孔濃度を高めてエミッタ
電子濃度をある程度低く抑えることができる。その結果
、ベース抵抗が小さく、エミッタ・ベース間容量が小さ
く、ベース幅が狭い高速動作に適した構造にすることが
できる。
しかし、このＨＢＴには材料選択上および構造上のいく
つかの問題点がある。材料選択上の問題点としては、Ｈ
ＢＴではへテロ接合が必要であるため、はぼ格子整合の
とれた材料の組合わせが必要な事である。また、一般に
は第５図に示すようにエミッタ・ベース間に電位のスパ
イクが存在するのでベースへの小数キャリヤの注入が抑
制される。これを避けるためにＡ ＩＸＧ ａ ＋−Ｘ
Ａ ｓ／Ｇ ａ Ａ Ｓ系ではエミッタ・ベース間に組
成の傾斜を付けることが行なわれているが、微妙な組成
制御により格子整合をとっている系（例えばＩｎＡｆＡ
ｓ／ＩｎＧａＡｓ系）では困難である。
つかの問題点がある。材料選択上の問題点としては、Ｈ
ＢＴではへテロ接合が必要であるため、はぼ格子整合の
とれた材料の組合わせが必要な事である。また、一般に
は第５図に示すようにエミッタ・ベース間に電位のスパ
イクが存在するのでベースへの小数キャリヤの注入が抑
制される。これを避けるためにＡ ＩＸＧ ａ ＋−Ｘ
Ａ ｓ／Ｇ ａ Ａ Ｓ系ではエミッタ・ベース間に組
成の傾斜を付けることが行なわれているが、微妙な組成
制御により格子整合をとっている系（例えばＩｎＡｆＡ
ｓ／ＩｎＧａＡｓ系）では困難である。
さらに、異種材料の接合界面では界面準位や界面再結合
中心の発生といった問題が避けられない。
中心の発生といった問題が避けられない。
構造上の問題としては、ＨＢＴにおいてもデバイスの高
速化で必要なコレクタ容量、コレクタ抵抗およびエミッ
タ抵抗の低減には効果がないこと、薄いベース層へのオ
ーミック電極形成が困難なことからベース幅を極端に薄
くすることができないこと、などがある。
速化で必要なコレクタ容量、コレクタ抵抗およびエミッ
タ抵抗の低減には効果がないこと、薄いベース層へのオ
ーミック電極形成が困難なことからベース幅を極端に薄
くすることができないこと、などがある。
本発明の目的は、従来のＨＢＴの欠点を除去し、超高速
動作が可能な半導体装置を提供することにある。
動作が可能な半導体装置を提供することにある。
本発明の半導体装置は、一導電型を有し縮退している半
導体からなるコレクタ層と、不純物をほとんど含有しな
い半導体からなるコレクタ空乏層と、前記コレクタ層と
異なる導電型を有する半導体からなるベース層と、不純
物をほとんど含有しない半導体からなるエミッタ空乏層
と、前記コレクタ層と同一導電型を有し縮退している半
導体からなるエミッタ層とを順に積層した構造を有する
ことを特徴としている。
導体からなるコレクタ層と、不純物をほとんど含有しな
い半導体からなるコレクタ空乏層と、前記コレクタ層と
異なる導電型を有する半導体からなるベース層と、不純
物をほとんど含有しない半導体からなるエミッタ空乏層
と、前記コレクタ層と同一導電型を有し縮退している半
導体からなるエミッタ層とを順に積層した構造を有する
ことを特徴としている。
口実施例〕
以下、本発明について実施例を示す図面を参照して詳細
に説明する。
に説明する。
第１図は本発明の第１の実施例を示す模式的断面図であ
る。第１図において、第４図と同じ番号のものは第４図
と同等物で同一機能を果たすものである。
る。第１図において、第４図と同じ番号のものは第４図
と同等物で同一機能を果たすものである。
８は一導電型を有し縮退している半導体からなるコレク
タ層、９は不純物をほとんど含有しない半導体からなる
コレクタ空乏層、１０は不純物をほとんど含有しない半
導体からなるエミッタ空乏層、１１はコレクタ層９と同
一導電型を有し縮退している半導体からなるエミッタ層
である。第１の実施例の各層の例としては、半導体基板
１としてドナー濃度がＩ ＸＩＯ”ｃｍ−’程度のｎ”
−ＧａＡｓ。
タ層、９は不純物をほとんど含有しない半導体からなる
コレクタ空乏層、１０は不純物をほとんど含有しない半
導体からなるエミッタ空乏層、１１はコレクタ層９と同
一導電型を有し縮退している半導体からなるエミッタ層
である。第１の実施例の各層の例としては、半導体基板
１としてドナー濃度がＩ ＸＩＯ”ｃｍ−’程度のｎ”
−ＧａＡｓ。
コレクタ層８としてドナー濃度が２×１０Ｉ９１０ｌ９
程度のｎ”−ＧａＡｓ、コレクタ空乏層９としてｉ −
ＧａＡｓ、ベース層３としてアクセプタ濃度がＩ ＸＩ
Ｏ”ｃｍ−３程度のｐ”−ＧａＡｓ、エミッタ空乏層１
０として１−ＧａＡｓ、エミッタ層１１としてドナー濃
度が２Ｘ１０１ｇｃｍ−’程度のｎ”−ＧａＡｓ。
程度のｎ”−ＧａＡｓ、コレクタ空乏層９としてｉ −
ＧａＡｓ、ベース層３としてアクセプタ濃度がＩ ＸＩ
Ｏ”ｃｍ−３程度のｐ”−ＧａＡｓ、エミッタ空乏層１
０として１−ＧａＡｓ、エミッタ層１１としてドナー濃
度が２Ｘ１０１ｇｃｍ−’程度のｎ”−ＧａＡｓ。
コレクタ電極５としてＩｎ、ベース電極６としてＡｕＺ
ｎ、ｘミッタ電極７としてＡｕＧｅ／Ａｕがある。
ｎ、ｘミッタ電極７としてＡｕＧｅ／Ａｕがある。
この第１の実施例の動作を前述の材料を用い、このバン
ド構造を示す第２図を用いて説明する。
ド構造を示す第２図を用いて説明する。
第２図は第１図の縮退したエミッタ層１１．エミッタ空
乏層１０．ベース層３．コレクタ空乏層９゜縮退したコ
レクタ層８にわたる模式的なバンド構造を示したもので
ある。
乏層１０．ベース層３．コレクタ空乏層９゜縮退したコ
レクタ層８にわたる模式的なバンド構造を示したもので
ある。
エミッタ層１１およびコレクタ層８は縮退しているため
、これらの層内のフェルミ準位Ｅｆは伝導帯の中に数百
ｍｅＶ入りこむ。そのため、これらの層においては実効
的に禁止帯幅が広がり、ベース層に比べて禁止帯幅の広
い半導体としてふるまう。したがって、本実施例のトラ
ンジスタにおいても禁止帯の広いエミッタを有するバイ
ポーラ・トランジスタの利点が活かされる。さらに、以
下に示すような従来のＨＢＴにない特長がある。
、これらの層内のフェルミ準位Ｅｆは伝導帯の中に数百
ｍｅＶ入りこむ。そのため、これらの層においては実効
的に禁止帯幅が広がり、ベース層に比べて禁止帯幅の広
い半導体としてふるまう。したがって、本実施例のトラ
ンジスタにおいても禁止帯の広いエミッタを有するバイ
ポーラ・トランジスタの利点が活かされる。さらに、以
下に示すような従来のＨＢＴにない特長がある。
（１）本実施例は、各層を同一半導体材料で構成できる
ので格子整合した禁止帯幅の異なる半導体材料を捜す必
要がなく、全ての半導体材料に対し適用可能である。
ので格子整合した禁止帯幅の異なる半導体材料を捜す必
要がなく、全ての半導体材料に対し適用可能である。
（２）へテロ界面が無いのでヘテロ界面におけるキャリ
アの再結合の問題を回避できる。
アの再結合の問題を回避できる。
（３）エミッタ層、ベース層およびコレクタ層全部が高
濃度の不純物を含有するため低抵抗となり、寄生抵抗の
発生が制御できる。
濃度の不純物を含有するため低抵抗となり、寄生抵抗の
発生が制御できる。
（４）エミッタ・ベース間容量およびベース・コレクタ
間容量はそれぞれエミッタ空乏層およびコレクタ空乏層
で決られるため、これらの層厚を大きくとることにより
これらの容量を小さくすることができる。
間容量はそれぞれエミッタ空乏層およびコレクタ空乏層
で決られるため、これらの層厚を大きくとることにより
これらの容量を小さくすることができる。
したがって、本実施例の構造は使用できる半導体材料の
制限を取り除きヘテロ界面の問題を除去すると同時に、
エミッタ層、ベース層およびコレクタ層が低抵抗であり
エミッタ・ベース間容量およびベース・コレクタ間容量
が小さいという高速デバイスに要求される性質を満足し
ている。また、従来構造ＨＢＴではエミッタ側の空間電
荷層およびコレクタ側の空間電荷層にはイオン化したド
ナーが多数存在するため、これらの領域では不純物散乱
によりキャリアの拡散定数および移動度が小さいが、本
実施例の構造ではエミッタ空乏層およびコレクタ空乏層
′にはイオン化した不純物がほとんどないため、キャリ
アの拡散定数および移動度が大きい。さらに、ベース電
極形成時に電極がベース層を突き抜けてコレクタ空乏層
に達してもトランジスタ特性への影響はほとんどないた
め、ベース電極の形成が容易でありベース層も充分に薄
くすることが可能である。
制限を取り除きヘテロ界面の問題を除去すると同時に、
エミッタ層、ベース層およびコレクタ層が低抵抗であり
エミッタ・ベース間容量およびベース・コレクタ間容量
が小さいという高速デバイスに要求される性質を満足し
ている。また、従来構造ＨＢＴではエミッタ側の空間電
荷層およびコレクタ側の空間電荷層にはイオン化したド
ナーが多数存在するため、これらの領域では不純物散乱
によりキャリアの拡散定数および移動度が小さいが、本
実施例の構造ではエミッタ空乏層およびコレクタ空乏層
′にはイオン化した不純物がほとんどないため、キャリ
アの拡散定数および移動度が大きい。さらに、ベース電
極形成時に電極がベース層を突き抜けてコレクタ空乏層
に達してもトランジスタ特性への影響はほとんどないた
め、ベース電極の形成が容易でありベース層も充分に薄
くすることが可能である。
以上述べたように、本実施例のトランジスタはホモ結合
の作製の容易さと共に従来のＨＢＴの特長を有し、さら
に高速化した有利な構造を有しているため、高速動作が
容易である。
の作製の容易さと共に従来のＨＢＴの特長を有し、さら
に高速化した有利な構造を有しているため、高速動作が
容易である。
次に、前述した第１の実施例の製造方法について説明す
る。結晶成長方法としてはＭ Ｂ Ｅ （Ｍｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｂｐｉｔａｘｙ）を用い、ｎ” −
ＧａＡｓ基板１上に厚さ０．５μｍでドナー濃度が２
ＸＩＯ”ｃｍ−３のｎ”−ＧａＡｓ層８．厚さ０．５μ
ｍで不純物を含有しない１−ＧａＡｓ層９．厚さ５００
八でアクセブ夕濃度がＩ ＸＩＯ１９ａｍ−３のｐ”−
ＧａＡｓ層３．厚さ６００人で不純物を含有しない１−
ＧａＡｓ層１０．厚さ０．５ ｔ−ｔ ｍでドナー濃度
が２ ＸＩＯ”ｃｍ−３のｎ”−ＧａＡｓ層１１を順次
形成した。エミッタ電極７としてＡｕＧｅ／Ａｕを表面
に蒸着した後、エミッタ部を残してエミッタ電極７およ
びｎ” −ＧａＡｓ層１１をエツチングで除去し、この
除去した部分にＡｕＺｎを蒸着しベース電極６とした。
る。結晶成長方法としてはＭ Ｂ Ｅ （Ｍｏｌｅｃｕ
ｌａｒ Ｂｅａｍ Ｂｐｉｔａｘｙ）を用い、ｎ” −
ＧａＡｓ基板１上に厚さ０．５μｍでドナー濃度が２
ＸＩＯ”ｃｍ−３のｎ”−ＧａＡｓ層８．厚さ０．５μ
ｍで不純物を含有しない１−ＧａＡｓ層９．厚さ５００
八でアクセブ夕濃度がＩ ＸＩＯ１９ａｍ−３のｐ”−
ＧａＡｓ層３．厚さ６００人で不純物を含有しない１−
ＧａＡｓ層１０．厚さ０．５ ｔ−ｔ ｍでドナー濃度
が２ ＸＩＯ”ｃｍ−３のｎ”−ＧａＡｓ層１１を順次
形成した。エミッタ電極７としてＡｕＧｅ／Ａｕを表面
に蒸着した後、エミッタ部を残してエミッタ電極７およ
びｎ” −ＧａＡｓ層１１をエツチングで除去し、この
除去した部分にＡｕＺｎを蒸着しベース電極６とした。
さらにコレクタ電極５として裏面にＩｎを付けＨ２雰囲
気中でアロイして本実施例によるバイポーラ・トランジ
スタを完成させた。その結果、トランジスター投光たり
の遅延時間として２５ｐｓが得られた。
気中でアロイして本実施例によるバイポーラ・トランジ
スタを完成させた。その結果、トランジスター投光たり
の遅延時間として２５ｐｓが得られた。
第３図は本発明の第２の実施例の模式的なバンド構造図
である。第３図において、ベース層３を除いて第１．２
．４．５図と同じ番号のものは第１．２．４．５図と同
等物で同一機能を果たすものである。ベース層３はエミ
ッタ側の方がコレクタ側よりもアクセプタ濃度が高くな
っている。このため、ベース層内でフェルミ準位と充満
帯端との間のエネルギ差が異なり、第３図のようにベー
ス層内のバンドは傾斜している。
である。第３図において、ベース層３を除いて第１．２
．４．５図と同じ番号のものは第１．２．４．５図と同
等物で同一機能を果たすものである。ベース層３はエミ
ッタ側の方がコレクタ側よりもアクセプタ濃度が高くな
っている。このため、ベース層内でフェルミ準位と充満
帯端との間のエネルギ差が異なり、第３図のようにベー
ス層内のバンドは傾斜している。
この第２の実施例の動作はほとんど第１の実施例と同じ
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミッタ層１１からベース層３に注入された少数キャリア
（電子）は、ベース層内の電界に加速されてベース層を
高速で抜ける。このため、拡散だけでベース層を抜ける
第１の実施例に比べるとより高速な動作ができる。
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミッタ層１１からベース層３に注入された少数キャリア
（電子）は、ベース層内の電界に加速されてベース層を
高速で抜ける。このため、拡散だけでベース層を抜ける
第１の実施例に比べるとより高速な動作ができる。
エミッタ側端が１．５ ＸＩＯ１９ａｍ−３でコレクタ
側端が５ Ｘｌ０１８ｃｍ−３であり、その間の不純物
濃度がリニアに変化している厚さ６００人のｐ”−〇ａ
Ａｓベース層を用い、その他の構造は第１の実施例と同
様にしたバイポーラ・トランジスタを作製した結果、ト
ランジスター投光たりの遅延時間として２３ｐｓが得ら
れた。
側端が５ Ｘｌ０１８ｃｍ−３であり、その間の不純物
濃度がリニアに変化している厚さ６００人のｐ”−〇ａ
Ａｓベース層を用い、その他の構造は第１の実施例と同
様にしたバイポーラ・トランジスタを作製した結果、ト
ランジスター投光たりの遅延時間として２３ｐｓが得ら
れた。
以上述べた本発明の第１および第２の実施例ではｎｐｎ
型のバイポーラ・トランジスタについてしか示さなかっ
たが、本発明は半導体の導電型を反対にしたｐｎｐ型の
ものに対しても同様に適用できることは明らかである。
型のバイポーラ・トランジスタについてしか示さなかっ
たが、本発明は半導体の導電型を反対にしたｐｎｐ型の
ものに対しても同様に適用できることは明らかである。
また、基板上への各層の成長順序は逆にしてもかまわな
い。
い。
半導体としてはＧａＡｓしか示さなかったが、Ｓｉ、Ｇ
ｅ等の元素半導体、１ｎＰ、ＩｎＡｓ。
ｅ等の元素半導体、１ｎＰ、ＩｎＡｓ。
ＧａＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ等の■−Ｖ化合
物半導体、ＣｄＴｅ、ＺｎＴｅ等のＩＩ−ＶＩ化合物半
導体およびその他の各種半導体でも良い。
物半導体、ＣｄＴｅ、ＺｎＴｅ等のＩＩ−ＶＩ化合物半
導体およびその他の各種半導体でも良い。
ただし、それぞれの半導体で伝導帯および充満帯の状態
密度が異なっているため、縮退が起きる不純物濃度が異
なっており、本発明のエミッタ層は充分に縮退するよう
な高濃度の不純物を含有しておく必要がある。コレクタ
層は縮退していなくても良いが、ベース層からコレクタ
層へのキャリアの拡散（ｎｐｎ）ランリスタでは正孔）
を抑制するためには縮退していることが望ましい。ベー
ス層においては、エミッタ層とベース層との実効的な禁
止帯幅の差を大きくとる必要性から縮退してないことが
望ましいが、ベース層の抵抗を下げる必要から縮退して
いても良い。
密度が異なっているため、縮退が起きる不純物濃度が異
なっており、本発明のエミッタ層は充分に縮退するよう
な高濃度の不純物を含有しておく必要がある。コレクタ
層は縮退していなくても良いが、ベース層からコレクタ
層へのキャリアの拡散（ｎｐｎ）ランリスタでは正孔）
を抑制するためには縮退していることが望ましい。ベー
ス層においては、エミッタ層とベース層との実効的な禁
止帯幅の差を大きくとる必要性から縮退してないことが
望ましいが、ベース層の抵抗を下げる必要から縮退して
いても良い。
本発明の構造を得るための結晶成長方法とじては、原理
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を得ることが必要であるため
、原子層の制御が可能なＭＢＥ法やＭ ＯＣＶ Ｄ （
ＢＪｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法が適している。
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を得ることが必要であるため
、原子層の制御が可能なＭＢＥ法やＭ ＯＣＶ Ｄ （
ＢＪｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法が適している。
以上本発明の半導体装置では、半導体材料に対する制限
がなく、さらにペテロ界面を有してないためへテロ界面
に付随する問題がなく、さらに寄生抵抗や容量が極めて
小さいため高速動作が可能となる。
がなく、さらにペテロ界面を有してないためへテロ界面
に付随する問題がなく、さらに寄生抵抗や容量が極めて
小さいため高速動作が可能となる。
第１図は本発明の第１の実施例の模式的断面図、第２は
そのバンド構造図、 第３図は第２の実施例のバンド構造図、第４図は従来の
へテロ接合バイポーラ・トランジスタの模式的断面図、 第５図はそのバンド構造図である。 １ ・・・・・・・・・・・・・・・・・・・・・ 半
導体基板２ ・・・・・・・・・・・・・・・・・・・
・・ コレクタ層３．１２ ・・・・・・・・・・・
・・・・ ベース層４ ・・・・・・・・・・・・・・
・・・・・・・ エミッタ層５ ・・・・・・・・・・
・・・・・・・・・・・ コレクタ電極６ ・・・・・
・・・・・・・・・・・・・・・・ ベース電極７ ・
・・・・・・・・・・・・・・・・・・・・ エミッタ
電極８ ・・・・・・・・・・・・・・・・・・・・・
縮退したコレクタ層９ ・・・・・・・・・・・・・
・・・・・・・・ コレクク空乏層１０ ・・・・・
・・・・・・・・・・・・・・・・ エミッタ空乏層１
１ ・・・・・・・・・・・・・・・・・・・・・
縮退したエミッタ層Ｅｃ ・・・・・・・・・・・・
・・・・・・ 伝導帯端Ｅｖ ・・・・・・・・・・
・・・・・・・・ 充満帯端Ｅｆ ・・・・・・・・
・・・・・・・・・・ フェルミ準位Ｖｅｂ ・・・
・・・・・・・・・・・・・・・ エミッタ・ベース間
電圧Ｖｂｃ ・・・・・・・・・・・・・・・・・・
ベース・コレクタ間電圧代理人 弁理士 岩 佐
義 幸 第１図 第２図 １０ エミ、７タ＠ｆＮ 第３図 第４図 第５図
そのバンド構造図、 第３図は第２の実施例のバンド構造図、第４図は従来の
へテロ接合バイポーラ・トランジスタの模式的断面図、 第５図はそのバンド構造図である。 １ ・・・・・・・・・・・・・・・・・・・・・ 半
導体基板２ ・・・・・・・・・・・・・・・・・・・
・・ コレクタ層３．１２ ・・・・・・・・・・・
・・・・ ベース層４ ・・・・・・・・・・・・・・
・・・・・・・ エミッタ層５ ・・・・・・・・・・
・・・・・・・・・・・ コレクタ電極６ ・・・・・
・・・・・・・・・・・・・・・・ ベース電極７ ・
・・・・・・・・・・・・・・・・・・・・ エミッタ
電極８ ・・・・・・・・・・・・・・・・・・・・・
縮退したコレクタ層９ ・・・・・・・・・・・・・
・・・・・・・・ コレクク空乏層１０ ・・・・・
・・・・・・・・・・・・・・・・ エミッタ空乏層１
１ ・・・・・・・・・・・・・・・・・・・・・
縮退したエミッタ層Ｅｃ ・・・・・・・・・・・・
・・・・・・ 伝導帯端Ｅｖ ・・・・・・・・・・
・・・・・・・・ 充満帯端Ｅｆ ・・・・・・・・
・・・・・・・・・・ フェルミ準位Ｖｅｂ ・・・
・・・・・・・・・・・・・・・ エミッタ・ベース間
電圧Ｖｂｃ ・・・・・・・・・・・・・・・・・・
ベース・コレクタ間電圧代理人 弁理士 岩 佐
義 幸 第１図 第２図 １０ エミ、７タ＠ｆＮ 第３図 第４図 第５図
Claims (1)
- （１）一導電型を有し縮退している半導体からなるコレ
クタ層と、不純物をほとんど含有しない半導体からなる
コレクタ空乏層と、前記コレクタ層と異なる導電型を有
する半導体からなるベース層と、不純物をほとんど含有
しない半導体からなるエミッタ空乏層と、前記コレクタ
層と同一導電型を有し縮退している半導体からなるエミ
ッタ層とを順に積層した構造を有することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581585A JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18581585A JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6246566A true JPS6246566A (ja) | 1987-02-28 |
| JPH061782B2 JPH061782B2 (ja) | 1994-01-05 |
Family
ID=16177365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18581585A Expired - Fee Related JPH061782B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061782B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142864A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 半導体装置 |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
1985
- 1985-08-26 JP JP18581585A patent/JPH061782B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142864A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 半導体装置 |
| JPH0622239B2 (ja) * | 1986-12-05 | 1994-03-23 | 日本電気株式会社 | 半導体装置 |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061782B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695857A (en) | Superlattice semiconductor having high carrier density | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| Rhee et al. | SiGe resonant tunneling hot‐carrier transistor | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| JPS6246566A (ja) | 半導体装置 | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPS6247157A (ja) | 半導体装置 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JPS6052055A (ja) | 半導体装置 | |
| JPS6390848A (ja) | 半導体装置 | |
| JPS6381854A (ja) | 半導体装置 | |
| JPS63161670A (ja) | 半導体装置 | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| GB2191035A (en) | Hot charge-carrier transistors | |
| JPH0364031A (ja) | バイポーラ半導体装置 | |
| JPS63158873A (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JPH0897228A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |