JPH0665216B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0665216B2 JPH0665216B2 JP21033181A JP21033181A JPH0665216B2 JP H0665216 B2 JPH0665216 B2 JP H0665216B2 JP 21033181 A JP21033181 A JP 21033181A JP 21033181 A JP21033181 A JP 21033181A JP H0665216 B2 JPH0665216 B2 JP H0665216B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- electron
- base
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 230000000694 effects Effects 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7376—Resonant tunnelling transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明は、半導体結晶中に少数キャリアを注入、走行き
せて動作する半導体装置に関する。
せて動作する半導体装置に関する。
現在高周波用の半導体装置としてのバイポーラトランジ
スタは専らSiのnpnトランジスタが実用化されている。
ここで高周波特性を向上させる重要な要素は、ベースの
拡がり抵抗を下げ、かつエミッタ注入効率を上げ電流増
幅率を増加することである。一方GaAs、InAs等のIII−
Ｖ化合物半導体は電子移動度が大きいので、バイポーラ
トランジスタに応用し、Siトランジスタより高速性を向
上させることが検討されている。しかしながら、III−
Ｖ化合物半導体は正孔の移動度が小さいので、従来のSi
トランジスタと同様な構造では、ベース抵抗が大きくな
ってしまう。またIII−Ｖ化合物半導体のうち電子移動
度の大きいものは、直接遷移形であるので、少数キャリ
アである電子がベースに注入された時、再結合する確率
が大きく、エミッタ注入効率が低下する。したがって、
ベース抵抗を下げるために、ベース不純物濃度を増加
し、かつベースの厚さを厚くすると、ベース領域中の電
子の移動度が低下し、また再結合する割合が増加するの
で、ベースの不純物濃度を増加した効果以上にエミッタ
注入効率が低下、電流増幅率が減少するのみならず、II
I−Ｖ化合物半導体を用いたからといって、ベース走行
時間が短縮されない。
スタは専らSiのnpnトランジスタが実用化されている。
ここで高周波特性を向上させる重要な要素は、ベースの
拡がり抵抗を下げ、かつエミッタ注入効率を上げ電流増
幅率を増加することである。一方GaAs、InAs等のIII−
Ｖ化合物半導体は電子移動度が大きいので、バイポーラ
トランジスタに応用し、Siトランジスタより高速性を向
上させることが検討されている。しかしながら、III−
Ｖ化合物半導体は正孔の移動度が小さいので、従来のSi
トランジスタと同様な構造では、ベース抵抗が大きくな
ってしまう。またIII−Ｖ化合物半導体のうち電子移動
度の大きいものは、直接遷移形であるので、少数キャリ
アである電子がベースに注入された時、再結合する確率
が大きく、エミッタ注入効率が低下する。したがって、
ベース抵抗を下げるために、ベース不純物濃度を増加
し、かつベースの厚さを厚くすると、ベース領域中の電
子の移動度が低下し、また再結合する割合が増加するの
で、ベースの不純物濃度を増加した効果以上にエミッタ
注入効率が低下、電流増幅率が減少するのみならず、II
I−Ｖ化合物半導体を用いたからといって、ベース走行
時間が短縮されない。
本発明の目的は、以上のようなIII−Ｖ化合物半導体を
用いたバイポーラトランジスタ等の少数キャリアを注
入、走行させる半導体装置における短所を除去し、電子
の移動度の大きいメリットを発揮できる、高速性に優れ
た新規な構造の半導体装置を提供することにある。
用いたバイポーラトランジスタ等の少数キャリアを注
入、走行させる半導体装置における短所を除去し、電子
の移動度の大きいメリットを発揮できる、高速性に優れ
た新規な構造の半導体装置を提供することにある。
本発明の半導体装置は、第１図にその熱平衡状態におけ
るエネルギーバンド状態図を示すように、Ｐ型高濃度
（（ｐ＋）領域12Aと、高純度あるいはｐ型低濃度（ｐ
−）領域12Bとが交互に繰り返して構成された電子走行
領域12と、その両側に、電子供給領域11と電子収集領域
13とを備え、前記電子走行領域12はベースであり、前記
電子供給領域11は第１のｎ型半導体からなるエミッタで
あり、前記電子収集領域13は第２のｎ型半導体からなる
コレクタであり、前記エミッタの第１のｎ型半導体の電
子親和力が前記ベースのｐ＋領域12Aの半導体の電子親
和力よりも大きいnpnバイポーラ型の半導体装置であ
り、かつ、前記ｐ＋領域12Aの半導体の電子親和力およ
び電子親和力とバンドギャップの和は、高純度あるいは
ｐ−領域12Bの半導体の電子親和力および電子親和力と
バンドギャップの和よりも小さく、該高純度あるいはｐ
−領域の電子に対して前記ｐ＋領域がポテンシャル障壁
をなしかつ、前記ｐ＋領域12Aの各単位層の厚さは、電
子がトンネル効果で前記ｐ＋領域12Aを通過できるよう
に充分薄くしたことを特徴とするものである。
るエネルギーバンド状態図を示すように、Ｐ型高濃度
（（ｐ＋）領域12Aと、高純度あるいはｐ型低濃度（ｐ
−）領域12Bとが交互に繰り返して構成された電子走行
領域12と、その両側に、電子供給領域11と電子収集領域
13とを備え、前記電子走行領域12はベースであり、前記
電子供給領域11は第１のｎ型半導体からなるエミッタで
あり、前記電子収集領域13は第２のｎ型半導体からなる
コレクタであり、前記エミッタの第１のｎ型半導体の電
子親和力が前記ベースのｐ＋領域12Aの半導体の電子親
和力よりも大きいnpnバイポーラ型の半導体装置であ
り、かつ、前記ｐ＋領域12Aの半導体の電子親和力およ
び電子親和力とバンドギャップの和は、高純度あるいは
ｐ−領域12Bの半導体の電子親和力および電子親和力と
バンドギャップの和よりも小さく、該高純度あるいはｐ
−領域の電子に対して前記ｐ＋領域がポテンシャル障壁
をなしかつ、前記ｐ＋領域12Aの各単位層の厚さは、電
子がトンネル効果で前記ｐ＋領域12Aを通過できるよう
に充分薄くしたことを特徴とするものである。
ここでEC、EFおよびEVは、それぞれ伝導帯、フェルミレ
ベルおよび価電子帯のエネルギーレベルを表わし、領域
11は電子の供給電極、領域13は電子の収集電極であり、
バイポーラトランジスタの場合は、それぞれエミッタお
よびコレクタである。本発明の半導体装置においては、
少数キャリアである電子は、再結合の確率の大きいｐ＋
領域はトンネルによって速かに移動し、拡散で走行する
のは電子移動度の大きい高純度領域であるので、走行時
間が極めて短く、かつ少数キャリアの再結合が少い。か
つｐ＋領域の濃度および繰返し数を大にして、領域12の
抵抗の大きな減少をもたらすものである。
ベルおよび価電子帯のエネルギーレベルを表わし、領域
11は電子の供給電極、領域13は電子の収集電極であり、
バイポーラトランジスタの場合は、それぞれエミッタお
よびコレクタである。本発明の半導体装置においては、
少数キャリアである電子は、再結合の確率の大きいｐ＋
領域はトンネルによって速かに移動し、拡散で走行する
のは電子移動度の大きい高純度領域であるので、走行時
間が極めて短く、かつ少数キャリアの再結合が少い。か
つｐ＋領域の濃度および繰返し数を大にして、領域12の
抵抗の大きな減少をもたらすものである。
本発明において、少数キャリアが正孔の場合には、第２
図に示すように、ｎ型高濃度（ｎ＋）領域22Aと、高純
度あるいはｎ型低濃度（ｎ−）領域22Bとが交互に繰り
返して構成された正孔走行領域22と、その両側に、正孔
供給領域21と正孔収集領域23とを備え、前記正孔走行領
域22はベースであり、前記正孔供給領域21は第１のｐ型
半導体からなるエミッタであり、前記正孔収集領域23は
第２のｐ型半導体からなるコレクタであり、前記エミッ
タの第１のｐ型半導体の電子親和力とエネルギーギャッ
プの和が前記ベースのｎ＋領域22Aの半導体の電子親和
力とエネルギーギャップの和よりも小さいpnpバイポー
ラ型の半導体装置であり、かつ、前記ｎ＋領域22Aの半
導体の電子親和力および電子親和力とエネルギーギャッ
プの和は、高純度あるいはｎ−領域22Bの半導体の電子
親和力および電子親和力とエネルギーギャップの和より
も大きく、該高純度あるいはｎ−領域の正孔に対して前
記ｎ＋領域がポテンシャル障壁をなし、かつ、前記ｎ＋
領域22Aの各単位層の厚さは、正孔がトンネル効果で前
記ｎ＋領域22Aを通過できるように充分薄くしたことを
特徴とするものである。
図に示すように、ｎ型高濃度（ｎ＋）領域22Aと、高純
度あるいはｎ型低濃度（ｎ−）領域22Bとが交互に繰り
返して構成された正孔走行領域22と、その両側に、正孔
供給領域21と正孔収集領域23とを備え、前記正孔走行領
域22はベースであり、前記正孔供給領域21は第１のｐ型
半導体からなるエミッタであり、前記正孔収集領域23は
第２のｐ型半導体からなるコレクタであり、前記エミッ
タの第１のｐ型半導体の電子親和力とエネルギーギャッ
プの和が前記ベースのｎ＋領域22Aの半導体の電子親和
力とエネルギーギャップの和よりも小さいpnpバイポー
ラ型の半導体装置であり、かつ、前記ｎ＋領域22Aの半
導体の電子親和力および電子親和力とエネルギーギャッ
プの和は、高純度あるいはｎ−領域22Bの半導体の電子
親和力および電子親和力とエネルギーギャップの和より
も大きく、該高純度あるいはｎ−領域の正孔に対して前
記ｎ＋領域がポテンシャル障壁をなし、かつ、前記ｎ＋
領域22Aの各単位層の厚さは、正孔がトンネル効果で前
記ｎ＋領域22Aを通過できるように充分薄くしたことを
特徴とするものである。
ここで21は正孔の供給電極、23は正孔の収集電極であ
る。
る。
次にバイポーラトランジスタの場合について、本発明の
具体例を説明し、本発明の半導体装置の動作および効果
について詳述する。第３図は本発明によるバイポーラト
ランジスタのエネルギーバンド状態図であり、（ａ）は
熱平衡状態の場合であり、（ｂ）はトランジスタ動作す
るようにバイアスした場合である。ここで黒丸は電子、
白丸は正孔を表わす。ベース32は例えば、有効アクセプ
タ密度１×1019cm−３のｐ＋−GaAsxSb１−ｘ 32Aと有
効アクセプタ密度１×1015cm−３のｐ−−Gay In
１−ｙAs 32Bが交互に繰返した層で成る。ここで32Aお
よび32Bの各単位層の厚さは例えば50Åである。またエ
ミッタ31は、例えば有効ドナー密度１×1017cm−３のｎ
−Gay In１−ｙAs、コレクタ33は有効ドナー密度１×1
015cm−３のｎ−−Gay In１−ｙAsで形成する。ここで
GaAsxSb１−ｘの電子親和力は、Gay In１−ｙAsの該値
より小さく、また格子定数の整合の条件下において、0.
4Ｘ＜１の範囲を選べばｐ＋−GaAsｘSb１−ｘ32Aの仕
事関数（真空準位とフェルミレベルとのエネルギー差）
はｐ−−Gay In１−ｙAsの該値とほぼ同等となるので
第３図のように、ベース領域において伝導帯に周期的な
ポテンシャルウェルができている。ｘおよびｙの具体例
は、例えば基板にInPを使用し、InPに格子整合するｘ＝
0.5、ｙ＝0.47である。第３図（ａ）の熱平衡状態にお
いて、エミッタ（31）−ベース（32）接合の拡散電位差
（Built−in Potential）によって、ベース32の伝導帯
のポテンシャルウェルの底すなわちＰ−−GaInAs 32B
の伝導帯は、エミッタ31の伝導帯よりエネルギーが大き
く、ベースに電子は注入されない。次に第３図（ｂ）の
ようにバイアスすれば、前記Ｐ−−GaInAs 32Bの伝導
帯とエミッタ31の伝導帯のエネルギー差が減少し、Ｐ＋
−GaAsSb層32Aが充分薄いので、エミッタ中の電子のう
ちベースの伝導帯のポテンシャルウェルの底より大きい
エネルギーをもつ電子がトンネル効果により該Ｐ＋層32
Aの障壁を遷移して、電子がベースに注入される。注入
された電子は次々と、Ｐ＋層32Aはトンネル効果で、Ｐ
−層32B中は拡散で、ベース32中をコレクタ33側へ移動
し、ベースコレクタ接合に達した後は通常のバイポーラ
トランジスタと同様に、接合の電界によりコレクタ33に
集められ、コレクタ電流が流れる。トランジスタ動作す
なわちコレクタ電流の変調は、ベースエミッタ間電位の
微小変位によってエミッタからベースへの電子の注入量
を変化して行われる。
具体例を説明し、本発明の半導体装置の動作および効果
について詳述する。第３図は本発明によるバイポーラト
ランジスタのエネルギーバンド状態図であり、（ａ）は
熱平衡状態の場合であり、（ｂ）はトランジスタ動作す
るようにバイアスした場合である。ここで黒丸は電子、
白丸は正孔を表わす。ベース32は例えば、有効アクセプ
タ密度１×1019cm−３のｐ＋−GaAsxSb１−ｘ 32Aと有
効アクセプタ密度１×1015cm−３のｐ−−Gay In
１−ｙAs 32Bが交互に繰返した層で成る。ここで32Aお
よび32Bの各単位層の厚さは例えば50Åである。またエ
ミッタ31は、例えば有効ドナー密度１×1017cm−３のｎ
−Gay In１−ｙAs、コレクタ33は有効ドナー密度１×1
015cm−３のｎ−−Gay In１−ｙAsで形成する。ここで
GaAsxSb１−ｘの電子親和力は、Gay In１−ｙAsの該値
より小さく、また格子定数の整合の条件下において、0.
4Ｘ＜１の範囲を選べばｐ＋−GaAsｘSb１−ｘ32Aの仕
事関数（真空準位とフェルミレベルとのエネルギー差）
はｐ−−Gay In１−ｙAsの該値とほぼ同等となるので
第３図のように、ベース領域において伝導帯に周期的な
ポテンシャルウェルができている。ｘおよびｙの具体例
は、例えば基板にInPを使用し、InPに格子整合するｘ＝
0.5、ｙ＝0.47である。第３図（ａ）の熱平衡状態にお
いて、エミッタ（31）−ベース（32）接合の拡散電位差
（Built−in Potential）によって、ベース32の伝導帯
のポテンシャルウェルの底すなわちＰ−−GaInAs 32B
の伝導帯は、エミッタ31の伝導帯よりエネルギーが大き
く、ベースに電子は注入されない。次に第３図（ｂ）の
ようにバイアスすれば、前記Ｐ−−GaInAs 32Bの伝導
帯とエミッタ31の伝導帯のエネルギー差が減少し、Ｐ＋
−GaAsSb層32Aが充分薄いので、エミッタ中の電子のう
ちベースの伝導帯のポテンシャルウェルの底より大きい
エネルギーをもつ電子がトンネル効果により該Ｐ＋層32
Aの障壁を遷移して、電子がベースに注入される。注入
された電子は次々と、Ｐ＋層32Aはトンネル効果で、Ｐ
−層32B中は拡散で、ベース32中をコレクタ33側へ移動
し、ベースコレクタ接合に達した後は通常のバイポーラ
トランジスタと同様に、接合の電界によりコレクタ33に
集められ、コレクタ電流が流れる。トランジスタ動作す
なわちコレクタ電流の変調は、ベースエミッタ間電位の
微小変位によってエミッタからベースへの電子の注入量
を変化して行われる。
以上の動作原理によって理解できるように、本発明によ
る一例としてのバイポーラトランジスタのベース中の電
子の走行においては、電子移動度の小さい高不純物濃度
域は遷移時間の極めて短いトンネル効果によって移動
し、拡散で走行する領域は電子移動度の大きい高純度領
域である。したがってベース走行時間は短く、特に高純
度あるいはＰ−領域32Bの単位層の厚さを薄くすれば、
走行時間は極めて短くなる。ここで電子の滞在時間の長
いのは高純度あるいはＰ−領域の正孔の少ない領域であ
るので、ベースに注入された電子の再結合の割合を極め
て小さくできる。一方ベース拡がり抵抗に関しては、ベ
ース32のＰ＋領域32Aの有効アクセプタ密度すなわち正
孔密度を上げることおよび該単位層の繰返し数を増加す
ることによって、キャリアである電子のベース走行時間
および再結合の割合の顕著な増加をもたらさないで大き
く減少することができる。
る一例としてのバイポーラトランジスタのベース中の電
子の走行においては、電子移動度の小さい高不純物濃度
域は遷移時間の極めて短いトンネル効果によって移動
し、拡散で走行する領域は電子移動度の大きい高純度領
域である。したがってベース走行時間は短く、特に高純
度あるいはＰ−領域32Bの単位層の厚さを薄くすれば、
走行時間は極めて短くなる。ここで電子の滞在時間の長
いのは高純度あるいはＰ−領域の正孔の少ない領域であ
るので、ベースに注入された電子の再結合の割合を極め
て小さくできる。一方ベース拡がり抵抗に関しては、ベ
ース32のＰ＋領域32Aの有効アクセプタ密度すなわち正
孔密度を上げることおよび該単位層の繰返し数を増加す
ることによって、キャリアである電子のベース走行時間
および再結合の割合の顕著な増加をもたらさないで大き
く減少することができる。
本発明の効果を顕著にするためには、ベース領域の伝導
帯にできるだけ急峻なポテンシャルウェルのできること
が必要であるが、さらにポテンシャルウェルの底が平坦
で電子が拡散しやすいことが望ましい。このためＰ＋領
域32Aの半導体の電子親和力はＰ−領域32Bの該値より小
さいこととともに、両者の仕事関数すなわち真空準位と
フェルミレベルのエネルギー差がほぼ同等であることが
望ましい。この点を考慮して、本実施例では、32AにＰ
＋−GaAsｘSb１−ｘおよび32BにＰ−−Gay In１−ｙAs
を用いている。この系においては、組成の大きな範囲で
GaAsｘSb１−ｘの電子親和力はGayIn１−ｙAsの該値よ
りかなり小さく、かつ前者の電子親和力とエネルギーギ
ャップの和も後者の該値よりも小さく、さらにこれらの
エネルギー差は組成によって大きく変化するので、Ｐ−
領域32Bのドーピングレベルに応じて第３図に示すよう
な急峻なポテンシャルウェルを実現できる設計の自由度
は大きい。またＰ＋領域32Aの半導体として正孔の移動
度の大きいもの、およびＰ−領域32Bの半導体として電
子の移動度の大きいものを用いればより特性は良好とな
る。前記実施例ではこの点も考慮してＰ−領域32Bの半
導体としてGaInAsを用いている。前記本発明によるバイ
ポーラトランジスタの実施例は、例えば第４図に示す構
造で製作できる。ここで41、42、43はそれぞれエミッタ
電極、ベース電極、コレクタ電極であり、44はコレクタ
領域の一部を成すｎ＋基板であり、例えばInPを用いる
ことができる。また31、32、33の多層結晶構造は分子線
エピタキシャル成長（MBE）によって形成できる。
帯にできるだけ急峻なポテンシャルウェルのできること
が必要であるが、さらにポテンシャルウェルの底が平坦
で電子が拡散しやすいことが望ましい。このためＰ＋領
域32Aの半導体の電子親和力はＰ−領域32Bの該値より小
さいこととともに、両者の仕事関数すなわち真空準位と
フェルミレベルのエネルギー差がほぼ同等であることが
望ましい。この点を考慮して、本実施例では、32AにＰ
＋−GaAsｘSb１−ｘおよび32BにＰ−−Gay In１−ｙAs
を用いている。この系においては、組成の大きな範囲で
GaAsｘSb１−ｘの電子親和力はGayIn１−ｙAsの該値よ
りかなり小さく、かつ前者の電子親和力とエネルギーギ
ャップの和も後者の該値よりも小さく、さらにこれらの
エネルギー差は組成によって大きく変化するので、Ｐ−
領域32Bのドーピングレベルに応じて第３図に示すよう
な急峻なポテンシャルウェルを実現できる設計の自由度
は大きい。またＰ＋領域32Aの半導体として正孔の移動
度の大きいもの、およびＰ−領域32Bの半導体として電
子の移動度の大きいものを用いればより特性は良好とな
る。前記実施例ではこの点も考慮してＰ−領域32Bの半
導体としてGaInAsを用いている。前記本発明によるバイ
ポーラトランジスタの実施例は、例えば第４図に示す構
造で製作できる。ここで41、42、43はそれぞれエミッタ
電極、ベース電極、コレクタ電極であり、44はコレクタ
領域の一部を成すｎ＋基板であり、例えばInPを用いる
ことができる。また31、32、33の多層結晶構造は分子線
エピタキシャル成長（MBE）によって形成できる。
前記実施例において、エミッタに用いたGaInAsの電子親
和力とエネルギーギャップの和すなわち真空準位と価電
子帯の上端のエネルギー差は、ベースのＰ＋領域の半導
体のGaAsSbより大きいので、エミッタ−ベース接合にお
ける正孔に対する障壁高さは、注入される電子に対する
障壁高さ、すなわちエミッタ31とベース内のＰ−−GaIn
As層32Bの伝導帯の底のエネルギー差よりも大きくなる
ので、ベースからエミッタへ注入される正孔の数が小さ
く、エミッタ注入効率が大きい。換言すれば、通常の同
種接合トランジスタにおいてはエミッタ注入効率を大き
く保つためにベース濃度をエミッタ濃度より大きくする
ことはできないが、本実施例においては、エミッタ注入
効率を大きく保ちつつＰ＋−GaAsSbのドーピングレベル
をエミッタのｎ−GaInAsのドーピングレベルより大きく
することができ、ベース抵抗の低減をはかることができ
る。さらにエミッタの半導体として、GaInAsより電子親
和力とエネルギーギャップの和の大きいInP等を用いれ
ば、さらに正孔に対する障壁が大きくなり（第５図）、
エミッタ注入効率が大きくなり、ベースのＰ＋領域のド
ーピングレベルを極めて大きくすることができる。ま
た、ベースの各Ｐ＋領域のドーピングレベルをエミッタ
側からコレクタ側へ漸次減少させれば、高純度あるいは
Ｐ−領域の不純物密度に関係なく、第６図に示すよう
に、ベース内においてエミッタ側からコレクタ方向に電
界が生じ、注入された電子がこの電界によって加速さ
れ、ベース走行時間がさらに減少する。
和力とエネルギーギャップの和すなわち真空準位と価電
子帯の上端のエネルギー差は、ベースのＰ＋領域の半導
体のGaAsSbより大きいので、エミッタ−ベース接合にお
ける正孔に対する障壁高さは、注入される電子に対する
障壁高さ、すなわちエミッタ31とベース内のＰ−−GaIn
As層32Bの伝導帯の底のエネルギー差よりも大きくなる
ので、ベースからエミッタへ注入される正孔の数が小さ
く、エミッタ注入効率が大きい。換言すれば、通常の同
種接合トランジスタにおいてはエミッタ注入効率を大き
く保つためにベース濃度をエミッタ濃度より大きくする
ことはできないが、本実施例においては、エミッタ注入
効率を大きく保ちつつＰ＋−GaAsSbのドーピングレベル
をエミッタのｎ−GaInAsのドーピングレベルより大きく
することができ、ベース抵抗の低減をはかることができ
る。さらにエミッタの半導体として、GaInAsより電子親
和力とエネルギーギャップの和の大きいInP等を用いれ
ば、さらに正孔に対する障壁が大きくなり（第５図）、
エミッタ注入効率が大きくなり、ベースのＰ＋領域のド
ーピングレベルを極めて大きくすることができる。ま
た、ベースの各Ｐ＋領域のドーピングレベルをエミッタ
側からコレクタ側へ漸次減少させれば、高純度あるいは
Ｐ−領域の不純物密度に関係なく、第６図に示すよう
に、ベース内においてエミッタ側からコレクタ方向に電
界が生じ、注入された電子がこの電界によって加速さ
れ、ベース走行時間がさらに減少する。
次に少数キャリアが正孔である場合、すなわちpnp型の
バイポーラトランジスタの場合の具体例について説明す
る。一例として、ベースのｎ＋領域22Aとして、ｎ＋In
P、高純度あるいはｎ−領域22BとしてInPより電子親和
力とエネルギーギャップの和が小さいGaAs0.5Sb0.5を用
いることができる。
バイポーラトランジスタの場合の具体例について説明す
る。一例として、ベースのｎ＋領域22Aとして、ｎ＋In
P、高純度あるいはｎ−領域22BとしてInPより電子親和
力とエネルギーギャップの和が小さいGaAs0.5Sb0.5を用
いることができる。
この時エミッタとして、ベースのｎ＋領域の半導体のIn
Pより電子親和力の小さい半導体、例えば、GaAs0.5Sb
0.5を用いれば、ベースからエミッタへの電子の注入を
小さくでき、エミッタ効率を大きくベースのｎ＋領域の
ドーピングレベルを大きくできる。またベース中の各ｎ
＋領域のドーピングレベルをエミッタの側からコレクタ
側へ漸次減少させれば、ベース走行時間の短縮に効果の
あることはnpnトランジスタの場合と同様である。
Pより電子親和力の小さい半導体、例えば、GaAs0.5Sb
0.5を用いれば、ベースからエミッタへの電子の注入を
小さくでき、エミッタ効率を大きくベースのｎ＋領域の
ドーピングレベルを大きくできる。またベース中の各ｎ
＋領域のドーピングレベルをエミッタの側からコレクタ
側へ漸次減少させれば、ベース走行時間の短縮に効果の
あることはnpnトランジスタの場合と同様である。
以上、本発明について、ベースが高ドーピング領域と高
純度あるいは低不純物密度領域の繰返した場合について
説明したが、本発明の動作原理から考えて、前記両領域
が各々一層ずつの場合にも本発明の範ちゆうに含まれる
ことは明らかである。
純度あるいは低不純物密度領域の繰返した場合について
説明したが、本発明の動作原理から考えて、前記両領域
が各々一層ずつの場合にも本発明の範ちゆうに含まれる
ことは明らかである。
第１図から第６図は本発明の半導体装置を説明する図で
ある。第１図は少数キャリアが電子である場合、第２図
は少数キャリアが正孔である場合、第３図は本発明をnp
n型のバイポーラトランジスタに適用した具体例を示
し、（ａ）は熱平衡状態、（ｂ）はバイアスを印加した
場合を示す。第４図は第３図の具体的構造例を示し、ま
た第５図および第６図は本発明をより効果的とする例を
示すものでいずれもエネルギーバンド状態図で、ＥＣ、
ＥＶおよびＥＦはそれぞれ、伝導帯、価電子帯およびフ
ェルミレベルを示している。 図において、 11、21;供給電極;12、22:少数キャリアの走行する領域;
13、23:収集電極;31:エミッタ;32:ベース;33:コレクタ;
41:エミッタ電極;42:ベース電極;43:コレクタ電極;44:
コレクタ領域を兼ねるｎ＋基板;12A、32A:p＋領域;12
B、32B:高純度あるいはｐ−領域;22A:n＋領域;22B:高純
度あるいはｎ−領域；黒丸：電子；白丸：正孔。
ある。第１図は少数キャリアが電子である場合、第２図
は少数キャリアが正孔である場合、第３図は本発明をnp
n型のバイポーラトランジスタに適用した具体例を示
し、（ａ）は熱平衡状態、（ｂ）はバイアスを印加した
場合を示す。第４図は第３図の具体的構造例を示し、ま
た第５図および第６図は本発明をより効果的とする例を
示すものでいずれもエネルギーバンド状態図で、ＥＣ、
ＥＶおよびＥＦはそれぞれ、伝導帯、価電子帯およびフ
ェルミレベルを示している。 図において、 11、21;供給電極;12、22:少数キャリアの走行する領域;
13、23:収集電極;31:エミッタ;32:ベース;33:コレクタ;
41:エミッタ電極;42:ベース電極;43:コレクタ電極;44:
コレクタ領域を兼ねるｎ＋基板;12A、32A:p＋領域;12
B、32B:高純度あるいはｐ−領域;22A:n＋領域;22B:高純
度あるいはｎ−領域；黒丸：電子；白丸：正孔。
Claims (4)
- 【請求項１】ｐ型高濃度（ｐ＋）領域と、高純度あるい
ｐ型低濃度（ｐ−）領域とが交互に繰り返して構成され
た電子走行領域と、その両側に、電子供給領域と電子収
集領域とを備え、前記電子走行領域はベースであり、前
記電子供給領域は第１のｎ型半導体からなるエミッタで
あり、前記電子収集領域は第２のｎ型半導体からなるコ
レクタであり、前記エミッタの第１のｎ型半導体の電子
親和力が前記ベースのｐ＋領域の半導体の電子親和力よ
りも大きいnpnバイポーラ型の半導体装置であり、か
つ、前記ｐ＋領域の半導体の電子親和力および電子親和
力とバンドギャップの和は、高純度あるいはｐ−領域の
半導体の電子親和力および電子親和力とバンドギャップ
の和よりも小さく、該高純度あるいはｐ−領域の電子に
対して前記ｐ＋領域がポテンシャル障壁をなし、かつ、
前記ｐ＋領域の各単位層の厚さは、電子がトンネル効果
で前記ｐ＋領域を通過できるように充分薄くしたことを
特徴とする半導体装置。 - 【請求項２】エミッタの第１のｎ型半導体の電子親和力
とエネルギーギャップの和がベースのｐ＋領域の半導体
の電子親和力とエネルギーギャップの和よりも大きい特
許請求の範囲第１項記載の半導体装置。 - 【請求項３】ベースのｐ＋領域のドーピングレベルがエ
ミッタ側からコレクタ側へ漸次減少している特許請求の
範囲第１項または第２項記載の半導体装置。 - 【請求項４】ｎ型高濃度（ｎ＋）領域と、高純度あるい
はｎ型低濃度（ｎ−）領域とが交互に繰り返して構成さ
れた正孔走行領域と、その両側に、正孔供給領域と正孔
収集領域とを備え、前記正孔走行領域はベースであり、
前記正孔供給領域は第１のｐ型半導体からなるエミッタ
であり、前記正孔収集領域は第２のｐ型半導体からなる
コレクタであり、前記エミッタの第１のｐ型半導体の電
子親和力とエネルギーギャップの和が前記ベースのｎ＋
領域の半導体の電子親和力とエネルギーギャップの和よ
りも小さいpnpバイポーラ型の半導体装置であり、か
つ、前記ｎ＋領域の半導体の電子親和力および電子親和
力とエネルギーギャップの和は、高純度あるいはｎ−領
域の半導体の電子親和力および電子親和力とエネルギー
ギャップの和よりも大きく、該高純度あるいはｎ−領域
の正孔に対して前記ｎ＋領域がポテンシャル障壁をな
し、かつ、前記ｎ＋領域の各単位層の厚さは、正孔がト
ンネル効果で前記ｎ＋領域を通過できるように充分薄く
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21033181A JPH0665216B2 (ja) | 1981-12-28 | 1981-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21033181A JPH0665216B2 (ja) | 1981-12-28 | 1981-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114455A JPS58114455A (ja) | 1983-07-07 |
| JPH0665216B2 true JPH0665216B2 (ja) | 1994-08-22 |
Family
ID=16587643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21033181A Expired - Lifetime JPH0665216B2 (ja) | 1981-12-28 | 1981-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0665216B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010775A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置 |
| JPS60242671A (ja) * | 1984-05-16 | 1985-12-02 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポ−ラトランジスタ |
| US4591889A (en) * | 1984-09-14 | 1986-05-27 | At&T Bell Laboratories | Superlattice geometry and devices |
| JP2604349B2 (ja) * | 1984-12-12 | 1997-04-30 | 日本電気株式会社 | 半導体装置 |
| JPS61198903A (ja) * | 1985-02-28 | 1986-09-03 | Tokyo Inst Of Technol | 電子増幅素子 |
| JPH0783100B2 (ja) * | 1985-06-14 | 1995-09-06 | エイ・ティ・アンド・ティ・コーポレーション | 共鳴トンネルトランジスタ |
| JPH0611056B2 (ja) * | 1985-12-03 | 1994-02-09 | 富士通株式会社 | 高速半導体装置 |
| FR2600821B1 (fr) * | 1986-06-30 | 1988-12-30 | Thomson Csf | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative |
| FR2604299B1 (fr) * | 1986-09-23 | 1992-02-07 | Palmier Jean Francois | Transistor bipolaire comportant un emetteur multicouche assurant le confinement des trous |
| US4929997A (en) * | 1986-12-22 | 1990-05-29 | Nec Corporation | Heterojunction bipolar transistor with ballistic operation |
| US4972246A (en) * | 1988-03-22 | 1990-11-20 | International Business Machines Corp. | Effective narrow band gap base transistor |
| US6670653B1 (en) * | 1999-07-30 | 2003-12-30 | Hrl Laboratories, Llc | InP collector InGaAsSb base DHBT device and method of forming same |
| US7019383B2 (en) * | 2003-02-26 | 2006-03-28 | Skyworks Solutions, Inc. | Gallium arsenide HBT having increased performance and method for its fabrication |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
-
1981
- 1981-12-28 JP JP21033181A patent/JPH0665216B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114455A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501625B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタ | |
| JPH0665216B2 (ja) | 半導体装置 | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| JPH0665217B2 (ja) | トランジスタ | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH05283673A (ja) | 共振トンネル半導体装置 | |
| JP3030070B2 (ja) | 半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH0666318B2 (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP3046320B2 (ja) | 半導体装置 | |
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JPS6247157A (ja) | 半導体装置 | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| US5698862A (en) | Structure of the heterostructure-emitter and heterostructure-base transistor (HEHBT) | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 | |
| JPS60242672A (ja) | 半導体装置 | |
| JPH061782B2 (ja) | 半導体装置 | |
| JPS636878A (ja) | ヘテロ接合化合物バイポ−ラ・トランジスタ | |
| JPH0612778B2 (ja) | 半導体装置 |