JPS6010775A - ヘテロ接合バイポ−ラ半導体装置 - Google Patents

ヘテロ接合バイポ−ラ半導体装置

Info

Publication number
JPS6010775A
JPS6010775A JP11909483A JP11909483A JPS6010775A JP S6010775 A JPS6010775 A JP S6010775A JP 11909483 A JP11909483 A JP 11909483A JP 11909483 A JP11909483 A JP 11909483A JP S6010775 A JPS6010775 A JP S6010775A
Authority
JP
Japan
Prior art keywords
layer
inp
gold
semiconductor device
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11909483A
Other languages
English (en)
Inventor
Naoki Yokoyama
直樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11909483A priority Critical patent/JPS6010775A/ja
Publication of JPS6010775A publication Critical patent/JPS6010775A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7376—Resonant tunnelling transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　発明の技術分野 本発明はへテロ接合を有するバイポーラ箪導体装置に係
り、特にベース領域を超格子構造とじたヘテロ接合バイ
ポーラ半導体装置に関する。
（２）　技術の背景 最近ＭＢＥ（分子線エピタキシャル）法等の半導体成長
法が発達し、成長層の厚さを非常に正確に制御できるよ
うになっに０ このような成長方法の発達により、従来の気相あるいは
液相成長法では達成できなかった超格子（ｓｕｐｅｒ　
１ａｔｔｔｃｅ　）構造が可能となり、半導体デバイス
に応用されはじめている。
ところで一般にバイポーラトランジスタにおいて、高周
波特性あるいはスイッチング時間特性を向上させるため
にはベース抵抗を小さくすることが極めて重要である。
（３）　発明の目的 本発明は上記背景のうえになされたものであり。
その目的とするところはベース領域に超格子構造を採用
することによってベース抵抗値の低いヘテロ接合バイポ
ーラ半導体装置を提供することにある。
（４）　発明の構成 上記目的は本発明によれば、ベース領域をエネルギ・ギ
ャップの広い半導体と狭い半導体を交互に配置した超格
子構造としたヘテロ接合バイポーラ半導体装置を提供す
ることによって達成される。
（５）　発明の実施例 本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明によるヘテロ接合バイポーラトランジス
タの一実施例の断面図である。ただし以下、インジウム
・リンはＩｎＰ、インジウム・ガリウム・ヒ素はＩｎＧ
ａＡｓと記し、半導体の導電形は先頭に「ｎ−」あるい
は「Ｐ−」を付すことにする。
ｎ”−ＩｎＰ基板１の上にコレクタ領域としてｎ−Ｉｎ
Ｐ層２を形成し、その上にベース領域としてＩｎＰとＩ
ｎＧａＡｓの超格子層３を形成する。このＩ　ｎＧａＡ
ｓはノンドープであるが、ＩｎＰはドーピングされてお
り、Ｐ形不純物（Ｚｎ）の不純物濃度は１ｘｌＯｃｆｎ
　である。さらにその上にエミッタ領域として５Ｘ１０
　ｃｍ　のｎ−ＩｎＰ層４が形成され、エミッタ電極と
して金−ゲルマニウム合金（Ａｕ−Ｇｅ）ｌｉｉｔ５と
金Ａｕ層６が形成されてｎ−ＩｎＰ層４とオーミック接
触している。またベース電極として亜鉛Ｚｎ層７および
７′とその上に金Ａ　ｕ　層８および８′が形成されて
いる。コレクタ電極はｎ　−１ｎＰ基板Ｎ１の下の金−
ゲルマニウム（Ａｕ−Ｇｅ）層９と金Ａｕ層１０で形成
され、ｎ　−１ｎＰ基板１とオーミック接触をとってい
る。
次に、ベース領域に超格子構造を採用することで、なぜ
ベース抵抗が減少するかを第２図を用いて説明する。
第２図は第１図に示された本実施例のエミッターベース
界面のエネルギバンド図である。５×ｌ　Ｑ”　ｃｓ；
’のＩｎＰで形成されたエミッタ領域Ｅはベース領域Ｂ
と接合し、ベース領域ＢはノンドープＩｎＧａＡｓ層１
１とドープされたＩｎＰ層１２との超格子で構成されて
いる。Ｉ　ｎ　Ｇ　ａ　Ａ　ｓの方がＩｎＰよりエネル
ギ・ギャップが狭くなっており、エミッタ領域ＥのＩｎ
Ｐと接合した場合理論計算によると伝導帯の差△Ｅｃ　
−０，１１ｅ　Ｖ。
驚 価電子帯の羞△Ｅν＝　０．４８ｅ　Ｖであり、△Ｅｃ
〈△Ｅ、　となる。エミッタからベースへの電子の注入
効率は近似的にｅｘＰ　（△Ｅｖ　／　ｋ　Ｔ）に比例
するから、△Ｅｃ＜△Ｅｖ　であれば超格子構造による
注入効率の低下は起こらない。
その上、ＩｎＰ層１２はドーピングされてアクセプタ１
３が形成されているためにホール１４が容易にアクセプ
タ１３からＩｎＧａＡｓ層１１へ落ち込んで行く。しか
もＩｎＧａＡｓ層１１はノンドープであるからホール１
４が移動する時に散乱を受けないためホールの移動度は
通常の数倍に上昇する。このように超格子構造によって
ベース抵抗を減少させることができることになる。
上記においてはｎｐｎ構造を例示したが材料を選択すれ
ば同様にしてｐｎｐ形でも実施できる。
（６）　発明の効果 以上詳細に説明したように本発明のへテロ接合バイポー
ラ半導体装置はベース領域に超格子構造を採用すること
でベース抵抗を減少させ、スイッチング時間の短縮およ
び高周波特性の向上をもた５− らすという効果大なるものである。
【図面の簡単な説明】
第１図は本発明によるヘテロ接合バイポーラ半導体装置
の一実施例の断面図、第２図は超格子構造の動作を説明
するためのエネルギ・バンド図である。 ３・・・超格子層、　１１・・・ＩｎＧａＡａ層、　１
２−ＩｎＰ層、　１３・ ・・アクセプタ、　１４・・・ホール ６−

Claims (3)

    【特許請求の範囲】
  1. （１）　ベース領域を超格子構造としたことを特徴とす
    るヘテロ接合バイポーラ半導体装置。
  2. （２）　上記超格子構造はエネルギ・ギャップの広い半
    導体とエネルギ・ギャップの狭い半導体を交互に配置し
    た構造であることを特徴とする特許請求の範囲第１項記
    載のへテロ接合バイポーラ半導体装置。
  3. （３）　上記エネルギ・ギャップの広い半導体はＰ形半
    導体であり、エネルギ・ギャップの狭い半導体はノンド
    ープであることを特徴とする特許請求の範囲第２項記載
    のへテロ接合バイポーラ半導体装置。
JP11909483A 1983-06-30 1983-06-30 ヘテロ接合バイポ−ラ半導体装置 Pending JPS6010775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11909483A JPS6010775A (ja) 1983-06-30 1983-06-30 ヘテロ接合バイポ−ラ半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11909483A JPS6010775A (ja) 1983-06-30 1983-06-30 ヘテロ接合バイポ−ラ半導体装置

Publications (1)

Publication Number Publication Date
JPS6010775A true JPS6010775A (ja) 1985-01-19

Family

ID=14752748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11909483A Pending JPS6010775A (ja) 1983-06-30 1983-06-30 ヘテロ接合バイポ−ラ半導体装置

Country Status (1)

Country Link
JP (1) JPS6010775A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198903A (ja) * 1985-02-28 1986-09-03 Tokyo Inst Of Technol 電子増幅素子
JPS6233462A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
JPS6233460A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
JPS6233461A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
US4775882A (en) * 1986-11-19 1988-10-04 Rockwell International Corporation Lateral bipolar transistor
US4929997A (en) * 1986-12-22 1990-05-29 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5059545A (en) * 1985-08-23 1991-10-22 Texas Instruments Incorporated Three terminal tunneling device and method
US5206524A (en) * 1988-09-28 1993-04-27 At&T Bell Laboratories Heterostructure bipolar transistor
US5352911A (en) * 1991-10-28 1994-10-04 Trw Inc. Dual base HBT
US5477060A (en) * 1993-06-25 1995-12-19 The United States Of America As Represented By The Secretary Of The Army Infrared hot electron transistor with a superlattice base
US5543749A (en) * 1986-03-13 1996-08-06 Fujitsu Limited Resonant tunneling transistor
WO2004055902A1 (ja) * 2002-12-17 2004-07-01 Sumitomo Chemical Company, Limited 電子デバイス用半導体材料及びこれを用いた半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114455A (ja) * 1981-12-28 1983-07-07 Nec Corp 半導体装置
JPS58142574A (ja) * 1982-02-19 1983-08-24 Nec Corp トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114455A (ja) * 1981-12-28 1983-07-07 Nec Corp 半導体装置
JPS58142574A (ja) * 1982-02-19 1983-08-24 Nec Corp トランジスタ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198903A (ja) * 1985-02-28 1986-09-03 Tokyo Inst Of Technol 電子増幅素子
JPS6233462A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
JPS6233460A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
JPS6233461A (ja) * 1985-08-07 1987-02-13 Nec Corp 半導体装置
US5059545A (en) * 1985-08-23 1991-10-22 Texas Instruments Incorporated Three terminal tunneling device and method
US5543749A (en) * 1986-03-13 1996-08-06 Fujitsu Limited Resonant tunneling transistor
US4775882A (en) * 1986-11-19 1988-10-04 Rockwell International Corporation Lateral bipolar transistor
US4929997A (en) * 1986-12-22 1990-05-29 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5206524A (en) * 1988-09-28 1993-04-27 At&T Bell Laboratories Heterostructure bipolar transistor
US5352911A (en) * 1991-10-28 1994-10-04 Trw Inc. Dual base HBT
US5477060A (en) * 1993-06-25 1995-12-19 The United States Of America As Represented By The Secretary Of The Army Infrared hot electron transistor with a superlattice base
WO2004055902A1 (ja) * 2002-12-17 2004-07-01 Sumitomo Chemical Company, Limited 電子デバイス用半導体材料及びこれを用いた半導体素子

Similar Documents

Publication Publication Date Title
JPS5943097B2 (ja) 半導体デバイス
JPS6010775A (ja) ヘテロ接合バイポ−ラ半導体装置
JPH0525389B2 (ja)
Su et al. Double heterojunction GaAs/AlxGa1− xAs bipolar transistors prepared by molecular beam epitaxy
JPS6359272B2 (ja)
JPH07273311A (ja) 帯域対帯域共振トンネリング・トランジスタ
JPH0465532B2 (ja)
CA1237538A (en) Lateral bipolar transistor
JP2800299B2 (ja) ヘテロ構造半導体装置
Yanagihara et al. 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode
JP2808145B2 (ja) 半導体装置
JPS62298181A (ja) 半導体装置
JPS6024592B2 (ja) ワイドギヤツプエミツタトランジスタの製造方法
JPH0511656B2 (ja)
JPS6298674A (ja) 砒化ガリウム半導体装置
JP2621854B2 (ja) 高移動度トランジスタ
JPH07263708A (ja) トンネルトランジスタ
Won et al. Self-aligned In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As heterojunction bipolar transistors with graded interface on semi-insulating InP grown by molecular beam epitaxy
JP2855629B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0671003B2 (ja) バイポ−ラトランジスタ
JPH0671004B2 (ja) バイポ−ラトランジスタ
JP2743417B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2786208B2 (ja) 半導体装置
JPS63236358A (ja) 半導体装置
JPH07120791B2 (ja) 半導体装置