JPH0465532B2 - - Google Patents
Info
- Publication number
- JPH0465532B2 JPH0465532B2 JP58044604A JP4460483A JPH0465532B2 JP H0465532 B2 JPH0465532 B2 JP H0465532B2 JP 58044604 A JP58044604 A JP 58044604A JP 4460483 A JP4460483 A JP 4460483A JP H0465532 B2 JPH0465532 B2 JP H0465532B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- substrate
- conductivity
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 5
- 230000004888 barrier function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔本発明の分野〕
本発明は、バンド幅が広く10-12秒程度の速度
範囲でスイツチするような、増幅を行なう半導体
装置に関するものである。
範囲でスイツチするような、増幅を行なう半導体
装置に関するものである。
半導体装置における性能の利点は、確認されて
いるが、これらの装置が達成できる応答速度は、
制限されている。キヤリヤの走行時間を減少さ
せ、それによつて応答速度を向上させるために、
装置の寸法を減少させてキヤリヤの速度を増加さ
せることに、努力が払われてきた。しかしなが
ら、このような努力には、製造の困難さ及び印加
電圧についての深刻な制限が伴なつていた。
いるが、これらの装置が達成できる応答速度は、
制限されている。キヤリヤの走行時間を減少さ
せ、それによつて応答速度を向上させるために、
装置の寸法を減少させてキヤリヤの速度を増加さ
せることに、努力が払われてきた。しかしなが
ら、このような努力には、製造の困難さ及び印加
電圧についての深刻な制限が伴なつていた。
Proceedings of the IRE Vol.50，P.1527，
1962には、特に高速度の装置が報告されている。
この装置は、金属ベースの上で続けざまになつて
いる２つのシヨツトキ障壁ダイオードから成つて
いる。しかしながら、キヤリヤがエミツタ中の空
乏層を通過するのに長い移動時間を必要とし、そ
の上、エミツタの整流性接点について容量性の長
い充電時間を必要とするという点で、装置は制限
されるものであつた。
1962には、特に高速度の装置が報告されている。
この装置は、金属ベースの上で続けざまになつて
いる２つのシヨツトキ障壁ダイオードから成つて
いる。しかしながら、キヤリヤがエミツタ中の空
乏層を通過するのに長い移動時間を必要とし、そ
の上、エミツタの整流性接点について容量性の長
い充電時間を必要とするという点で、装置は制限
されるものであつた。
特願昭56−1306号は、２段のエミツタが提供さ
れ、第１段には高濃度のキヤリヤが存在し、高導
電度のベースに隣接する第２段には低い障壁が存
在する、改良された構造を示している。高導電度
のベース幅は、電子の平均自由行程程度である。
れ、第１段には高濃度のキヤリヤが存在し、高導
電度のベースに隣接する第２段には低い障壁が存
在する、改良された構造を示している。高導電度
のベース幅は、電子の平均自由行程程度である。
本発明の構造体は、ベース領域として働らくよ
うに、同じ導電型であるが、しかし異なる導電性
レベルの２つの半導体領域間で電界誘導される層
を、使用する。この層は、装置に印加される動作
電気バイアス電界により、形成される。この層
は、電子の平均自由行程程度であるので、拡散に
よるよりもむしろドリフト即ち加速によつて、キ
ヤリヤが装置のエミツタ領域からコレクタ領域へ
移動するような、バリステイツク（ballistic）型
の性能が達成される。
うに、同じ導電型であるが、しかし異なる導電性
レベルの２つの半導体領域間で電界誘導される層
を、使用する。この層は、装置に印加される動作
電気バイアス電界により、形成される。この層
は、電子の平均自由行程程度であるので、拡散に
よるよりもむしろドリフト即ち加速によつて、キ
ヤリヤが装置のエミツタ領域からコレクタ領域へ
移動するような、バリステイツク（ballistic）型
の性能が達成される。
第１図に、本発明による装置構造体が示されて
いる。この構造体は、高導電度のより大きなバン
ドギヤツプの領域１を有している。この領域１の
上には、低導電度のより小さなバンドギヤツプの
エピタキシヤル領域２が存在している。領域２は
かなり薄く、そして領域１よりも小さなバンドギ
ヤツプを有するより高い導電度のエピタキシヤル
領域３を有している。領域２のうちのより高い導
電度の部分４は、バイアス下でベースとなるもの
への電極として働らく。エミツタ、ベース及びコ
レクタの外部電気接点が夫々５，６及び７と示さ
れている。説明を容易にする為にｎ導電型が用い
られ、より高い導電度及びより低い導電度が＋及
び−として夫々示されるが、開示された原理を考
えれば、適切な調整によりＰ導電型も使用され得
ることは、容易に理解されるところである。
いる。この構造体は、高導電度のより大きなバン
ドギヤツプの領域１を有している。この領域１の
上には、低導電度のより小さなバンドギヤツプの
エピタキシヤル領域２が存在している。領域２は
かなり薄く、そして領域１よりも小さなバンドギ
ヤツプを有するより高い導電度のエピタキシヤル
領域３を有している。領域２のうちのより高い導
電度の部分４は、バイアス下でベースとなるもの
への電極として働らく。エミツタ、ベース及びコ
レクタの外部電気接点が夫々５，６及び７と示さ
れている。説明を容易にする為にｎ導電型が用い
られ、より高い導電度及びより低い導電度が＋及
び−として夫々示されるが、開示された原理を考
えれば、適切な調整によりＰ導電型も使用され得
ることは、容易に理解されるところである。
バイアス下では、より小さなバンドギヤツプの
エピタキシヤル領域２がより大きなバンドギヤツ
プの領域１と接する界面８において、一連の＋符
号で示された空乏層が領域１中に存在することに
なる。また、界面８のより小さなバンドギヤツプ
の領域２の側には、対応する蓄積層９が存在する
ことになる。第１図に示された本発明の構造体
は、コレクタとして働らくより大きなバンドギヤ
ツプの領域を有する。より小さなバンドギヤツプ
の領域中の蓄積層９は、外部回路接点４が提供さ
れているベース領域として働らく。エミツタ領域
は、２つの部分から成る。領域３は、n++として
示されているようにさらに高い導電度となつてお
り、これにより、電子が蓄積層９に対する低導電
度領域２における小さな障壁に出会うような、電
子について大きなシンク（sink）を提供すること
になる。蓄積層９は、使用物質及びバイアスに依
存する厚さのベースとして働らき、ほぼ電子の平
均自由行程程度の厚さである。
エピタキシヤル領域２がより大きなバンドギヤツ
プの領域１と接する界面８において、一連の＋符
号で示された空乏層が領域１中に存在することに
なる。また、界面８のより小さなバンドギヤツプ
の領域２の側には、対応する蓄積層９が存在する
ことになる。第１図に示された本発明の構造体
は、コレクタとして働らくより大きなバンドギヤ
ツプの領域を有する。より小さなバンドギヤツプ
の領域中の蓄積層９は、外部回路接点４が提供さ
れているベース領域として働らく。エミツタ領域
は、２つの部分から成る。領域３は、n++として
示されているようにさらに高い導電度となつてお
り、これにより、電子が蓄積層９に対する低導電
度領域２における小さな障壁に出会うような、電
子について大きなシンク（sink）を提供すること
になる。蓄積層９は、使用物質及びバイアスに依
存する厚さのベースとして働らき、ほぼ電子の平
均自由行程程度の厚さである。
このように、本発明の構造体は、動作電位から
の電界によつてつくられる、高速度、バリステイ
ツク導電型のベースを有する。
の電界によつてつくられる、高速度、バリステイ
ツク導電型のベースを有する。
領域１は、より大きなバンドギヤツプの物質を
有するコレクタとして働らくことになる。例え
ば、領域１は、GaAlAsである。コレクタ領域１
の導電度は、117原子／c.c.程度のｎ導電型をもた
らす不純物のドーピングで生じるような、適度に
高いもの、即ちn+になつている。
有するコレクタとして働らくことになる。例え
ば、領域１は、GaAlAsである。コレクタ領域１
の導電度は、117原子／c.c.程度のｎ導電型をもた
らす不純物のドーピングで生じるような、適度に
高いもの、即ちn+になつている。
界面８において、より小さなバンドギヤツプの
エピタキシヤル半導体領域２は、領域１と接す
る。領域２は、例えばGaAsであり、1015原子／
c.c.程度のｎ導電型をもたらす不純物のドーピング
により生じるような、ｎ型のより低い導電度を有
する。
エピタキシヤル半導体領域２は、領域１と接す
る。領域２は、例えばGaAsであり、1015原子／
c.c.程度のｎ導電型をもたらす不純物のドーピング
により生じるような、ｎ型のより低い導電度を有
する。
領域２の厚さは、1000Å程度である。n++とし
て示されたより高い導電度の領域３は、エミツタ
の１部分として働らく。領域３は、領域１よりも
小さなバンドギヤツプを有し、例えば、GaAsで
ある。領域３は、装置のエミツタ用にキヤリヤの
大きな源を提供するものである。n++は、1018原
子／c.c.程度のｎ導電型をもたらす不純物のドーピ
ングにより提供され得る。ベースとして働らくこ
とになる蓄積層９へのオーミツク接点４は、1017
原子／c.c.程度までｎ導電型をもたらす不純物で局
所的にドープされ得る。互いに関係付けられた第
２，１図乃至第２，３図に示されたような、第１
図の構造体についてのバイアスの効果は、次のよ
うなものである。即ち、広いバンドギヤツプのコ
レクタ１から及び非常にドープされたエミツタ３
からの電子のあふれ出しが存在することがある。
このエミツタ３は、界面８付近の領域２について
の初期の高抵抗率を変えて、外部のベース接点６
へ領域４を介して抵抗的に接続される、界面８に
おける蓄積層９を生じる。
て示されたより高い導電度の領域３は、エミツタ
の１部分として働らく。領域３は、領域１よりも
小さなバンドギヤツプを有し、例えば、GaAsで
ある。領域３は、装置のエミツタ用にキヤリヤの
大きな源を提供するものである。n++は、1018原
子／c.c.程度のｎ導電型をもたらす不純物のドーピ
ングにより提供され得る。ベースとして働らくこ
とになる蓄積層９へのオーミツク接点４は、1017
原子／c.c.程度までｎ導電型をもたらす不純物で局
所的にドープされ得る。互いに関係付けられた第
２，１図乃至第２，３図に示されたような、第１
図の構造体についてのバイアスの効果は、次のよ
うなものである。即ち、広いバンドギヤツプのコ
レクタ１から及び非常にドープされたエミツタ３
からの電子のあふれ出しが存在することがある。
このエミツタ３は、界面８付近の領域２について
の初期の高抵抗率を変えて、外部のベース接点６
へ領域４を介して抵抗的に接続される、界面８に
おける蓄積層９を生じる。
バイアスが０の第２，１図を参照するに、エミ
ツタのキヤリヤ・シンク部分に対応するn++領域
３では、多くのキヤリヤが示されている。n-領
域２の他方の側については、n+領域１との界面
において、障壁近くのn+領域中に空乏層が＋の
符号で示され、蓄積領域９に存在する負のキヤリ
ヤが、界面の場所における電位井戸中に、幾つか
の−符号で示されている。
ツタのキヤリヤ・シンク部分に対応するn++領域
３では、多くのキヤリヤが示されている。n-領
域２の他方の側については、n+領域１との界面
において、障壁近くのn+領域中に空乏層が＋の
符号で示され、蓄積領域９に存在する負のキヤリ
ヤが、界面の場所における電位井戸中に、幾つか
の−符号で示されている。
次に第２，２図を参照するに、小さな順方向バ
イアス下では、エミツタのn++領域３の部分に構
成された大きな供給源から、追加の電子が注入さ
れる。しかしながら、これらの電子は、領域１と
領域２の間のバンドギヤツプの差のために、界面
８に現われるヘテロ接合の障壁を越えて脱出し、
ベース接点４の方へと横方向に拡散することが、
できないので、低バイアスにおける電流の流れ
は、小さい。
イアス下では、エミツタのn++領域３の部分に構
成された大きな供給源から、追加の電子が注入さ
れる。しかしながら、これらの電子は、領域１と
領域２の間のバンドギヤツプの差のために、界面
８に現われるヘテロ接合の障壁を越えて脱出し、
ベース接点４の方へと横方向に拡散することが、
できないので、低バイアスにおける電流の流れ
は、小さい。
さて、第２，３図を参照するに、大きな順方向
バイアス下では、ヘテロ接合の障壁の高さを越え
るエミツタ・ベース電圧において、注入のエネル
ギーがもはやコレクタの障壁よりも大きいので、
電子は、ベース領域を通過して、コレクタにより
収集されることになる。電界誘導されたベース領
域の厚さは、電子の平均自由行程よりも小さいの
で、通過は、本質的に衝突を免れる。よつて、ベ
ースでは、追加の電子の実質的な損失は、起きな
いことになる。
バイアス下では、ヘテロ接合の障壁の高さを越え
るエミツタ・ベース電圧において、注入のエネル
ギーがもはやコレクタの障壁よりも大きいので、
電子は、ベース領域を通過して、コレクタにより
収集されることになる。電界誘導されたベース領
域の厚さは、電子の平均自由行程よりも小さいの
で、通過は、本質的に衝突を免れる。よつて、ベ
ースでは、追加の電子の実質的な損失は、起きな
いことになる。
第３図に、装置の電気動作特性が示されてい
る。
る。
さて、第３図を参照するに、性能の結果は、次
のようになる。即ち、一旦第３図に点々で示され
ているようなコレクタ障壁φBを越えてしまうと、
エミツタ及びコレクタの電流Ie及びIcは、迅速に
増加して、装置の電力利得を与える。
のようになる。即ち、一旦第３図に点々で示され
ているようなコレクタ障壁φBを越えてしまうと、
エミツタ及びコレクタの電流Ie及びIcは、迅速に
増加して、装置の電力利得を与える。
本発明による装置を製造するに際して、分子線
エピタキシ（MBE）の周知技術が都合よく、使
用されることになるであろう。なぜなら、この技
術で小さな寸法が達成できるし、使用される温度
は、不純物を実質的に移動させるほど、高くはな
いからである。MBE技術は、長年利用されてき
たものであり、当業者であれば、約20Å程度の小
さな厚さに半導体をエピタキシヤル方法で成長さ
せたり、５Å程度の鮮明な境界を形成することが
できる。分子線エピタキシでは、エピタキシヤ
ル・ヘテロ接合の界面が、領域１の約1017から領
域２の約1015までのドーピング及び約５Åの寸法
で、達成され得る。そして、領域２の厚さは、約
1019までのドーピング・レベルの変化が起り得る
領域３の界面までが、1000Åより小さくなるよう
に限定され得る。
エピタキシ（MBE）の周知技術が都合よく、使
用されることになるであろう。なぜなら、この技
術で小さな寸法が達成できるし、使用される温度
は、不純物を実質的に移動させるほど、高くはな
いからである。MBE技術は、長年利用されてき
たものであり、当業者であれば、約20Å程度の小
さな厚さに半導体をエピタキシヤル方法で成長さ
せたり、５Å程度の鮮明な境界を形成することが
できる。分子線エピタキシでは、エピタキシヤ
ル・ヘテロ接合の界面が、領域１の約1017から領
域２の約1015までのドーピング及び約５Åの寸法
で、達成され得る。そして、領域２の厚さは、約
1019までのドーピング・レベルの変化が起り得る
領域３の界面までが、1000Åより小さくなるよう
に限定され得る。
種々の電極への接点の製造が、通常のフオトリ
ソグラフイ・プロセスを用いて、行なわれる。
ソグラフイ・プロセスを用いて、行なわれる。
以上、主キヤリヤのバリステイツク転送用のベ
ースとして、２つの異なるバンドギヤツプの半導
体間に形成されたヘテロ接合に蓄積層及び空乏層
の領領域を用いることにより、従来のようなキヤ
リヤの流れを制御する領域をキヤリヤの平均自由
行程長程度に形成しなければならないというトラ
ンジスタの構造上及び製造上の困難さを解決した
高速度のトランジスタを提供する技術が示され
た。
ースとして、２つの異なるバンドギヤツプの半導
体間に形成されたヘテロ接合に蓄積層及び空乏層
の領領域を用いることにより、従来のようなキヤ
リヤの流れを制御する領域をキヤリヤの平均自由
行程長程度に形成しなければならないというトラ
ンジスタの構造上及び製造上の困難さを解決した
高速度のトランジスタを提供する技術が示され
た。
第１図は、本発明による構造体の概略図であ
る。第２，１図乃至２，３図は、寸法が互いに関
係づけられた、バイアス下の第１図の装置の領域
に関するバンドのエネルギを示す図である。第３
図は、本発明による構造体の電気動作特性を示す
グラフである。 １……高導電度のより大きなバンドギヤツプの
領域、２……低導電度のより小さなバンドギヤツ
プの領域、８……界面、９……蓄積層。
る。第２，１図乃至２，３図は、寸法が互いに関
係づけられた、バイアス下の第１図の装置の領域
に関するバンドのエネルギを示す図である。第３
図は、本発明による構造体の電気動作特性を示す
グラフである。 １……高導電度のより大きなバンドギヤツプの
領域、２……低導電度のより小さなバンドギヤツ
プの領域、８……界面、９……蓄積層。
Claims (1)
- 【特許請求の範囲】 １ 不純物を含みコレクタ領域として働く半導体
基体と、 前記基体とエピタキシヤルに接合し、バイアス
下で接合界面にベース領域として働くキヤリヤ蓄
積層が形成され、バンドギヤツプが前記基体より
も小さく導電度が前記基体よりも低くなるように
前記基体と同じ導電型の不純物を含み、キヤリヤ
の平均自由行程長よりも厚いエミツタ領域の一部
分として働く第１半導体層と、 前記第１半導体層とエピタキシヤルに接合し、
バンドギヤツプが前記基体よりも小さく導電度が
前記基体よりも高くなるように前記基体と同じ導
電型の不純物を含み、エミツタ領域として働く第
２半導体層と、 前記基体、前記第１半導体層及び前記第２半導
体層の夫々に対する電気接点手段と、 を備えるトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/371,849 US4910562A (en) | 1982-04-26 | 1982-04-26 | Field induced base transistor |
| US371849 | 1982-04-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192383A JPS58192383A (ja) | 1983-11-09 |
| JPH0465532B2 true JPH0465532B2 (ja) | 1992-10-20 |
Family
ID=23465650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58044604A Granted JPS58192383A (ja) | 1982-04-26 | 1983-03-18 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4910562A (ja) |
| EP (1) | EP0092645B1 (ja) |
| JP (1) | JPS58192383A (ja) |
| DE (1) | DE3378944D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986001939A1 (en) * | 1984-09-21 | 1986-03-27 | American Telephone & Telegraph Company | A novel semiconductor device |
| US4691215A (en) * | 1985-01-09 | 1987-09-01 | American Telephone And Telegraph Company | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter |
| JPH088350B2 (ja) * | 1985-04-08 | 1996-01-29 | 日本電気株式会社 | 半導体装置 |
| JPS61248561A (ja) * | 1985-04-25 | 1986-11-05 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 半導体構造体 |
| FI81682C (fi) * | 1986-12-29 | 1990-11-12 | Elecid Ab Oy | Kabelbrottdetektor. |
| JPH02327A (ja) * | 1987-10-09 | 1990-01-05 | Fujitsu Ltd | 半導体装置 |
| US4839702A (en) * | 1987-11-20 | 1989-06-13 | Bell Communications Research, Inc. | Semiconductor device based on charge emission from a quantum well |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127383A (ja) * | 1982-01-18 | 1983-07-29 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | ヘテロ接合トランジスタ形半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3234057A (en) * | 1961-06-23 | 1966-02-08 | Ibm | Semiconductor heterojunction device |
| BE634299A (ja) * | 1962-06-29 | 1900-01-01 | ||
| US3445734A (en) * | 1965-12-22 | 1969-05-20 | Ibm | Single diffused surface transistor and method of making same |
| GB1502165A (en) * | 1974-04-10 | 1978-02-22 | Sony Corp | Semiconductor devices |
| US4075651A (en) * | 1976-03-29 | 1978-02-21 | Varian Associates, Inc. | High speed fet employing ternary and quarternary iii-v active layers |
| CA1145482A (en) * | 1979-12-28 | 1983-04-26 | Takashi Mimura | High electron mobility single heterojunction semiconductor device |
| JPS5946103B2 (ja) * | 1980-03-10 | 1984-11-10 | 日本電信電話株式会社 | トランジスタ |
| US4326208A (en) * | 1980-03-26 | 1982-04-20 | International Business Machines Corporation | Semiconductor inversion layer transistor |
| US4366493A (en) * | 1980-06-20 | 1982-12-28 | International Business Machines Corporation | Semiconductor ballistic transport device |
| US4410903A (en) * | 1981-02-02 | 1983-10-18 | The United States Of America As Represented By The Secretary Of The Navy | Heterojunction-diode transistor EBS amplifier |
| GB2128026B (en) * | 1982-10-01 | 1986-03-26 | Gen Electric Co Plc | Transistors |
-
1982
- 1982-04-26 US US07/371,849 patent/US4910562A/en not_active Expired - Fee Related
-
1983
- 1983-02-01 DE DE8383100929T patent/DE3378944D1/de not_active Expired
- 1983-02-01 EP EP83100929A patent/EP0092645B1/en not_active Expired
- 1983-03-18 JP JP58044604A patent/JPS58192383A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127383A (ja) * | 1982-01-18 | 1983-07-29 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | ヘテロ接合トランジスタ形半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4910562A (en) | 1990-03-20 |
| DE3378944D1 (en) | 1989-02-16 |
| JPS58192383A (ja) | 1983-11-09 |
| EP0092645A2 (en) | 1983-11-02 |
| EP0092645B1 (en) | 1989-01-11 |
| EP0092645A3 (en) | 1986-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| KR890003379B1 (ko) | 화합물 반도체 집적회로장치 | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| JPS589366A (ja) | トランジスタ | |
| JPH0541520A (ja) | 半導体装置 | |
| US4839703A (en) | High speed and power transistor | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JPH0624208B2 (ja) | 半導体装置 | |
| US4164747A (en) | Semiconductor arrangement | |
| JPH06506563A (ja) | 半導体素子 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0465532B2 (ja) | ||
| US3500141A (en) | Transistor structure | |
| JPH0665217B2 (ja) | トランジスタ | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JP3030070B2 (ja) | 半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP3046320B2 (ja) | 半導体装置 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPH0795598B2 (ja) | 半導体装置 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0458706B2 (ja) | ||
| JPH07263708A (ja) | トンネルトランジスタ |