JP2808145B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2808145B2 JP2808145B2 JP1215948A JP21594889A JP2808145B2 JP 2808145 B2 JP2808145 B2 JP 2808145B2 JP 1215948 A JP1215948 A JP 1215948A JP 21594889 A JP21594889 A JP 21594889A JP 2808145 B2 JP2808145 B2 JP 2808145B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- ingaas
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔概要〕 ヘテロジャンクションバイポーラトランジスタ（以
下、HBTと云う。）、ホットエレクトロントランジスタ
（以下、HETと云う。）、及び、レゾナントトンネリン
グホットエレクトロントランジスタ（以下、RHETと云
う。）の改良、特に、ベース・コレクタ間の接合容量を
低減する改良に関し、 ベース・コレクタ間の接合面積を小さくして接合容量
を減少し、動作速度の速いHBT、HET、及び、RHETを供給
することを目的とし、 上記の目的のうちのHBTは、基板上にｎ型のInGaAs層
よりなるコレクタコンタクト層が形成され、このｎ型の
InGaAs層よりなるコレクタコンタクト層の一部領域上
に、ｎ型のInP層よりなるコレクタ層が形成され、この
ｎ型のInP層よりなるコレクタ層上に、このコレクタ層
よりひさし状に突出してｐ型のInGaAs層よりなるベース
層が形成され、このｐ型のInGaAsよりなるベース層上
に、ｎ型のInAlAs層よりなり、前記のコレクタ層とおゝ
むね同一の面積を有するエミッタ層が形成され、このｎ
型のInAlAs層よりなるエミッタ層上に、n+型のInGaAs層
よりなるエミッタコンタクト層が形成され、このn+型の
InGaAs層よりなるエミッタコンタクト層上にエミッタ電
極が形成され、前記のｐ型のInGaAs層よりなるベース層
上にベース電極が形成され、前記のｎ型のInGaAs層より
なるコレクタコンタクト層上にコレクタ電極が形成され
ている半導体装置をもって構成される。
下、HBTと云う。）、ホットエレクトロントランジスタ
（以下、HETと云う。）、及び、レゾナントトンネリン
グホットエレクトロントランジスタ（以下、RHETと云
う。）の改良、特に、ベース・コレクタ間の接合容量を
低減する改良に関し、 ベース・コレクタ間の接合面積を小さくして接合容量
を減少し、動作速度の速いHBT、HET、及び、RHETを供給
することを目的とし、 上記の目的のうちのHBTは、基板上にｎ型のInGaAs層
よりなるコレクタコンタクト層が形成され、このｎ型の
InGaAs層よりなるコレクタコンタクト層の一部領域上
に、ｎ型のInP層よりなるコレクタ層が形成され、この
ｎ型のInP層よりなるコレクタ層上に、このコレクタ層
よりひさし状に突出してｐ型のInGaAs層よりなるベース
層が形成され、このｐ型のInGaAsよりなるベース層上
に、ｎ型のInAlAs層よりなり、前記のコレクタ層とおゝ
むね同一の面積を有するエミッタ層が形成され、このｎ
型のInAlAs層よりなるエミッタ層上に、n+型のInGaAs層
よりなるエミッタコンタクト層が形成され、このn+型の
InGaAs層よりなるエミッタコンタクト層上にエミッタ電
極が形成され、前記のｐ型のInGaAs層よりなるベース層
上にベース電極が形成され、前記のｎ型のInGaAs層より
なるコレクタコンタクト層上にコレクタ電極が形成され
ている半導体装置をもって構成される。
上記の目的のうちのHETは、基板上にｎ型のInGaAs層
よりなるコレクタ層が形成され、このｎ型のInGaAs層よ
りなるコレクタ層の一部領域上に、ｉ型のInP層よりな
るコレクタバリヤ層が形成され、このｉ型のInP層より
なるコレクタバリヤ層上に、このコレクタバリヤ層より
ひさし状に突出してｎ型のInGaAs層よりなるベース層が
形成され、このｎ型のInGaAs層よりなるベース層上に、
ｉ型のInAlAs層よりなり前記のコレクタバリヤ層とおゝ
むね同一の面積を有するエミッタバリヤ層が形成され、
このｉ型のInAlAS層よりなるエミッタバリヤ層上に、ｎ
型のInGaAs層よりなるエミッタ層が形成され、このｎ型
のInGaAs層よりなるエミッタ層上にエミッタ電極が形成
され、前記のｎ型のInGaAs層よりなるベース層上にベー
ス電極が形成され、前記のｎ型のInGaAs層よりなるコレ
クタ層上にコレクタ電極が形成されている半導体装置を
もって構成される。
よりなるコレクタ層が形成され、このｎ型のInGaAs層よ
りなるコレクタ層の一部領域上に、ｉ型のInP層よりな
るコレクタバリヤ層が形成され、このｉ型のInP層より
なるコレクタバリヤ層上に、このコレクタバリヤ層より
ひさし状に突出してｎ型のInGaAs層よりなるベース層が
形成され、このｎ型のInGaAs層よりなるベース層上に、
ｉ型のInAlAs層よりなり前記のコレクタバリヤ層とおゝ
むね同一の面積を有するエミッタバリヤ層が形成され、
このｉ型のInAlAS層よりなるエミッタバリヤ層上に、ｎ
型のInGaAs層よりなるエミッタ層が形成され、このｎ型
のInGaAs層よりなるエミッタ層上にエミッタ電極が形成
され、前記のｎ型のInGaAs層よりなるベース層上にベー
ス電極が形成され、前記のｎ型のInGaAs層よりなるコレ
クタ層上にコレクタ電極が形成されている半導体装置を
もって構成される。
上記の目的のうちのRHETは、基板上にｎ型のInGaAs層
よりなるコレクタ層が形成され、このｎ型のInGaAs層よ
りなるコレクタ層の一部領域上に、ｉ型のInP層よりな
るコレクタバリヤ層が形成され、このｉ型のInP層より
なるコレクタバリヤ層上に、このコレクタバリヤ層より
ひさし状に突出してｎ型のInGaAs層よりなるベース層が
形成され、このｎ型のInGaAs層よりなるベース層上に、
ｉ型のInAlAs層よりなり前記のコレクタバリヤ層とおゝ
むね同一の面積を有する第１のエミッタバリヤ層が形成
され、このｉ型のInAlAs層よりなる第１のエミッタバリ
ヤ層上に、ｉ型のInGaAs層とｉ型のInAlAs層よるなる第
２のエミッタバリヤ層とが順次形成され、このｉ型のIn
AlAs層よりなる第２のエミッタバリヤ層上に、ｎ型のIn
GaAs層よりなるエミッタ層が形成され、このｎ型のInGa
As層よりなるエミッタ層上にエミッタ電極が形成され、
前記のｎ型のInGaAs層よりなるベース層上にベース電極
が形成され、前記のｎ型のInGaAs層よりなるコレクタ層
上にコレクタ電極が形成されている半導体装置をもって
構成される。
よりなるコレクタ層が形成され、このｎ型のInGaAs層よ
りなるコレクタ層の一部領域上に、ｉ型のInP層よりな
るコレクタバリヤ層が形成され、このｉ型のInP層より
なるコレクタバリヤ層上に、このコレクタバリヤ層より
ひさし状に突出してｎ型のInGaAs層よりなるベース層が
形成され、このｎ型のInGaAs層よりなるベース層上に、
ｉ型のInAlAs層よりなり前記のコレクタバリヤ層とおゝ
むね同一の面積を有する第１のエミッタバリヤ層が形成
され、このｉ型のInAlAs層よりなる第１のエミッタバリ
ヤ層上に、ｉ型のInGaAs層とｉ型のInAlAs層よるなる第
２のエミッタバリヤ層とが順次形成され、このｉ型のIn
AlAs層よりなる第２のエミッタバリヤ層上に、ｎ型のIn
GaAs層よりなるエミッタ層が形成され、このｎ型のInGa
As層よりなるエミッタ層上にエミッタ電極が形成され、
前記のｎ型のInGaAs層よりなるベース層上にベース電極
が形成され、前記のｎ型のInGaAs層よりなるコレクタ層
上にコレクタ電極が形成されている半導体装置をもって
構成される。
本発明は、HBT、HET、及び、RHETの改良、特に、ベー
ス・コレクタ間の接合容量を低減する改良に関する。
ス・コレクタ間の接合容量を低減する改良に関する。
化合物半導体を使用したHETは、ベース層を走行する
電子の速度が108cm/s程度で、電界効果トランジスタに
比べて１桁程度速いため、超高速デバイスとして注目さ
れている。現在は、エミッタ層、ベース層、コレクタ層
にGaAsを使用し、エミッタバリヤ層にAlGaAsを使用した
HETが主流をなしているが、エミッタ層、ベース層、コ
レクタ層にInGaAsを使用し、エミッタバリヤ層にInAlAs
を使用すると、InGaAsの電子の移動度がGaAsに比べて大
きいことから、より高速化が可能になり、また、InGaAs
のＬ谷とΓ谷のセパレーションエネルギーがGaAsに比べ
て大きいので、電流利得をさらに大きくすることが可能
である。
電子の速度が108cm/s程度で、電界効果トランジスタに
比べて１桁程度速いため、超高速デバイスとして注目さ
れている。現在は、エミッタ層、ベース層、コレクタ層
にGaAsを使用し、エミッタバリヤ層にAlGaAsを使用した
HETが主流をなしているが、エミッタ層、ベース層、コ
レクタ層にInGaAsを使用し、エミッタバリヤ層にInAlAs
を使用すると、InGaAsの電子の移動度がGaAsに比べて大
きいことから、より高速化が可能になり、また、InGaAs
のＬ谷とΓ谷のセパレーションエネルギーがGaAsに比べ
て大きいので、電流利得をさらに大きくすることが可能
である。
また、InGaAs層と、InGaAsよりバンドギャップE9の大
きいInAlAs層とのヘテロジャンクションを使用したHBT
は、電流利得が高いこと、寄生抵抗が低いこと等の特徴
を有している。
きいInAlAs層とのヘテロジャンクションを使用したHBT
は、電流利得が高いこと、寄生抵抗が低いこと等の特徴
を有している。
HBT、HET、さらにはHETのエミッタバリヤ層を２段に
形成したRHETは、いずれも類似した構成をなしているの
で、それらの代表例としてHETの構成を第８図に示す。
図において、１はInP基板であり、16は不純物濃度約１
×1019cm-3、厚さ約3,000Åのn+−InGaAs層よりなるコ
レクタ層であり、17は不純物濃度約１×1018cm-3、厚さ
約1,000Åのｎ−InGaAs層よりなるサブコレクタ層であ
り、18は厚さ約2,000Åのｉ−InAlGaAs層よりなるコレ
クタバリヤ層であり、11は不純物濃度約１×1018cm-3、
厚さ約300Åのｎ−InGaAs層よりなるベース層であり、1
2は厚さ約50Åのｉ−InAlAs層よりなるエミッタバリヤ
層であり、13は不純物濃度約５×1019cm-3、厚さ約2,00
0Åのｎ−InGaAs層よりなるエミッタ層であり、Ｅはエ
ミッタ電極であり、Ｂはベース電極であり、Ｃはコレク
タ電極である。第９図に、このHETにバイアス電圧を印
加した時のバンドダイヤグラムを示す。こゝで、ECは伝
導帯の底のエネルギーを示し、EFはフェルミレベルを示
す。バイアス電圧印加時には、エミッタ層からのホット
エレクトロンがエミッタバリヤ層をトンネリングしてベ
ース層に流れ、さらにコレクタバリヤ層を越えてコレク
タ層に流入する。なお、ベース層に本来存在するエレク
トロンがコレクタ層に流れるのは、コレクタバリヤ層に
よって抑制される。
形成したRHETは、いずれも類似した構成をなしているの
で、それらの代表例としてHETの構成を第８図に示す。
図において、１はInP基板であり、16は不純物濃度約１
×1019cm-3、厚さ約3,000Åのn+−InGaAs層よりなるコ
レクタ層であり、17は不純物濃度約１×1018cm-3、厚さ
約1,000Åのｎ−InGaAs層よりなるサブコレクタ層であ
り、18は厚さ約2,000Åのｉ−InAlGaAs層よりなるコレ
クタバリヤ層であり、11は不純物濃度約１×1018cm-3、
厚さ約300Åのｎ−InGaAs層よりなるベース層であり、1
2は厚さ約50Åのｉ−InAlAs層よりなるエミッタバリヤ
層であり、13は不純物濃度約５×1019cm-3、厚さ約2,00
0Åのｎ−InGaAs層よりなるエミッタ層であり、Ｅはエ
ミッタ電極であり、Ｂはベース電極であり、Ｃはコレク
タ電極である。第９図に、このHETにバイアス電圧を印
加した時のバンドダイヤグラムを示す。こゝで、ECは伝
導帯の底のエネルギーを示し、EFはフェルミレベルを示
す。バイアス電圧印加時には、エミッタ層からのホット
エレクトロンがエミッタバリヤ層をトンネリングしてベ
ース層に流れ、さらにコレクタバリヤ層を越えてコレク
タ層に流入する。なお、ベース層に本来存在するエレク
トロンがコレクタ層に流れるのは、コレクタバリヤ層に
よって抑制される。
〔発明が解決しようとする課題〕 ところで、HETをはじめ、HETと類似した構成を有する
HBT、RHETをさらに高速化するためには、いずれもベー
ス・コレクタ間の接合容量を低減することが必要であ
る。
HBT、RHETをさらに高速化するためには、いずれもベー
ス・コレクタ間の接合容量を低減することが必要であ
る。
第８図に示すHETにおいてベース・コレクタ間の接合
容量を低減するには、ｉ−InAlGaAs層よりなるコレクタ
バリヤ層18をコレクタ電流通路として必要のない領域、
即ち、ベース電極Ｂ直下の領域から選択的にエッチング
除去する方法と、同じくベース電極Ｂ直下のｎ−InGaAs
層よりなるサブコレクタ層17にイオン注入をなしてこれ
を不活性化する方法とが考えられる。しかし、ｉ−InAl
GaAs層よりなるコレクタバリヤ層18は、HETを構成する
他の層と同一の元素を含むため、これを選択的にエッチ
ングすることは困難である。また、イオン注入による不
活性化も、サブコレクタ層17をなすInGaAsのバンドギャ
ップが0.75eVと狭いため困難である。
容量を低減するには、ｉ−InAlGaAs層よりなるコレクタ
バリヤ層18をコレクタ電流通路として必要のない領域、
即ち、ベース電極Ｂ直下の領域から選択的にエッチング
除去する方法と、同じくベース電極Ｂ直下のｎ−InGaAs
層よりなるサブコレクタ層17にイオン注入をなしてこれ
を不活性化する方法とが考えられる。しかし、ｉ−InAl
GaAs層よりなるコレクタバリヤ層18は、HETを構成する
他の層と同一の元素を含むため、これを選択的にエッチ
ングすることは困難である。また、イオン注入による不
活性化も、サブコレクタ層17をなすInGaAsのバンドギャ
ップが0.75eVと狭いため困難である。
本発明の目的は、この欠点を解消することにあり、ベ
ース・コレクタ間の接合面積を小さくして接合容量を減
少し、動作速度の速いHBT、HET、及び、RHETを供給する
ことにある。
ース・コレクタ間の接合面積を小さくして接合容量を減
少し、動作速度の速いHBT、HET、及び、RHETを供給する
ことにある。
上記の目的のうちのHBTは、基板上に順次形成され
た、ｎ型のInGaAs層よりなるコレクタコンタクト層と、
ｎ型のInP層よりなるコレクタ層と、ｐ型のInGaAs層よ
りなるベース層と、ｎ型のエミッタ層とからなり、前記
ベース層にコンタクトするベース電極を有する構造を有
する半導体装置において、前記ベース電極の直下に対応
する領域に前記コレクタ層を設けない構造を有する半導
体装置によって達成される。
た、ｎ型のInGaAs層よりなるコレクタコンタクト層と、
ｎ型のInP層よりなるコレクタ層と、ｐ型のInGaAs層よ
りなるベース層と、ｎ型のエミッタ層とからなり、前記
ベース層にコンタクトするベース電極を有する構造を有
する半導体装置において、前記ベース電極の直下に対応
する領域に前記コレクタ層を設けない構造を有する半導
体装置によって達成される。
上記の目的のうちのHETとRHETとは、基板上に順次形
成された、ｎ型のInGaAs層よりなるコレクタ層と、InP
層よりなるコレクタバリヤ層と、ｎ型のInGaAs層よりな
るベース層と、エミッタバリヤ層と、ｎ型のエミッタ層
と、からなり、前記ベース層にコンタクトするベース電
極を有する構造を有する半導体装置において、前記ベー
ス電極の直下に対応する領域に前記コレクタバリヤ層を
設けない構造を有する半導体装置によって達成される。
成された、ｎ型のInGaAs層よりなるコレクタ層と、InP
層よりなるコレクタバリヤ層と、ｎ型のInGaAs層よりな
るベース層と、エミッタバリヤ層と、ｎ型のエミッタ層
と、からなり、前記ベース層にコンタクトするベース電
極を有する構造を有する半導体装置において、前記ベー
ス電極の直下に対応する領域に前記コレクタバリヤ層を
設けない構造を有する半導体装置によって達成される。
本発明の請求項１に対応するHBTにおいては、コレク
タ層にｎ−InPを使用し、また、請求項２に対応するHET
と請求項３に対応するRHETとにおいては、コレクタバリ
ヤ層にｉ−InPを使用し、これを水10と塩酸１との混合
液を使用して選択的にサイドエッチングすることによっ
て、HBTの場合にはベース電極直下のコレクタ層が除去
され、また、HETとRHETとにおいては、ベース電極直下
のコレクタバリヤ層が除去されているので、ベース・コ
レクタ間の接合面積が小さくなって接合容量が減少し、
動作速度が一層高速化される。なお、コレクタバリヤ層
が従来のInAlGaAs層からInP層に変わっても、トランジ
スタの特性に大きな変化はない。
タ層にｎ−InPを使用し、また、請求項２に対応するHET
と請求項３に対応するRHETとにおいては、コレクタバリ
ヤ層にｉ−InPを使用し、これを水10と塩酸１との混合
液を使用して選択的にサイドエッチングすることによっ
て、HBTの場合にはベース電極直下のコレクタ層が除去
され、また、HETとRHETとにおいては、ベース電極直下
のコレクタバリヤ層が除去されているので、ベース・コ
レクタ間の接合面積が小さくなって接合容量が減少し、
動作速度が一層高速化される。なお、コレクタバリヤ層
が従来のInAlGaAs層からInP層に変わっても、トランジ
スタの特性に大きな変化はない。
以下、図面を参照しつゝ、本発明に係る半導体装置の
三つの実施例について、その製造方法を説明して、本発
明の構成と特有の効果とをさらに明らかにする。
三つの実施例について、その製造方法を説明して、本発
明の構成と特有の効果とをさらに明らかにする。
第１例（請求項１に対応するHBTの製造方法） 第２図参照 InP基板１上に、分子線エピタキシャル成長法を使用
して、不純物濃度約１×1019cm-3、厚さ約3,000Åのｎ
−InGaAs層２と、不純物濃度約１×1018cm-3、厚さ約1,
000Åのｎ−InP層３と、不純物濃度約１×1019cm-3厚さ
約1,000Åのｐ−InGaAs層４と、不純物濃度約１×1018c
m-3、厚さ約1,000Åのｎ−InAlAs層５と、不純物濃度約
５×1019cm-3、厚さ約2,000Åのn+−InGaAs層６とを順
次形成する。
して、不純物濃度約１×1019cm-3、厚さ約3,000Åのｎ
−InGaAs層２と、不純物濃度約１×1018cm-3、厚さ約1,
000Åのｎ−InP層３と、不純物濃度約１×1019cm-3厚さ
約1,000Åのｐ−InGaAs層４と、不純物濃度約１×1018c
m-3、厚さ約1,000Åのｎ−InAlAs層５と、不純物濃度約
５×1019cm-3、厚さ約2,000Åのn+−InGaAs層６とを順
次形成する。
第３図参照 全面にレジスト層を形成し、フォトリソグラフィー法
を使用してパターニングしてエミッタ形成領域にレジス
ト層７を形成し、フッ酸を使用してn+−InGaAs層６とｎ
−InAlAs層５とをエッチングする。
を使用してパターニングしてエミッタ形成領域にレジス
ト層７を形成し、フッ酸を使用してn+−InGaAs層６とｎ
−InAlAs層５とをエッチングする。
第４図参照 再びレジスト層を形成し、フォトリソグラフィー法を
使用してパターニングしてエミッタ形成領域とベース形
成領域とにレジスト層８を形成し、フッ酸を使用してｐ
−InGaAs層４とｎ−InP層３とをエッチングする。
使用してパターニングしてエミッタ形成領域とベース形
成領域とにレジスト層８を形成し、フッ酸を使用してｐ
−InGaAs層４とｎ−InP層３とをエッチングする。
第５図参照 レジスト層８を除去し、水10と塩酸１との混合液を使
用して、ｎ−InP層３のみを選択的にサイドエッチング
する。
用して、ｎ−InP層３のみを選択的にサイドエッチング
する。
第６図参照 n+−InGaAs層６とｐ−InGaAs層４とｎ−InGaAs層２と
の上に、それぞれクロームと金との二重層を蒸着してエ
ミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを形成
する。この結果、ｎ−InAlAs層５をエミッタ層とし、ｐ
−InGaAs層４をベース層とし、ｎ−InP層３をコレクタ
層とし、n+−InGaAs層６をエミッタコンタクト層とし、
ｎ−InGaAs層２をコレクタコンタクト層とするHBTがInP
基板１上に形成され、ベース・コレクタ間の接合容量は
従来例に比べて小さくなる。
の上に、それぞれクロームと金との二重層を蒸着してエ
ミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを形成
する。この結果、ｎ−InAlAs層５をエミッタ層とし、ｐ
−InGaAs層４をベース層とし、ｎ−InP層３をコレクタ
層とし、n+−InGaAs層６をエミッタコンタクト層とし、
ｎ−InGaAs層２をコレクタコンタクト層とするHBTがInP
基板１上に形成され、ベース・コレクタ間の接合容量は
従来例に比べて小さくなる。
第２例（請求項２に対応するHETの製造方法） 第６図参照 InP基板１上に分子線エピタキシャル成長法を使用し
て、不純物濃度約１×1019cm-3、厚さ約3,000Åのｎ−I
nGaAs層９と、厚さ約2,000Åのｉ−InP層10と、不純物
濃度約１×1018cm-3、厚さ約300Åのｎ−InGaAs層11
と、厚さ約50Åのｉ−InAlAs層12と、不純物濃度約５×
1019cm-3、厚さ約2,000Åのｎ−InGaAs層13とを順次形
成する。
て、不純物濃度約１×1019cm-3、厚さ約3,000Åのｎ−I
nGaAs層９と、厚さ約2,000Åのｉ−InP層10と、不純物
濃度約１×1018cm-3、厚さ約300Åのｎ−InGaAs層11
と、厚さ約50Åのｉ−InAlAs層12と、不純物濃度約５×
1019cm-3、厚さ約2,000Åのｎ−InGaAs層13とを順次形
成する。
第７図参照 第１例と同様の方法を使用してメサエッチングをなし
て、第７図に示す形状に形成する。
て、第７図に示す形状に形成する。
第1b図参照 水10と塩酸１との混合液を使用して、ｉ−InP層10を
選択的にサイドエッチングした後、第１例と同様に、エ
ミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを形成
することによって、ｎ−InGaAs層13をエミッタ層とし、
ｉ−InAlAs層12をエミッタバリヤ層とし、ｎ−InGaAs層
11をベース層とし、ｉ−InP層10をコレクタバリヤ層と
し、ｎ−InGaAs層９をコレクタ層とするHETがInP基板上
に形成され、ベース・コレクタ間の接合容量は従来例に
比べて小さくなる。
選択的にサイドエッチングした後、第１例と同様に、エ
ミッタ電極Ｅとベース電極Ｂとコレクタ電極Ｃとを形成
することによって、ｎ−InGaAs層13をエミッタ層とし、
ｉ−InAlAs層12をエミッタバリヤ層とし、ｎ−InGaAs層
11をベース層とし、ｉ−InP層10をコレクタバリヤ層と
し、ｎ−InGaAs層９をコレクタ層とするHETがInP基板上
に形成され、ベース・コレクタ間の接合容量は従来例に
比べて小さくなる。
第３例（請求項３に対応するRHETの製造方法） 第1c図参照 第２例のｉ−InAlAs層よるなるエミッタバリヤ層12を
２段に形成するものとし、その他の構成は第２例と同一
である。即ち、第２例のｉ−InAlAs層12とｎ−InGaAs層
13との間にｉ−InGaAs層14とｉ−InAlAs層15との二重層
を形成することによって、ｎ−InGaAs層13をエミッタ層
とし、ｉ−InAlAs層15を第２のエミッタバリヤ層とし、
ｉ−InAlAs層12を第１のエミッタバリヤ層とし、ｎ−In
GaAs層11をベース層とし、ｉ−InP層10をコレクタバリ
ヤ層とし、ｎ−InGaAs層９をコレクタ層とし、Ｅをエミ
ッタ電極とし、Ｂをベース電極とし、Ｃをコレクタ電極
とするRHETがInP基板１上に形成され、ベース・コレク
タ間の接合容量は従来例に比べて小さくなる。
２段に形成するものとし、その他の構成は第２例と同一
である。即ち、第２例のｉ−InAlAs層12とｎ−InGaAs層
13との間にｉ−InGaAs層14とｉ−InAlAs層15との二重層
を形成することによって、ｎ−InGaAs層13をエミッタ層
とし、ｉ−InAlAs層15を第２のエミッタバリヤ層とし、
ｉ−InAlAs層12を第１のエミッタバリヤ層とし、ｎ−In
GaAs層11をベース層とし、ｉ−InP層10をコレクタバリ
ヤ層とし、ｎ−InGaAs層９をコレクタ層とし、Ｅをエミ
ッタ電極とし、Ｂをベース電極とし、Ｃをコレクタ電極
とするRHETがInP基板１上に形成され、ベース・コレク
タ間の接合容量は従来例に比べて小さくなる。
以上説明せるとおり、本発明に係る半導体装置におい
ては、ベース電極直下にはコレクタ層（HBTの場合）ま
たはコレクタバリヤ層（HET、RHETの場合）が存在しな
いので、ベース・コレクタ間の接合面積が小さくなって
接合容量が減少し、半導体装置の動作速度の一層の高速
化が可能になった。
ては、ベース電極直下にはコレクタ層（HBTの場合）ま
たはコレクタバリヤ層（HET、RHETの場合）が存在しな
いので、ベース・コレクタ間の接合面積が小さくなって
接合容量が減少し、半導体装置の動作速度の一層の高速
化が可能になった。
第1a図は、本発明の第１の実施例に係るHBTの構成図で
ある。 第1b図は、本発明の第２の実施例に係るHETの構成図で
ある。 第1c図は、本発明の第３の実施例に係るRHETの構成図で
ある。 第２図〜第５図は、HBTの製造工程図である。 第６図、第７図は、HETの製造工程図である。 第８図は、従来技術に係るHETの構成図である。 第９図は、HETのバイアス電圧印加時のバンドダイヤグ
ラムである。 １……InP基板、 ２……ｎ−InGaAsコレクタコンタクト層、 ３……ｎ−InPコレクタ層、 ４……ｐ−InGaAsベース層、 ５……ｎ−InAlAsエミッタ層、 ６……n+−InGaAsエミッタコンタクト層、 ７、８……レジスト層、 ９……ｎ−InGaAsコレクタ層、 10……ｉ−InPコレクタバリヤ層、 11……ｎ−InGaAsベース層、 12……ｉ−InAlAsエミッタバリヤ層、 13……ｎ−InGaAsエミッタ層、 14……ｉ−InGaAs層、 15……ｉ−InGaAs第２のエミッタバリヤ層、 16……n+−InGaAsコレクタ層、 17……ｎ−InGaAsサブコレクタ層、 18……ｉ−InAlGaAsコレクタバリヤ層。
ある。 第1b図は、本発明の第２の実施例に係るHETの構成図で
ある。 第1c図は、本発明の第３の実施例に係るRHETの構成図で
ある。 第２図〜第５図は、HBTの製造工程図である。 第６図、第７図は、HETの製造工程図である。 第８図は、従来技術に係るHETの構成図である。 第９図は、HETのバイアス電圧印加時のバンドダイヤグ
ラムである。 １……InP基板、 ２……ｎ−InGaAsコレクタコンタクト層、 ３……ｎ−InPコレクタ層、 ４……ｐ−InGaAsベース層、 ５……ｎ−InAlAsエミッタ層、 ６……n+−InGaAsエミッタコンタクト層、 ７、８……レジスト層、 ９……ｎ−InGaAsコレクタ層、 10……ｉ−InPコレクタバリヤ層、 11……ｎ−InGaAsベース層、 12……ｉ−InAlAsエミッタバリヤ層、 13……ｎ−InGaAsエミッタ層、 14……ｉ−InGaAs層、 15……ｉ−InGaAs第２のエミッタバリヤ層、 16……n+−InGaAsコレクタ層、 17……ｎ−InGaAsサブコレクタ層、 18……ｉ−InAlGaAsコレクタバリヤ層。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/328 H01L 21/33 - 21/331 H01L 29/68 - 29/739
Claims (2)
- 【請求項１】基板上に順次形成された、 ｎ型のInGaAs層よりなるコレクタコンタクト層と、 ｎ型のInP層よりなるコレクタ層と、 ｐ型のInGaAs層よりなるベース層と、 ｎ型のエミッタ層と からなり、 前記ベース層にコンタクトするベース電極を有する構造
を有する半導体装置において、 前記ベース電極の直下に対応する領域に前記コレクタ層
を設けない構造を有する ことを特徴とする半導体装置。 - 【請求項２】基板上に順次形成された、 ｎ型のInGaAs層よりなるコレクタ層と、 InP層よりなるコレクタバリヤ層と、 ｎ型のInGaAs層よりなるベース層と、 エミッタバリヤ層と、 ｎ型のエミッタ層と、 からなり、 前記ベース層にコンタクトするベース電極を有する構造
を有する半導体装置において、 前記ベース電極の直下に対応する領域に前記コレクタバ
リヤ層を設けない構造を有する ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215948A JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1215948A JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380543A JPH0380543A (ja) | 1991-04-05 |
| JP2808145B2 true JP2808145B2 (ja) | 1998-10-08 |
Family
ID=16680906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1215948A Expired - Fee Related JP2808145B2 (ja) | 1989-08-24 | 1989-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808145B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445976A (en) * | 1994-08-09 | 1995-08-29 | Texas Instruments Incorporated | Method for producing bipolar transistor having reduced base-collector capacitance |
| KR20010094662A (ko) * | 2000-03-31 | 2001-11-01 | 오근호 | 랑가사이트(Ｌａ3Ｇａ5ＳｉＯ14) 단결정의 평탄도 측정법 |
| KR20040032835A (ko) * | 2004-03-26 | 2004-04-17 | 장왕종 | 주출구를 포함한 연포장 용기를 정렬하는 지그의 구조 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218761A (ja) * | 1985-07-18 | 1987-01-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタの製造方法 |
| JPH07105488B2 (ja) * | 1986-03-18 | 1995-11-13 | 富士通株式会社 | 半導体装置 |
| JP2569616B2 (ja) * | 1987-10-30 | 1997-01-08 | 富士通株式会社 | 半導体装置 |
| JP2569615B2 (ja) * | 1987-10-30 | 1997-01-08 | 富士通株式会社 | 半導体装置 |
-
1989
- 1989-08-24 JP JP1215948A patent/JP2808145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0380543A (ja) | 1991-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5672522A (en) | Method for making selective subcollector heterojunction bipolar transistors | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPH05299433A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| US5153692A (en) | Semiconductor device | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05175223A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |