JP2615983B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP2615983B2 JP2615983B2 JP1056848A JP5684889A JP2615983B2 JP 2615983 B2 JP2615983 B2 JP 2615983B2 JP 1056848 A JP1056848 A JP 1056848A JP 5684889 A JP5684889 A JP 5684889A JP 2615983 B2 JP2615983 B2 JP 2615983B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- base
- forming
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超高速，超高周波デバイスとして有望なヘ
テロ接合バイポーラトランジスタ（HBT）の製造方法に
関するものである。
テロ接合バイポーラトランジスタ（HBT）の製造方法に
関するものである。
従来の技術 HBTの高速・高周波特性を向上させるためには、電流
利得遮断周波数ft、最大発振周波数fmを大きくすること
が重要である。
利得遮断周波数ft、最大発振周波数fmを大きくすること
が重要である。
fmは近似的に、 と表わされる。ここで、Rbはベース抵抗、Cbcはベース
・コレクタ間容量である。fmを大きくするためには、
（１）式からわかるようにRbを小さくすることが課題の
一つである。
・コレクタ間容量である。fmを大きくするためには、
（１）式からわかるようにRbを小さくすることが課題の
一つである。
Rbは、エミッタメサの両側にベース電極を設けた構造
では、 と表わされる。ここで、RSはベースのシート抵抗、Leは
エミッタの長さ、leはエミッタの巾、lebはエミッタと
ベース電極との距離、ρbcはベース電極のコンタクト抵
抗率である。
では、 と表わされる。ここで、RSはベースのシート抵抗、Leは
エミッタの長さ、leはエミッタの巾、lebはエミッタと
ベース電極との距離、ρbcはベース電極のコンタクト抵
抗率である。
HBTでは、ベースを高ドーピングにできるためRSは小
さくなり、また、高速・高周波デバイスではleを十分に
小さくするため（２）式の第１項は十分に小さくなる
が、通常のフォトリソグラフィーを用いる方法では、l
ebを小さくできないため第２項が大きくなる。これを解
決する方法として各種の自己整合技術が開発され、leb
をサブミクロンのオーダまで小さくして第２項を小さく
できる技術が開発されている。例えば、第３図はその一
例である（例えば、特願昭61−193294号）。
さくなり、また、高速・高周波デバイスではleを十分に
小さくするため（２）式の第１項は十分に小さくなる
が、通常のフォトリソグラフィーを用いる方法では、l
ebを小さくできないため第２項が大きくなる。これを解
決する方法として各種の自己整合技術が開発され、leb
をサブミクロンのオーダまで小さくして第２項を小さく
できる技術が開発されている。例えば、第３図はその一
例である（例えば、特願昭61−193294号）。
この製法では、基板１の上に、コレクタコンタクトを
形成するための高ドープの半導体層２、コレクタを形成
するための半導体層３、ベースを形成するための高ドー
プの半導体層４、エミッタを形成するための半導体層
４、エミッタを形成するための半導体層５、エミッタコ
ンタクトを形成するための高ドープの半導体層６からな
る多層構造材料（第３図（ａ））の上に、エミッタとな
る部分にエミッタマスク８を形成し、これをマスクとし
て湿式エッチングを行ってエミッタメサ７を形成しベー
ス層４を露出すると、湿式エッチングによるアンダーカ
ットのため、マスク８がエミッタメサ７をパラソル状に
覆った構造が形成される（第３図（ｂ））。このあと、
試料の表面をフォトレジスト９で覆って平坦化し（第３
図（ｃ））、ドライエッチングによりマスク８の頭部を
露出し（第３図（ｄ））、マスク８を選択的に除去して
エミッタコンタクト層6aの上面の露出した開孔部10を形
成し（第３図（ｅ））、その部分に蒸着とリフトオフに
よりエミッタ電極11を形成する（第３図（ｆ））。つい
で、エミッタ電極11をマスクとして蒸着によりベース電
極12をエミッタメサ７に近接して自己整合で形成する
（第３図（ｇ））。この方法では、エミッタ電極11がエ
ミッタメサ７をパラソル状に覆うためベース電極12がエ
ミッタメサ７にサブミクロンのオーダで近接して形成さ
れる。
形成するための高ドープの半導体層２、コレクタを形成
するための半導体層３、ベースを形成するための高ドー
プの半導体層４、エミッタを形成するための半導体層
４、エミッタを形成するための半導体層５、エミッタコ
ンタクトを形成するための高ドープの半導体層６からな
る多層構造材料（第３図（ａ））の上に、エミッタとな
る部分にエミッタマスク８を形成し、これをマスクとし
て湿式エッチングを行ってエミッタメサ７を形成しベー
ス層４を露出すると、湿式エッチングによるアンダーカ
ットのため、マスク８がエミッタメサ７をパラソル状に
覆った構造が形成される（第３図（ｂ））。このあと、
試料の表面をフォトレジスト９で覆って平坦化し（第３
図（ｃ））、ドライエッチングによりマスク８の頭部を
露出し（第３図（ｄ））、マスク８を選択的に除去して
エミッタコンタクト層6aの上面の露出した開孔部10を形
成し（第３図（ｅ））、その部分に蒸着とリフトオフに
よりエミッタ電極11を形成する（第３図（ｆ））。つい
で、エミッタ電極11をマスクとして蒸着によりベース電
極12をエミッタメサ７に近接して自己整合で形成する
（第３図（ｇ））。この方法では、エミッタ電極11がエ
ミッタメサ７をパラソル状に覆うためベース電極12がエ
ミッタメサ７にサブミクロンのオーダで近接して形成さ
れる。
この製造方法では、自己整合でエミッタ電極が形成さ
れるため、leを十分に小さくでき、かつ、前述したよう
にlebをサブミクロンのオーダで小さくできるので、
（２）式の第１項と第２項を十分に小さくできるメリッ
トを有する。
れるため、leを十分に小さくでき、かつ、前述したよう
にlebをサブミクロンのオーダで小さくできるので、
（２）式の第１項と第２項を十分に小さくできるメリッ
トを有する。
発明が解決しようとする課題 しかしながら、前述した方法では、（２）式の第３項
は、ρbcがベース半導体材料に依存するので十分に小さ
くできないという問題点と、エミッタ・ベースの接合部
分が表面に露出するため、その近傍での表面再結合の増
加によりベース電流Ibが増加し、次式、 で表わされる電流増幅率βが低下するという問題点があ
った。
は、ρbcがベース半導体材料に依存するので十分に小さ
くできないという問題点と、エミッタ・ベースの接合部
分が表面に露出するため、その近傍での表面再結合の増
加によりベース電流Ibが増加し、次式、 で表わされる電流増幅率βが低下するという問題点があ
った。
課題を解決するための手段 上記課題を解決するために、本発明の製造方法によっ
て作製したHBTの構造は、エミッタメサをパラソル状に
覆ったエミッタ電極を有し、エミッタ電極の直下のベー
ス領域１の外側のベース領域２の厚さがベース領域１よ
りも厚く、前記エミッタ電極の直下の領域のエミッタと
ベースの表面にエピタキシー形成した表面保護膜を有す
る。この構造を次の製造方法により形成する。まず、エ
ミッタメサをエミッタマスクがパラソル状に覆った構造
を形成し、エミッタマスクをマスクとして露出したエミ
ッタとベースの表面に表面保護膜をエピタキシー形成す
る。ついで、第１の製法として、エミッタマスクをマス
クとして用いて上方から異方性のドライエッチングを行
ってエミッタマスクの下部に形成された表面保護膜を残
して他の部分に形成された表面保護膜を除去し、つい
で、上方から、ベースと同型の多数キャリアを有する半
導体層をエピタキシー形成する。その後、従来の方法を
用いてエミッタマスクをエミッタ電極に転換し、ベース
電極をエミッタマスクもしくはエミッタ電極をマスクと
してエミッタメサに近接して形成する。第２の製法で
は、表面保護膜を形成後、ひきつづき上方からベースと
同型の多数キャリアを有する半導体層をエピタキシー形
成し、そのあと、第１の方法と同様にエミッタ電極およ
びベース電極を形成する。
て作製したHBTの構造は、エミッタメサをパラソル状に
覆ったエミッタ電極を有し、エミッタ電極の直下のベー
ス領域１の外側のベース領域２の厚さがベース領域１よ
りも厚く、前記エミッタ電極の直下の領域のエミッタと
ベースの表面にエピタキシー形成した表面保護膜を有す
る。この構造を次の製造方法により形成する。まず、エ
ミッタメサをエミッタマスクがパラソル状に覆った構造
を形成し、エミッタマスクをマスクとして露出したエミ
ッタとベースの表面に表面保護膜をエピタキシー形成す
る。ついで、第１の製法として、エミッタマスクをマス
クとして用いて上方から異方性のドライエッチングを行
ってエミッタマスクの下部に形成された表面保護膜を残
して他の部分に形成された表面保護膜を除去し、つい
で、上方から、ベースと同型の多数キャリアを有する半
導体層をエピタキシー形成する。その後、従来の方法を
用いてエミッタマスクをエミッタ電極に転換し、ベース
電極をエミッタマスクもしくはエミッタ電極をマスクと
してエミッタメサに近接して形成する。第２の製法で
は、表面保護膜を形成後、ひきつづき上方からベースと
同型の多数キャリアを有する半導体層をエピタキシー形
成し、そのあと、第１の方法と同様にエミッタ電極およ
びベース電極を形成する。
作用 本発明の製造方法によって作製した構造では、表面再
結合の最も大きい露出したエミッタ・ベース接合の近傍
がエピタキシー形成した表面で覆われているため、再結
合の原因となるダングリングボンドが保護膜材料と結合
してほとんどなくなく、表面再結合が著しく低減され
る。また、エミッタ電極の直下のベース領域の外側のベ
ース領域にベースコンタクト抵抗率ρbcが著しく小さく
なり、かつ、シート抵抗RSが小さくなる半導体層がエピ
タキシー形成されているため、ベースコンタクト抵抗が
顕著に小さくなる。また、ベース電極をエミッタメサに
近接して形成されるため、エミッタメサとベース電極の
距離に依存したベース抵抗の成分も小さくできる。
結合の最も大きい露出したエミッタ・ベース接合の近傍
がエピタキシー形成した表面で覆われているため、再結
合の原因となるダングリングボンドが保護膜材料と結合
してほとんどなくなく、表面再結合が著しく低減され
る。また、エミッタ電極の直下のベース領域の外側のベ
ース領域にベースコンタクト抵抗率ρbcが著しく小さく
なり、かつ、シート抵抗RSが小さくなる半導体層がエピ
タキシー形成されているため、ベースコンタクト抵抗が
顕著に小さくなる。また、ベース電極をエミッタメサに
近接して形成されるため、エミッタメサとベース電極の
距離に依存したベース抵抗の成分も小さくできる。
また、本発明の第１の製法では、エミッタマスクがパ
ラソル状にエミッタメサを覆っているため、エミッタマ
スクをマスクとして用いて、エピタキシー形成した表面
保護膜を上方からドライエッチングして表面再結合の大
きい部分にのみ有効に表面保護膜を形成することがで
き、また、上方からエピタキシーすることにより、ベー
スコンタクト抵抗を低減できる半導体層を外部ベース上
に形成することができる。
ラソル状にエミッタメサを覆っているため、エミッタマ
スクをマスクとして用いて、エピタキシー形成した表面
保護膜を上方からドライエッチングして表面再結合の大
きい部分にのみ有効に表面保護膜を形成することがで
き、また、上方からエピタキシーすることにより、ベー
スコンタクト抵抗を低減できる半導体層を外部ベース上
に形成することができる。
また、第２の製法では、エピタキシー形成する表面保
護膜を約100Å以下に薄くしておけば、第１の製法にお
けるようにドライエッチングして外部ベース上の表面保
護膜を除去せずに、そのまま上方からベースコンタクト
抵抗を低減できる半導体層をエピタキシー形成し、エピ
タキシー温度もしくはアニールにより表面保護膜をベー
スと同型の半導体層に変換できるので、製法がより簡便
になる。
護膜を約100Å以下に薄くしておけば、第１の製法にお
けるようにドライエッチングして外部ベース上の表面保
護膜を除去せずに、そのまま上方からベースコンタクト
抵抗を低減できる半導体層をエピタキシー形成し、エピ
タキシー温度もしくはアニールにより表面保護膜をベー
スと同型の半導体層に変換できるので、製法がより簡便
になる。
実施例 以下本発明の一実施例について、図面を用いて詳細に
説明する。
説明する。
まず、従来方法を用いて、AlGaAs−GaAs系材料から第
３図（ａ）の多層構造材料の上に、エミッタとなる部分
に形成したSiOxのエミッタマスク８を用いてエッチング
し、エミッタメサ７上にエミッタマスク８がパラソル状
に覆った第３図（ｂ）の構造を形成する。ついで、エミ
ッタマスク８をマスクとして、第１図（ａ）のように、
分子線エピタキシー（MBE）を用いて、試料表面の斜め
方向15から非ドープのGaAs（ｕ−GaAs）14を200Å程度
の厚さにエピタキシー形成する。ついで、上方16からCH
F3ガスを用いた異方性のドライエッチングを行ってエミ
ッタマスク８の直下の領域に形成されたｕ−GaAs14を残
して外部ベース上に形成されたｕ−GaAs14を除去する
（第１図（ｂ））。これにより、露出したエミッタ・ベ
ース接合13の近傍が効果的にｕ−GaAsで覆われる。つい
で、マスク８をマスクとして上方17から、第１図（ｃ）
のように、１×1020 1cm2のBeをドーピングとして含む
高ドープのＰ型のGaAs（P++−GaAs）18を外部ベース、
上にエピタキシー形成する。このあと、従来の自己整合
技術である第３図（ｃ）ないし（ｇ）のプロセスを用い
て、マスク８をエミッタ電極11に転換し、ベース電極12
をエミッタメサに近接して形成し、第１図（ｄ）の構造
を形成する。また、次のようにすることもできる。第１
図（ａ）の構造を形成した後、第３図（ｇ）のエミッタ
電極の代りにエミッタマスク８をマスクとして用いてベ
ース電極12をエミッタメサ７に近接して形成し、つい
で、第３図（ｃ）ないし（ｆ）のプロセスを用いてエミ
ッタマスク８をエミッタ電極11に転換し、第１図（ｄ）
の構造を形成する。
３図（ａ）の多層構造材料の上に、エミッタとなる部分
に形成したSiOxのエミッタマスク８を用いてエッチング
し、エミッタメサ７上にエミッタマスク８がパラソル状
に覆った第３図（ｂ）の構造を形成する。ついで、エミ
ッタマスク８をマスクとして、第１図（ａ）のように、
分子線エピタキシー（MBE）を用いて、試料表面の斜め
方向15から非ドープのGaAs（ｕ−GaAs）14を200Å程度
の厚さにエピタキシー形成する。ついで、上方16からCH
F3ガスを用いた異方性のドライエッチングを行ってエミ
ッタマスク８の直下の領域に形成されたｕ−GaAs14を残
して外部ベース上に形成されたｕ−GaAs14を除去する
（第１図（ｂ））。これにより、露出したエミッタ・ベ
ース接合13の近傍が効果的にｕ−GaAsで覆われる。つい
で、マスク８をマスクとして上方17から、第１図（ｃ）
のように、１×1020 1cm2のBeをドーピングとして含む
高ドープのＰ型のGaAs（P++−GaAs）18を外部ベース、
上にエピタキシー形成する。このあと、従来の自己整合
技術である第３図（ｃ）ないし（ｇ）のプロセスを用い
て、マスク８をエミッタ電極11に転換し、ベース電極12
をエミッタメサに近接して形成し、第１図（ｄ）の構造
を形成する。また、次のようにすることもできる。第１
図（ａ）の構造を形成した後、第３図（ｇ）のエミッタ
電極の代りにエミッタマスク８をマスクとして用いてベ
ース電極12をエミッタメサ７に近接して形成し、つい
で、第３図（ｃ）ないし（ｆ）のプロセスを用いてエミ
ッタマスク８をエミッタ電極11に転換し、第１図（ｄ）
の構造を形成する。
また、次の方法を用いてプロセスをより簡単にするこ
とができる。第１図（ａ）の工程後、引きつづき、マス
ク８をマスクとして用いて、（上方19から、第２図のよ
うにP++−GaAs18を外部ベース領域の上にエピタキシー
形成する。ｕ−GaAsは100Åと十分にうすいので、P++−
GaAsのエピタキシー形成中にBeが拡散してｕ−GaAs層を
Ｐ−GaAsに変えることができる。ついで、前記の方法を
用いて、エミッタ電極11、ベース電極12を自己整合で形
成する。
とができる。第１図（ａ）の工程後、引きつづき、マス
ク８をマスクとして用いて、（上方19から、第２図のよ
うにP++−GaAs18を外部ベース領域の上にエピタキシー
形成する。ｕ−GaAsは100Åと十分にうすいので、P++−
GaAsのエピタキシー形成中にBeが拡散してｕ−GaAs層を
Ｐ−GaAsに変えることができる。ついで、前記の方法を
用いて、エミッタ電極11、ベース電極12を自己整合で形
成する。
実施例では、ｎ型のAl0.3Ga0.7Asエミッタ、Ｐ型のGa
Asの表面保護膜として、ｕ−GaAsを用いているが、GaAs
と同じIII−Ｖ族材料である非ドープのAlGaAs（ｕ−AlG
aAs）やその他のIII−Ｖ族材料を用いることができるこ
とは勿論のことである。また、Si,GeなどのIV族材料もI
II−Ｖ族材料にエピタキシー形成できるので表面保護膜
として用いることができる。要するに、エミッタとベー
ス材料の表面に露出したダングリングボンドをエピタキ
シーにより除去できる材料であれば良い。
Asの表面保護膜として、ｕ−GaAsを用いているが、GaAs
と同じIII−Ｖ族材料である非ドープのAlGaAs（ｕ−AlG
aAs）やその他のIII−Ｖ族材料を用いることができるこ
とは勿論のことである。また、Si,GeなどのIV族材料もI
II−Ｖ族材料にエピタキシー形成できるので表面保護膜
として用いることができる。要するに、エミッタとベー
ス材料の表面に露出したダングリングボンドをエピタキ
シーにより除去できる材料であれば良い。
実施例では表面保護膜の形成法として斜め方向からの
エピタキシーを行っているが、これはMBEでは分子ビー
ムの直線性が良いためである。異方性のないエピタキシ
ー法を用いることもでき、この場合には、あえて斜め方
向からエピタキシーを行う必要はない。
エピタキシーを行っているが、これはMBEでは分子ビー
ムの直線性が良いためである。異方性のないエピタキシ
ー法を用いることもでき、この場合には、あえて斜め方
向からエピタキシーを行う必要はない。
実施例では、外部ベース領域にMBE形成するＰ型の半
導体としてP++−GaAsを用いているが、これ以外に例え
ばベース電極とのコンタクト抵抗率ρbcまたは、ベース
電極下部のベース領域のシート抵抗RSが小さくなる半導
体層として、Ｐ型のGe,InGaAs,GaSbなどを用いることも
できる。
導体としてP++−GaAsを用いているが、これ以外に例え
ばベース電極とのコンタクト抵抗率ρbcまたは、ベース
電極下部のベース領域のシート抵抗RSが小さくなる半導
体層として、Ｐ型のGe,InGaAs,GaSbなどを用いることも
できる。
実施例では、HBTの材料としてAlGaAs−GaAs系材料を
用いているが、他の系の材料からなるHBTでも、本発明
のHBTの構造およびその製造方法を適用できることは勿
論のことである。
用いているが、他の系の材料からなるHBTでも、本発明
のHBTの構造およびその製造方法を適用できることは勿
論のことである。
実施例では、エミッタマスクとしてSiOxを用いている
が、SiNxやその他の材料であっても、エミッタコンタク
ト層とHBTのプロセスの途中で反応せず、レジストに対
して選択的に除去できる材料であれば種々のものを用い
ることができる。
が、SiNxやその他の材料であっても、エミッタコンタク
ト層とHBTのプロセスの途中で反応せず、レジストに対
して選択的に除去できる材料であれば種々のものを用い
ることができる。
本発明の構造において、エミッタ電極，ベース電極も
しくはその両者を自己整合でなく通常のマスク合わせの
方法で形成しても、エピタキシー形成した表面保護膜は
βの低下の防止法として、外部ベースにエピタキシー形
成したベース層は、ベースコンタクト抵抗の低減法とし
顕著な効果を有するものである。
しくはその両者を自己整合でなく通常のマスク合わせの
方法で形成しても、エピタキシー形成した表面保護膜は
βの低下の防止法として、外部ベースにエピタキシー形
成したベース層は、ベースコンタクト抵抗の低減法とし
顕著な効果を有するものである。
発明の効果 本発明の製造方法によって作製したHBTの構造では、
エミッタメサの周辺部のエミッタ・ベース接合の近傍が
エピタキシー形成した表面保護膜で覆われているため、
表面再結合を抑制することができる。このため、微小サ
イズのエミッタメサを有するHBTにおける表面再結合に
よる電流増幅率βの低下を防止することができる。ま
た、外部ベース領域が真性ベース領域よりも厚く、か
つ、真性ベース材料よりもベース電極のコンタクト抵抗
率が低くなる半導体材料からなるため、ベースコンタク
ト抵抗を低減することができる。これによりベース抵抗
を低減し、最大発振周波数fmを顕著に向上できる。ま
た、ベース電極をエミッタメサにサブミクロンのオーダ
で近接して形成できる構造であるため、エミッタメサと
ベース電極の距離に依存したベース抵抗の成分を十分に
低減できるため、この面からもベース抵抗を十分に低減
し、fmの顕著な向上を行うことができる。また、エミッ
タ電極を自己整合で形成できる構造であるため、極めて
微細なHBTでも作製可能であり、容量の低減が可能とな
る。このため、この面からもHBTの高速・高周波特性の
向上に効果的である。
エミッタメサの周辺部のエミッタ・ベース接合の近傍が
エピタキシー形成した表面保護膜で覆われているため、
表面再結合を抑制することができる。このため、微小サ
イズのエミッタメサを有するHBTにおける表面再結合に
よる電流増幅率βの低下を防止することができる。ま
た、外部ベース領域が真性ベース領域よりも厚く、か
つ、真性ベース材料よりもベース電極のコンタクト抵抗
率が低くなる半導体材料からなるため、ベースコンタク
ト抵抗を低減することができる。これによりベース抵抗
を低減し、最大発振周波数fmを顕著に向上できる。ま
た、ベース電極をエミッタメサにサブミクロンのオーダ
で近接して形成できる構造であるため、エミッタメサと
ベース電極の距離に依存したベース抵抗の成分を十分に
低減できるため、この面からもベース抵抗を十分に低減
し、fmの顕著な向上を行うことができる。また、エミッ
タ電極を自己整合で形成できる構造であるため、極めて
微細なHBTでも作製可能であり、容量の低減が可能とな
る。このため、この面からもHBTの高速・高周波特性の
向上に効果的である。
第１図と第２図は本発明のHBTの製造方法および構造を
示す断面図、第３図は従来の製造方法および構造を示す
断面図である。 １……半絶縁性のGaAs基板、２……コレクタコンタクト
を形成するためのn+−GaAs、３……コレクタを形成する
ためのn+−GaAs、３……コレクタを形成するためのn-−
GaAs、４……ベースを形成するためのP+−GaAs、５……
エミッタを形成するためのｎ−Al0.3Ga0.7As、5a……５
のエミッタ領域、６……エミッタコンタクトを形成する
ためのn+−GaAs、6a……６のエミッタコンタクト領域、
７……エミッタメサ、８……SiOxエミッタマスク、９…
…フォトレジスト、10……6aの上面の露出した開孔部、
11……エミッタ電極、12……ベース電極、13……露出し
たエミッタ・ベース接合部、14……エピタキシー形成し
たｕ−GaAs、15……分子線エピタキシー、16……ドライ
エッチング、17……分子線エピタキシー、18……エピタ
キシー形成したP++−GaAs、19……分子線エピタキシ
ー。
示す断面図、第３図は従来の製造方法および構造を示す
断面図である。 １……半絶縁性のGaAs基板、２……コレクタコンタクト
を形成するためのn+−GaAs、３……コレクタを形成する
ためのn+−GaAs、３……コレクタを形成するためのn-−
GaAs、４……ベースを形成するためのP+−GaAs、５……
エミッタを形成するためのｎ−Al0.3Ga0.7As、5a……５
のエミッタ領域、６……エミッタコンタクトを形成する
ためのn+−GaAs、6a……６のエミッタコンタクト領域、
７……エミッタメサ、８……SiOxエミッタマスク、９…
…フォトレジスト、10……6aの上面の露出した開孔部、
11……エミッタ電極、12……ベース電極、13……露出し
たエミッタ・ベース接合部、14……エピタキシー形成し
たｕ−GaAs、15……分子線エピタキシー、16……ドライ
エッチング、17……分子線エピタキシー、18……エピタ
キシー形成したP++−GaAs、19……分子線エピタキシ
ー。
Claims (8)
- 【請求項１】コレクタ，ベース，エミッタを形成するた
めの半導体層をこの順序で基板上に有するヘテロ接合バ
イポーラトランジスタを作製するための多層構造材料の
上に、エミッタとなる部分に形成したエミッタマスクを
用いてエッチングし、前記エミッタマスクが上面をパラ
ソル状に覆ったエミッタメサを形成し、かつ、ベースを
形成するための半導体層を露出する工程１と、前記エミ
ッタマスクをマスクとして用いて、露出した前記エミッ
タおよびベースの表面に表面保護膜をエピタキシー形成
する工程２と、前記エミッタマスクをマスクとして用い
てドライエッチングにより前記エミッタマスクの直下の
ベース領域１の外側のベース領域２の上に形成された前
記表面保護膜を除去する工程３と、工程３の後、前記エ
ミッタマスクをマスクとして用いて、上方から前記ベー
スと同型の多数キャリアを有する半導体層をエピタキシ
ー形成する工程４とを有することを特徴とするヘテロ接
合バイポーラトランジスタの製造方法。 - 【請求項２】工程４の後、表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出し、前記エミッタマスクを選択的に除去
して前記エミッタメサの上面の露出した開孔部を形成
し、前記開孔部に蒸着とリフトオフによりエミッタ電極
を形成する工程５とを有することを特徴とする請求項
（１）記載のヘテロ接合バイポーラトランジスタの製造
方法。 - 【請求項３】工程５の後、前記エミッタ電極をマスクと
して用いて蒸着によりベース電極を前記エミッタメサに
近接して形成する工程６とを有することを特徴とする請
求項（２）記載のヘテロ接合バイポーラトランジスタの
製造方法。 - 【請求項４】工程４の後、前記エミッタマスクをマスク
として用いて、蒸着によりベース電極を前記エミッタメ
サに近接して形成する工程７を有することを特徴とする
請求項（１）記載のヘテロ接合バイポーラトランジスタ
の製造方法。 - 【請求項５】コレクタ，ベース，エミッタを形成するた
めの半導体層をこの順序で基板上に有するヘテロ接合バ
イポーラトランジスタを作製するための多層構造材料の
上に、エミッタとなる部分に形成したエミッタマスクを
用いてエッチングし、前記エミッタマスクが上面をパラ
ソル状に覆ったエミッタメサを形成し、かつ、ベースを
形成するための半導体層を露出する工程１と、前記エミ
ッタマスクをマスクとして用いて露出した前記エミッタ
とベースの表面に表面保護膜をエピタキシー形成する工
程２と、工程２の後、前記エミッタマスクをマスクとし
て用いて、前記ベースと同型の多数キャリアを有する半
導体層を、前記エミッタマスクの直下のベース領域１の
外側のベース領域２の上にエピタキシー形成する工程３
とを有することを特徴とするヘテロ接合バイポーラトラ
ンジスタの製造方法。 - 【請求項６】工程３の後、表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出し、前記エミッタマスクを選択的に除去
して前記エミッタメサの上面の露出した開孔部を形成
し、前記開孔部に蒸着とリフトオフによりエミッタ電極
を形成する工程４を有することを特徴とする請求項
（５）記載のヘテロ接合バイポーラトランジスタの製造
方法。 - 【請求項７】工程４の後、前記エミッタ電極をマスクと
して用いて蒸着によりベース電極を前記エミッタメサに
近接して形成する工程５を有することを特徴とする請求
項（６）記載のヘテロ接合バイポーラトランジスタの製
造方法。 - 【請求項８】工程３の後、前記エミッタマスクをマスク
として用いて蒸着によりベース電極をエミッタメサに近
接して形成する工程６を有することを特徴とする請求項
（７）記載のヘテロ接合バイポーラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056848A JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056848A JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235342A JPH02235342A (ja) | 1990-09-18 |
| JP2615983B2 true JP2615983B2 (ja) | 1997-06-04 |
Family
ID=13038837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056848A Expired - Lifetime JP2615983B2 (ja) | 1989-03-08 | 1989-03-08 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615983B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348863A (ja) * | 1986-08-19 | 1988-03-01 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JP2619407B2 (ja) * | 1987-08-24 | 1997-06-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1989
- 1989-03-08 JP JP1056848A patent/JP2615983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02235342A (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3189878B2 (ja) | バイポーラトランジスタ | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP3470281B2 (ja) | 半導体装置の製造方法 | |
| EP0387010A2 (en) | Hetero-junction bipolar transistor | |
| JP3117766B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JP2539933B2 (ja) | 半導体装置とその製造方法 | |
| WO1998034274A1 (en) | Self-aligned process for fabricating a passivating ledge in a heterojunction bipolar transistor | |
| JPH05226376A (ja) | 半導体装置およびその製造方法 | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 |