JP3189878B2 - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JP3189878B2
JP3189878B2 JP19119597A JP19119597A JP3189878B2 JP 3189878 B2 JP3189878 B2 JP 3189878B2 JP 19119597 A JP19119597 A JP 19119597A JP 19119597 A JP19119597 A JP 19119597A JP 3189878 B2 JP3189878 B2 JP 3189878B2
Authority
JP
Japan
Prior art keywords
layer
base
collector
contact layer
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19119597A
Other languages
English (en)
Other versions
JPH1140575A (ja
Inventor
泰 天宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19119597A priority Critical patent/JP3189878B2/ja
Priority to US09/116,567 priority patent/US6087684A/en
Publication of JPH1140575A publication Critical patent/JPH1140575A/ja
Application granted granted Critical
Publication of JP3189878B2 publication Critical patent/JP3189878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はバイポーラトランジ
スタに関する。
【０００２】
【従来の技術】ＡｌＧａＡｓ／ＧａＡｓ系を中心とする
化合物半導体を用いたヘテロ接合バイポーラトランジス
タ（ＨＢＴ）は優れた高速性を有することからマイクロ
波・ミリ波用デバイスとしての応用が期待されている。
【０００３】ＨＢＴのさらなる高速化にはキャリアの素
子内走行時間の短縮が必須である。とりわけ、コレクタ
空乏層走行時間は全走行時間中に占める割合が高く最も
短縮を必要とされている。図８に一般的なｎｐｎ型ＨＢ
Ｔのエネルギーバンドを示した。
【０００４】図中に見られるようにトランジスタの動作
時にはベース−コレクタ間の空乏層には高い電界がかか
るため、ここでエネルギーを得たキャリア電子は有効質
量の大きなＬ谷等のエネルギーの高い谷へと遷移し、結
果的には走行速度が遅くなってしまう。したがって、コ
レクタ走行時間を短縮するには、コレクタ空乏層中の電
界強度を、キャリア電子が谷間遷移を起こさない程度に
緩和することが求められる。そこで、これまでに様々な
コレクタ層構造が提案されてきた。例えば図９に示した
ＨＢＴは、コレクタ層をｐ型とすることでベース−コレ
クタ接合面近傍の電界強度を下げている。また、図１０
に示したＨＢＴは、コレクタ層にｉ型とｐ型を併用する
ことでコレクタ層のエネルギーバンドポテンシャルを制
御し、電界強度の緩和をはかっている。
【０００５】
【発明が解決しようとする課題】上述の従来例はいずれ
もコレクタ層の不純物濃度を通常のｎ型からｉ型、ｐ型
へと変化させることで電界強度のピークをベース−コレ
クタ接合界面からサブコレクタ層側へと移動させるもの
である。しかし、ｎｐｎ型バイポーラトランジスタにお
いて本来ｎ型であるべきコレクタ層の不純物分布を変更
することはデバイス特性に問題をもたらす。例えば、ト
ランジスタを高速で動作させるためにはエミッタ充電時
間を短縮するよう高電流注入の状態が望ましいが、この
ときコレクタ層が十分にｎ型にドープされていないとコ
レクタへのキャリア電子の高注入によっていわゆるカー
ク効果と呼ばれるベース押し出し現象が生じてしまいト
ランジスタの高速動作が妨げられる。すなわち、複雑な
コレクタ層構造を駆使してエネルギーバンド形状を設計
しても、カーク効果が起こりやすいために実際の動作時
にはエネルギーバンド形状は設計から大きく崩れてしま
い、意図していたキャリアの高速走行が実現されないお
それがある。
【０００６】
【０００７】
【課題を解決するための手段】本発明の第１のバイポー
ラトランジスタは、半絶縁性基板上に第１導電型の第１
の半導体からなるエミッタ層、第２導電型の第２の半導
体からなるベース層、および第１導電型の第３の半導体
からなるコレクタ層を有するバイポーラトランジスタに
おいて、ベース電極と前記ベース層の間に第２導電型の
第４の半導体層からなるベースコンタクト層を有してお
り、かつ前記ベースコンタクト層がトランジスタ動作時
のベースコレクタ間空乏層に側面から接触するように配
置されており、前記ベースコンタクト層の伝導帯のバン
ドポテンシャルが、前記ベース層の伝導帯のバンドポテ
ンシャルよりも高いことを特徴とする。前記ベースコン
タクト層の不純物濃度が前記ベース層の不純物濃度より
も高いものであってもよい。また、前記ベースコンタク
ト層が前記ベース層よりもエネルギーバンドギャップの
大きな材料で形成されてもよい。
【０００８】本発明の第２のバイポーラトランジスタ
は、半絶縁性基板上に第１導電型の第１の半導体からな
るエミッタ層、第２導電型の第２の半導体からなるベー
ス層、および第１導電型の第３の半導体からなるコレク
タ層を有するバイポーラトランジスタにおいて、ベース
電極と前記ベース層の間に第２導電型の第４の半導体層
からなるベースコンタクト層を有しており、かつ前記ベ
ースコンタクト層がトランジスタ動作時のベースコレク
タ間空乏層に側面から接触するように配置されており、
前記べースコンタクト層の伝導帯のバンドポテンシャル
が、エミッタ側からコレクタ側に向かって高くなってい
ることを特徴とする。前記ベースコンタクト層の不純物
濃度がエミッタ側からコレクタ側に向かって徐々に高く
なっていてもよい。また、前記のベースコンタクト層
の、エネルギーバンドギャップがエミッタ側からコレク
タ側に向かって大きくなっていくように組成を傾斜させ
てもよい。また、前記ベースコンタクト層が二つ以上の
半導体層からなる多層構造であってもよい。
【０００９】
【発明の実施の形態】図１１は従来のＨＢＴのベース−
コレクタ領域のエネルギーバンドを示している。空乏化
層領域に大きな電界がかかっており、ここでキャリア電
子はエネルギーを受け取りΓ谷から有効質量が大きくな
るＬ谷、Ｘ谷へと遷移し、走行速度は遅くなる。一方、
図１２は本発明のバイポーラトランジスタのベース−コ
レクタ領域のエネルギーバンドを示したものである。ベ
ース−コレクタ間の空乏層領域の側面にｐ型ベースコン
タクト層が配置されている。そのため前記空乏層のエネ
ルギーバンドポテンシャルはｐ型領域に引っ張られるよ
うに持ち上がる。したがってベースコレクタ方向の電界
強度は図１１の場合と比べると緩和され、キャリア電子
の谷間遷移を抑制することができる。この電界強度の緩
和の効果は側面のｐ型ベースコンタクト層に近いところ
では顕著であるが、逆に離れたところでは効果はうす
い。図１２中の断面Ａでは、電界強度は緩やかである
が、断面Ｂでは通常のベース−コレクタ構造の場合に近
い。しかしながら、ミリ波帯あるいはそれ以上の高い周
波数での応用を視野に入れた最近のＨＢＴでは、特性向
上のため素子は製造技術の限界まで微細化される傾向に
ある。本発明の構造はこうした微細素子を想定してお
り、この場合、キャリアが走行する素子真性領域の幅は
極めて小さいため、素子側面からのエネルギーポテンシ
ャル引き上げの効果は素子真性領域全体にわたって有効
である。
【００１０】また、ベースコンタクト層に関しては、素
子表面から裏面に向かってｐ型不純物濃度に所定の分布
を持たせたり、エネルギーバンドギャップが変化するよ
う組成傾斜させる、あるいは複数の材料系を用いた多層
構造とすることにより、ベース−コレクタ間空乏層のエ
ネルギーバンド形状をより高精度に制御することができ
る。
【００１１】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
【００１２】実施例１ 図１は本発明の第１の実施例であるバイポーラトランジ
スタの断面図である。このバイポーラトランジスタはＧ
ａＡｓ半絶縁性基板１、ｎ−ＧａＡｓエミッタコンタク
ト層（３×１０18ｃｍ-3，５００ｎｍ）２、ｎ−Ａｌx
Ｇａ1-x Ａｓ（ｘ：０．２５−０）／ｎ−Ａｌ0.25Ｇａ
0.75Ａｓエミッタ層（３×１０17ｃｍ-3，５００ｎｍ）
３、ｐ−Ａｌx Ｇａ1-x Ａｓ（ｘ：０−０．１）組成傾
斜型ベース層（４×１０19ｃｍ-3，４０〜８０ｎｍ）
４、ｎ−ＧａＡｓコレクタ層（５×１０16ｃｍ-3，５０
０ｎｍ）５、ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ：０−０．
５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓコレクタコンタクト層
６、ｐ−ＧａＡｓベースコンタクト層（４×１０20ｃｍ
-3，３００ｎｍ）７、エミッタ電極８、ベース電極９、
コレクタ電極１０、ＳｉＯ2膜１１，１２により構成さ
れている。
【００１３】ベースコンタクト層７は、コレクタコンタ
クト層６、コレクタ層５で形成されているメサの端部で
ベース層４の上面およびコレクタ空乏層領域の側面に接
触している。なおベース層４は上記では代表的な例とし
てｐ−Ａｌx Ｇａ1-x Ａｓ（ｘ：０−０．１）組成傾斜
型ベース層を用いたが、これに限るものではなく、例え
ばｐ−Ｉｎx Ｇａ1-x Ａｓ（ｘ：０．１−０）を用いて
もよいし、あるいはｐ−ＧａＡｓ均一層であってもよ
い。
【００１４】本発明のバイポーラトランジスタでは、コ
レクタ空乏層領域のエネルギーバンドが、側面に隣接す
るベースコンタクト層の電位によって引き上げられる。
したがって空乏層領域のベースからコレクタ方向の電界
強度は緩和され、キャリア電子の谷間遷移が抑制され
る。その結果、キャリア電子の走行時間は短縮され高周
波特性が向上する。
【００１５】また本発明を用いれば、上述の谷間遷移を
抑制する目的で従来行われていたコレクタ層構造への改
良を加える必要がなく、本実施例のように十分にｎ型ド
ープされたコレクタ層を用いることができる。その結
果、カーク効果を抑制することができる。
【００１６】また本実施例では、ベースコレクタ層７を
ベース層４よりも不純物濃度が高いｐ型ＧａＡｓ層とし
た。この場合、伝導帯のエネルギーポテンシャルはベー
ス層４よりもベースコンタクト層７の方が高くなるた
め、キャリア電子のベースコンタクト層７領域の回り込
みを防ぐことができ、外部ベース領域での再結合電流の
発生を抑制できる。その他の実施例として、ベースコン
タクト層７にベース層３よりもエネルギーバンドギャッ
プの大きなｐ−ＡｌＧａＡｓ層を用いると、同様に伝導
帯のエネルギーポテンシャルをベース層４より高くでき
る。
【００１７】また、その他の実施例として、ベースコン
タクト層７をその伝導帯のエネルギーポテンシャルがエ
ミッタ側からコレクタ側に向かって高くなるように変化
させると、隣接するコレクタ空乏層の電界強度をよりな
だらかに緩和することができる。これを実現した実施例
として、ベースコンタクト層７をその不純物濃度がエミ
ッタ側からコレクタ側に向かって高くしたもの、または
ベースコンタクト層７をエネルギーバンドギャップがエ
ミッタ側からコレクタ側に向かって高くなるようなＡｌ
x Ｇａ1-x Ａｓ組成傾斜層やＩｎx Ｇａ1-x Ａｓ組成傾
斜層としたもの、またはベースコンタクト層７をＧａＡ
ｓとＡｌＧａＡｓの２層構造やＩｎＧａＡｓ／ＧａＡｓ
／ＡｌＧａＡｓの３層構造としたものが挙げられる。
【００１８】次に、図１に示したバイポーラトランジス
タの製造方法を図５を用いて説明する。まず半絶縁基板
１上にエミッタコンタクト層２、エミッタ層３、ベース
層４、コレクタ層５、コレクタコンタクト層６を順次積
層した後、コレクタコンタクト層６上に所定のパターン
に加工したコレクタ電極１０、ＳｉＯ2 膜１１を形成す
る（図５（ａ）。次に上記ＳｉＯ2 膜１１をマスクとし
て、コレクタコンタクト層６、コレクタ層５の一部まで
をエッチングし除去する（図５（ｂ））。次に、全面に
ＳｉＯ2 膜１２を形成した後、これを反応性イオンエッ
チングにより加工することにより、所望の領域のＳｉＯ
2 膜１２を除去するとともにコレクタコンタクト層６、
コレクタ層５の一部からなるメサの側面にＳｉＯ2 膜１
２からなる側壁を形成する。続いてこのＳｉＯ2 膜１２
をマスクとして露出している結晶面をエッチングし、残
しておいたコレクタ層５を完全に除去しベース層４を露
出させる（図５（ｃ））。次にＳｉＯ2 膜１２をマスク
としてＭＯＭＢＥにより高濃度ｐ−ＧａＡｓ層７を選択
的に成長させていくと、ベース層４の上面、およびメサ
端部で露出しているコレクタ層５の一部であり素子動作
時に空乏化する領域の側面と接触する（図５（ｄ））。
外部ベース領域直下のエミッタ層はイオン注入により絶
縁化する。ｐ−ＧａＡｓ層７上にベース電極を形成し、
またエミッタコンタクト層を表出させその上にエミッタ
電極を形成すると、最終的に図５（ｅ）に示すようなベ
ースコンタクト層がコレクタ層中の空乏層領域の側面と
接続している本発明のＨＢＴが得られる。
【００１９】実施例２ 図２は本発明の第２の実施例であるバイポーラトランジ
スタの断面図である。このバイポーラトランジスタはＧ
Ａｓ半絶縁性基板１、ｎ−ＧａＡｓエミッタコンタクト
層（３×１０18ｃｍ-3，５００ｎｍ）２、ｎ−Ａｌx Ｇ
ａ1-x Ａｓ（ｘ：０．２５−０）／ｎ−Ａｌ0.25Ｇａ
0.75Ａｓエミッタ層（３×１０17ｃｍ-3，５００ｎｍ）
３、ｐ−Ａｌx Ｇａ1-x Ａｓ（ｘ：０−０．１）組成傾
斜型ベース層（４×１０19ｃｍ-3，４０〜８０ｎｍ）
４、ｎ−ＧａＡｓコレクタ層（５×１０16ｃｍ-3，５０
０ｎｍ）５、ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ：０−０．
５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓコレクタコンタクト層
６、ｐ−ＧａＡｓベースコンタクト層（４×１０20ｃｍ
-3，３００ｎｍ）７、エミッタ電極８、ベース電極９、
コレクタ電極１０、ＳｉＯ2 １１，１２により構成され
ている。
【００２０】ベースコンタクト層７は、コレクタコンタ
クト層６、コレクタ層５で形成されているメサの端部で
ベース層４の側面およびコレクタ層３の一部の側面に接
触している。
【００２１】次に、図２に示したバイポーラトランジス
タの製造方法を図６を用いて説明する。まず半絶縁性基
板１上にエミッタコンタクト層２、エミッタ層３、ベー
ス層４、コレクタ層５、コレクタコンタクト層６を順次
積層した後、コレクタコンタクト層６上に所定のパター
ンに加工したコレクタ電極１０、ＳｉＯ2 膜１１を形成
する（図６（ａ）。次に上記ＳｉＯ2 膜１１をマスクと
して、コレクタコンタクト層６、コレクタ層５の一部ま
でをエッチングし除去する（図６（ｂ））。次に、全面
にＳｉＯ2 膜１２を形成した後、これを反応性イオンエ
ッチングにより加工することにより、所望の領域のＳｉ
Ｏ2 膜１２を除去するとともにコレクタコンタク層６、
コレクタ層５の一部からなるメサの側面にＳｉＯ2 膜１
２からなる側壁を形成する。続いてこのＳｉＯ2 膜１２
をマスクとして露出している結晶面をエッチングし、残
しておいたコレクタ層５とベース層４を完全に除去する
（図６（ｃ））。次にＳｉＯ2 膜１２をマスクとしてＭ
ＯＭＢＥにより高濃度ｐ−ＧａＡｓ層７を選択的に成長
させていくと、ベース層４の側面、およびメサ端部で露
出しているコレクタ層５の一部であり素子動作時に空乏
化する領域の側面と接触する（図６（ｄ））。外部ベー
ス領域直下のエミッタ層はイオン注入により絶縁化す
る。ｐ−ＧａＡｓ層７上にベース電極を形成し、またエ
ミッタコンタクト層を表出させその上にエミッタ電極を
形成すると、最終的に図６（ｅ）に示すようなベースコ
ンタクト層がコレクタ層中の空乏層領域の側面と接続し
ている本発明のＨＢＴが得られる。
【００２２】実施例３ 図３は本発明の第１の実施例であるバイポーラトランジ
スタの断面図である。このバイポーラトランジスタはＧ
ａＡｓ半絶縁性基板１、ｎ−ＧａＡｓコレクタコンタク
ト層（３×１０18ｃｍ-3，５００ｎｍ）６、ｎ−ＧａＡ
ｓコレクタ層（５×１０16ｃｍ-3，５００ｎｍ）５、ｐ
−Ａｌx Ｇａ1-x Ａｓ（ｘ：０−０．１）組成傾斜型ベ
ース層（４×１０19ｃｍ-3，４０〜８０ｎｍ）４、ｎ−
Ａｌ0.25Ｇａ0.75Ａｓエミッタ層（３×１０17ｃｍ-3，
５００ｎｍ）３、ｎ−Ａｌx Ｇａ 1-x Ａｓ（ｘ：０．２
５−０）／ｎ−ＧａＡｓ／ｎ−Ｉｎx Ｇａ1-x Ａｓ
（ｘ：０−０．５）／ｎ−Ｉｎ0.5 Ｇａ0.5 Ａｓエミッ
タキャップ層２、ｐ−ＧａＡｓベースコンタクト層（４
×１０20ｃｍ-3，３００ｎｍ）７、エミッタ電極８、ベ
ース電極９、コレクタ電極１０、ＳｉＯ2 １１，１２に
より構成されている。ベースコンタクト層７は、コレク
タコンタクト層６、コレクタ層５、ベース層４およびコ
レクタ層３の一部で形成されているメサの端部でベース
層４およびコレクタ層３の一部に側面から接触してい
る。ここでベースコンタクト層７は図３に示すような形
状に限らず、その他の実施例として、図４に示すような
Ｌ字型に形成されていてもよい。この場合はベースコン
タクト層７とその直下のコレクタコンタクト層の間隔が
広いためベース−コレクタ間容量が小さくなり高周波特
性に有利である。
【００２３】次に、図３に示したバイポーラトランジス
タの製造方法を図７を用いて説明する。まず、半絶縁性
基板１上にコレクタコンタクト層６、コレクタ層５、ベ
ース層４、エミッタ層３、エミッタコンタクト層２を順
次積層した後、エミッタコンタクト層２上に所定のパタ
ーンに加工したエミッタ電極８、ＳｉＯ2 膜１１を形成
する（図７（ａ））。次に上記ＳｉＯ2 膜１１をマスク
として、エミッタコンタクト層２、エミッタ層３の一部
までをエッチングし除去する（図７（ｂ））。次に、全
面にＳｉＯ2 膜１２を形成した後、これを反応性イオン
エッチングにより加工することにより、所望の領域のＳ
ｉＯ2 膜１２を除去するとともにエミッタコンタクト層
２、エミッタ層３からなるメサの側面にＳｉＯ2 膜１２
からなる側壁を形成する。続いてこのＳｉＯ2 膜１２を
マスクとして露出しているＧａＡｓ結晶面をエッチング
しエミッタ層３の残りとベース層４、コレクタ層５の一
部を除去する（図７（ｃ））。次にＳｉＯ2 膜１２をマ
スクとしてＭＯＭＢＥにより高濃度ｐ−ＧａＡｓ層７を
選択的に成長させていくと、メサ端部で露出しているベ
ース層４とコレクタ層５の一部であり素子動作時に空乏
化する領域の側面と接触する（図７（ｄ））。外部ベー
ス領域直下のコレクタ層はイオン注入により絶縁化す
る。ｐ−ＧａＡｓ層７上にベース電極を形成し、またコ
レクタコンタクト層６を表出させその上にコレクタ電極
１０を形成すると、最終的に図７（ｅ）に示すようなベ
ースコンタクト層がコレクタ層中の空乏層領域の側面と
接続している本発明のＨＢＴが得られる。
【００２４】
【発明の効果】本発明によれば、コレクタ空乏層の側面
に隣接するベースコンタクト層によってコレクタ空乏層
のエネルギーバンドポテンシャルが引き上げられるた
め、電界強度が緩和されキャリアの谷間遷移が抑制され
る。その結果、キャリアの高速走行が可能となり、優れ
た高周波特性が実現される。
【００２５】高バイアス印加時は特に空乏層にかかる電
界が強くなるため通常の構造ではキャリアの高速走行は
妨げられる。しかし本発明の構造では、ベース電位が高
くなるにつれ空孔層のエネルギーバンドが引き上げ効果
が高まるため、高バイアス印加、特にエネルギーバンド
構造が自己整合的にキャリアの高速走行に適するように
調整される。
【図面の簡単な説明】
【図１】本発明のバイポーラトランジスタの第１の実施
例の構造を説明するための素子断面図
【図２】本発明のバイポーラトランジスタの第２の実施
例の構造を説明するための素子断面図
【図３】本発明のバイポーラトランジスタの第３の実施
例の構造を説明するための素子断面図
【図４】本発明のバイポーラトランジスタの第３の実施
例の構造を説明するための素子断面図
【図５】（ａ）〜（ｅ）は図１のバイポーラトランジス
タの製造方法を説明するための素子断面図
【図６】（ａ）〜（ｅ）は図２のバイポーラトランジス
タの製造方法を説明するための素子断面図
【図７】（ａ）〜（ｅ）は図３のバイポーラトランジス
タの製造方法を説明するための素子断面図
【図８】従来のバイポーラトランジスタのエネルギーバ
ンド図
【図９】従来のバイポーラトランジスタのエネルギーバ
ンド図
【図１０】従来のバイポーラトランジスタのエネルギー
バンド図
【図１１】従来のバイポーラトランジスタのベース−コ
レクタ領域のエネルギーバンド形状を示す図
【図１２】本発明のバイポーラトランジスタのベース−
コレクタ領域のエネルギーバンド形状を示す図である
【符号の説明】
１ 半絶縁性基板 ２ エミッタコンタクト層 ３ エミッタ層 ３’ 絶縁化領域 ４ ベース層 ５ コレクタ層 ５’ コレクタ空乏層領域 ６ コレクタコンタクト層 ７ ベースコンタクト層 ８ エミッタ電極 ９ ベース電極 １０ コレクタ電極 １１，１２ ＳｉＯ2 膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/73

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半絶縁性基板上に第１導電型の第１の半
    導体からなるエミッタ層、第２導電型の第２の半導体か
    らなるベース層、および第１導電型の第３の半導体から
    なるコレクタ層を有するバイポーラトランジスにおい
    て、 ベース電極と前記ベース層の間に第２導電型の第４の半
    導体層からなるベースコンタクト層を有しており、かつ
    前記ベースコンタクト層がトランジスタ動作時のベース
    コレクタ間空乏層に側面から接触するように配置されて
    おり、 前記ベースコンタクト層の伝導帯のバンドポテンシャル
    が、前記ベース層の伝導帯のバンドポテンシャルよりも
    高いことを特徴とするバイポーラトランジスタ。
  2. 【請求項２】 前記ベースコンタクト層の不純物濃度が
    前記ベース層の不純物濃度よりも高いことを特徴とする
    請求項１に記載のバイポーラトランジスタ。
  3. 【請求項３】 前記ベースコンタクト層が前記ベース層
    よりもエネルギーバンドギャップの大きな材料で形成さ
    れていることを特徴とする請求項１に記載のバイポーラ
    トランジスタ。
  4. 【請求項４】 半絶縁性基板上に第１導電型の第１の半
    導体からなるエミッタ層、第２導電型の第２の半導体か
    らなるベース層、および第１導電型の第３の半導体から
    なるコレクタ層を有するバイポーラトランジスにおい
    て、 ベース電極と前記ベース層の間に第２導電型の第４の半
    導体層からなるベースコンタクト層を有しており、かつ
    前記ベースコンタクト層がトランジスタ動作時のベース
    コレクタ間空乏層に側面から接触するように配置されて
    おり、 前記ベースコンタクト層の伝導帯のバンドポテンシャル
    が、エミッタ側からコレクタ側に向かって高くなってい
    ることを特徴とするバイポーラトランジスタ。
  5. 【請求項５】 前記ベースコンタクト層の不純物濃度が
    エミッタ側からコレクタ側に向かって徐々に高くなって
    いることを特徴とする請求項４に記載のバイポーラトラ
    ンジスタ。
  6. 【請求項６】 前記ベースコンタクト層において、エネ
    ルギーバンドギャップがエミッタ側からコレクタ側に向
    かって大きくなっていくように組成を傾斜させているこ
    とを特徴とする請求項４に記載のバイポーラトランジス
    タ。
  7. 【請求項７】 前記ベースコンタクト層が、二つ以上の
    半導体層からなる多層構造であることを特徴とする請求
    項４に記載のバイポーラトランジスタ。
JP19119597A 1997-07-16 1997-07-16 バイポーラトランジスタ Expired - Fee Related JP3189878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19119597A JP3189878B2 (ja) 1997-07-16 1997-07-16 バイポーラトランジスタ
US09/116,567 US6087684A (en) 1997-07-16 1998-07-16 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19119597A JP3189878B2 (ja) 1997-07-16 1997-07-16 バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JPH1140575A JPH1140575A (ja) 1999-02-12
JP3189878B2 true JP3189878B2 (ja) 2001-07-16

Family

ID=16270495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19119597A Expired - Fee Related JP3189878B2 (ja) 1997-07-16 1997-07-16 バイポーラトランジスタ

Country Status (2)

Country Link
US (1) US6087684A (ja)
JP (1) JP3189878B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030942A (ko) * 2001-08-07 2004-04-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 바이폴라 트랜지스터 및 바이폴라 트랜지스터 제조 방법
WO2006061731A1 (en) * 2004-12-06 2006-06-15 Koninklijke Philips Electronics N.V. Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method
US11355617B2 (en) * 2019-10-01 2022-06-07 Qualcomm Incorporated Self-aligned collector heterojunction bipolar transistor (HBT)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273363B1 (en) * 1986-12-22 1992-07-08 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5160994A (en) * 1990-02-19 1992-11-03 Nec Corporation Heterojunction bipolar transistor with improved base layer
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
US5329144A (en) * 1993-04-23 1994-07-12 At&T Bell Laboratories Heterojunction bipolar transistor with a specific graded base structure
US6159816A (en) * 1994-08-09 2000-12-12 Triquint Semiconductor Texas, Inc. Method of fabricating a bipolar transistor

Also Published As

Publication number Publication date
JPH1140575A (ja) 1999-02-12
US6087684A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
JP2771423B2 (ja) バイポーラトランジスタ
JP5336186B2 (ja) ヘテロ接合バイポーラトランジスタを製造する方法
JPH05243256A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2004071669A (ja) 半導体装置
US5414273A (en) Heterojunction bipolar transistor
JPH05109753A (ja) バイポーラトランジスタ
US6426266B1 (en) Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics
JPH0658918B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3189878B2 (ja) バイポーラトランジスタ
JP3087671B2 (ja) バイポーラトランジスタおよびその製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JP3030070B2 (ja) 半導体装置
JP3246401B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH09246280A (ja) ヘテロ接合バイポーラトランジスタ
KR100298126B1 (ko) 이종접합바이폴라트랜지스터의개선된구조및제조방법
JP2808145B2 (ja) 半導体装置
JPH08288300A (ja) ヘテロ接合バイポーラトランジスタ
JP4164775B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2615983B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
US5523594A (en) Heterojunction bipolar transistor
JP2841380B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2780328B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2771214B2 (ja) 半導体装置
JP3355622B2 (ja) バイポーラトランジスタ
JP3295897B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees