JPH0658918B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH0658918B2 JPH0658918B2 JP63023941A JP2394188A JPH0658918B2 JP H0658918 B2 JPH0658918 B2 JP H0658918B2 JP 63023941 A JP63023941 A JP 63023941A JP 2394188 A JP2394188 A JP 2394188A JP H0658918 B2 JPH0658918 B2 JP H0658918B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- collector layer
- base
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000009826 distribution Methods 0.000 claims description 17
- 239000000969 carrier Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 230000005684 electric field Effects 0.000 description 23
- 230000000694 effects Effects 0.000 description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 229910052790 beryllium Inorganic materials 0.000 description 6
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、動作速度が速く、また動作周波数の高いバイ
ポーラトランジスタ、特にヘテロ接合バイポーラトラン
ジスタに関するものである。
ポーラトランジスタ、特にヘテロ接合バイポーラトラン
ジスタに関するものである。
従来のこの種のトランジスタにおいては、ｎｐｎ型ヘテ
ロ接合バイポーラトランジスタを例にとると、ベース・
コレクタ空乏層を形成する半導体層（コレクタ層）は、
均一もしくは傾斜した濃度分布で且つベース層およびコ
レクタ電極層の濃度よりも低い濃度を持つｎ形層から成
っている。近年、開発が活発になって来ているIII−Ｖ
族半導体（ＧａＡｓ等）を用いたヘテロ接合バイポーラ
トランジスタ（以下「ＨＢＴ」と記載する）においても
同様な不純物製造を持っている。
ロ接合バイポーラトランジスタを例にとると、ベース・
コレクタ空乏層を形成する半導体層（コレクタ層）は、
均一もしくは傾斜した濃度分布で且つベース層およびコ
レクタ電極層の濃度よりも低い濃度を持つｎ形層から成
っている。近年、開発が活発になって来ているIII−Ｖ
族半導体（ＧａＡｓ等）を用いたヘテロ接合バイポーラ
トランジスタ（以下「ＨＢＴ」と記載する）においても
同様な不純物製造を持っている。
この従来構造では、おおむねコレクタ層の不純物濃度で
決まるベース・コレクタ空乏層の電界が極めて高くな
る。例えば、その不純物濃度を５×１０16／ｃｍ３程度
とすると、空乏層のベース側では、トランジスタに所定
のバイアス電圧を加えて動作させた場合には、ベース・
コレクタ空乏層の電界は１００ｋＶ／ｃｍ以上になる。
従って、このような高電界下では、この空乏層の電子速
度は、一般に知られているように、飽和して一定とな
る。そして、このときの電子速度は「電子飽和速度（Ｖ
ｓ）」として規定され、これに対応するコレクタ走行時
間ｔｃは、 ｔｃ＝Ｗｃ／２Ｖｓ で与えられている。ただし、Ｗｃはベース・コレクタ空
乏層幅である。
決まるベース・コレクタ空乏層の電界が極めて高くな
る。例えば、その不純物濃度を５×１０16／ｃｍ３程度
とすると、空乏層のベース側では、トランジスタに所定
のバイアス電圧を加えて動作させた場合には、ベース・
コレクタ空乏層の電界は１００ｋＶ／ｃｍ以上になる。
従って、このような高電界下では、この空乏層の電子速
度は、一般に知られているように、飽和して一定とな
る。そして、このときの電子速度は「電子飽和速度（Ｖ
ｓ）」として規定され、これに対応するコレクタ走行時
間ｔｃは、 ｔｃ＝Ｗｃ／２Ｖｓ で与えられている。ただし、Ｗｃはベース・コレクタ空
乏層幅である。
Ｓｉバイポーラトランジスタでは、素子中の全遅延時間
の内に占めるベース中走行時間ｔＢの占める比率が大き
く、コレクタ走行時間ｔｃが相対的に小さいため、あま
り問題になっていない。しかし、ＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴ等ではベース中走行時間ｔＢが極めて小さいた
め、コレクタ走行時間ｔｃの寄与が問題になって来てい
る。
の内に占めるベース中走行時間ｔＢの占める比率が大き
く、コレクタ走行時間ｔｃが相対的に小さいため、あま
り問題になっていない。しかし、ＡｌＧａＡｓ／ＧａＡ
ｓＨＢＴ等ではベース中走行時間ｔＢが極めて小さいた
め、コレクタ走行時間ｔｃの寄与が問題になって来てい
る。
従来形ＡｌＧａＡｓ／ＧａＡｓＨＢＴにおけるコレクタ
中の電子の伝導のようすを第７図の例で説明する。第７
図(a)はエネルギーのバンドダイアグラムを示し、第７
図(b)は層構成、第７図(c)は電界分布を示す。第７図に
おいて、１はエミッタ層、２はベース層、３はコレクタ
層、４はコレクタ電極層、５は伝導帯端、６は価電子帯
端、７はＬ谷の底を示すエネルギー曲線、８はΓ谷の底
を示すエネルギー曲線、９は電子である。ベース／コレ
クタ接合がｐ＋ｎダイオードを形成している通常の場
合、電界強度は第７図(c)の電界強度特性線１０で示す
ように接合面のコレクタ側において最大となり、従っ
て、ベースから注入された電子９は数百Åも走らないう
ちに高エネルギー状態となり、従って、Γ谷だけでなく
Ｌ谷やＸ谷のエネルギーの高い谷に入り込む分布するよ
うになる。これは、ベース／コレクタバイアス電圧がお
およそ＋０．５Ｖから逆バイアス側にとる条件、すなわ
ちベース／コレクタバイアス電圧がトランジスタの能動
領域にある限り、ＧａＡｓではＬ谷と下のΓ谷間のエネ
ルギーが約０．３ｅＶであるため、避けがたい。
中の電子の伝導のようすを第７図の例で説明する。第７
図(a)はエネルギーのバンドダイアグラムを示し、第７
図(b)は層構成、第７図(c)は電界分布を示す。第７図に
おいて、１はエミッタ層、２はベース層、３はコレクタ
層、４はコレクタ電極層、５は伝導帯端、６は価電子帯
端、７はＬ谷の底を示すエネルギー曲線、８はΓ谷の底
を示すエネルギー曲線、９は電子である。ベース／コレ
クタ接合がｐ＋ｎダイオードを形成している通常の場
合、電界強度は第７図(c)の電界強度特性線１０で示す
ように接合面のコレクタ側において最大となり、従っ
て、ベースから注入された電子９は数百Åも走らないう
ちに高エネルギー状態となり、従って、Γ谷だけでなく
Ｌ谷やＸ谷のエネルギーの高い谷に入り込む分布するよ
うになる。これは、ベース／コレクタバイアス電圧がお
およそ＋０．５Ｖから逆バイアス側にとる条件、すなわ
ちベース／コレクタバイアス電圧がトランジスタの能動
領域にある限り、ＧａＡｓではＬ谷と下のΓ谷間のエネ
ルギーが約０．３ｅＶであるため、避けがたい。
Ｌ谷やＸ谷に電子９が移ると、電子の速度はいわゆる飽
和速度Ｖｓとなる。ＧａＡｓの場合、飽和速度Ｖｓは７
×１０６ｃｍ／ｓｅｃである。そして、Ｌ谷やＸ谷に入
った電子の飽和速度は、これらの谷の電子の有効質量が
Γ谷に分布する電子の質量よりも大きくなるため、Γ谷
におけるよりも小さくなってしまう。
和速度Ｖｓとなる。ＧａＡｓの場合、飽和速度Ｖｓは７
×１０６ｃｍ／ｓｅｃである。そして、Ｌ谷やＸ谷に入
った電子の飽和速度は、これらの谷の電子の有効質量が
Γ谷に分布する電子の質量よりも大きくなるため、Γ谷
におけるよりも小さくなってしまう。
一方、最近、マジャール等の論文「米国電気電子技術者
協会，電子デバイス論文，イー・デー・エル−７巻，８
号，４８３〜４８５頁，1986，ＡｌＧａＡｓ／ＣａＡｓ
バイポーラトランジスタにおけるコレクタ・トランジッ
トタイム減少のための提案構造」（IEEE,Electron Dev.
Lett.EDL-7,No.8 pp.483-485,1986,A proposed Structu
re for Collector Transit-Time Reduction in AlGaAs/
GaAs Bipolar Transisitors by C.M.Maziar et al）に
おいて、コレクタ接合面近傍の電界強度を下げ、電子速
度を上げる提案が成されている。これは、コレクタ層の
導電形を従来のｎ形からｐ形に変えることにより、コレ
クタ電極層側に電界のピークを持ってくるものである。
協会，電子デバイス論文，イー・デー・エル−７巻，８
号，４８３〜４８５頁，1986，ＡｌＧａＡｓ／ＣａＡｓ
バイポーラトランジスタにおけるコレクタ・トランジッ
トタイム減少のための提案構造」（IEEE,Electron Dev.
Lett.EDL-7,No.8 pp.483-485,1986,A proposed Structu
re for Collector Transit-Time Reduction in AlGaAs/
GaAs Bipolar Transisitors by C.M.Maziar et al）に
おいて、コレクタ接合面近傍の電界強度を下げ、電子速
度を上げる提案が成されている。これは、コレクタ層の
導電形を従来のｎ形からｐ形に変えることにより、コレ
クタ電極層側に電界のピークを持ってくるものである。
しかしながら、このような改善策を施しても、コレクタ
走行時間でみて改善の程度は数十％に止まっている。こ
れは、電子速度のオーバシュート効果（過渡的に電子速
度が大きくなる現象）を一部取り入れているが、ベース
・コレクタ空乏層中の５０％以上の領域を電子９が飽和
速度状態で走っているため、全体的にはその効果があま
り顕著とならないことによる。
走行時間でみて改善の程度は数十％に止まっている。こ
れは、電子速度のオーバシュート効果（過渡的に電子速
度が大きくなる現象）を一部取り入れているが、ベース
・コレクタ空乏層中の５０％以上の領域を電子９が飽和
速度状態で走っているため、全体的にはその効果があま
り顕著とならないことによる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、従来よりも電流利得しゃ断周波
数を高くして動作速度を速くしたヘテロ接合バイポーラ
トランジスタを提供することにある。
の目的とするところは、従来よりも電流利得しゃ断周波
数を高くして動作速度を速くしたヘテロ接合バイポーラ
トランジスタを提供することにある。
また他の目的として、イオン化率やトンネル確率を低下
させてコレクタ耐圧をも高めることができるようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
させてコレクタ耐圧をも高めることができるようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
このような目的を達成するために本発明は、第１の導電
型のエミッタ層と、このエミッタ層に隣接する第２の導
電型のベース層と、第１導電型のコレクタ電極層と、こ
のコレクタ電極層とベース層との間に配置されたコレク
タ層とを備え、コレクタ層はベース側に形成された第１
のコレクタ層とコレクタ電極層側に形成された第２のコ
レクタ層とを含み、第１のコレクタ層を不純物濃度がベ
ース層よりも低い半導体層とし、第２のコレクタ層を不
純物濃度が第１のコレクタ層よりも高い第２の導電型の
半導体層としたものである。
型のエミッタ層と、このエミッタ層に隣接する第２の導
電型のベース層と、第１導電型のコレクタ電極層と、こ
のコレクタ電極層とベース層との間に配置されたコレク
タ層とを備え、コレクタ層はベース側に形成された第１
のコレクタ層とコレクタ電極層側に形成された第２のコ
レクタ層とを含み、第１のコレクタ層を不純物濃度がベ
ース層よりも低い半導体層とし、第２のコレクタ層を不
純物濃度が第１のコレクタ層よりも高い第２の導電型の
半導体層としたものである。
また本発明は、上記発明において、第１の導電型の第３
のコレクタ層をベース層と第１のコレクタ層との間に第
１のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したものである。
のコレクタ層をベース層と第１のコレクタ層との間に第
１のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したものである。
さらに本発明は、第１の導電型のエミッタ層と、このエ
ミッタ層に隣接する第２の導電型のベース層と、第１導
電型のコレクタバッファ層と、このコレクタバッファ層
とベース層との間に配置されたコレクタ層とを備え、こ
のコレクタ層はベース側に形成された第１のコレクタ層
とコレクタバッファ層側に形成された第２のコレクタ層
とを含み、第１のコレクタ層をコレクタバッファ層より
も低い不純物濃度に形成し、そのバンドギャップエネル
ギーをベース層側からコレクタバッファ層に向かって所
定の分布に形成し、第２のコレクタ層を第１のコレクタ
層よりも高い第２の導電型の不純物濃度に形成し、その
バンドギャップエネルギーを第１のコレクタ層側からコ
レクタバッファ層に向かって増大する分布に形成し、コ
レクタバッファ層を第１のコレクタ層よりもバンドギャ
ップエネルギーが大きいものとしたものである。
ミッタ層に隣接する第２の導電型のベース層と、第１導
電型のコレクタバッファ層と、このコレクタバッファ層
とベース層との間に配置されたコレクタ層とを備え、こ
のコレクタ層はベース側に形成された第１のコレクタ層
とコレクタバッファ層側に形成された第２のコレクタ層
とを含み、第１のコレクタ層をコレクタバッファ層より
も低い不純物濃度に形成し、そのバンドギャップエネル
ギーをベース層側からコレクタバッファ層に向かって所
定の分布に形成し、第２のコレクタ層を第１のコレクタ
層よりも高い第２の導電型の不純物濃度に形成し、その
バンドギャップエネルギーを第１のコレクタ層側からコ
レクタバッファ層に向かって増大する分布に形成し、コ
レクタバッファ層を第１のコレクタ層よりもバンドギャ
ップエネルギーが大きいものとしたものである。
本発明による半導体装置においては、コレクタ耐圧が向
上される。
上される。
本発明は、電子の速度飽和が起こらないようなベース・
コレクタ空乏層の新規な構成を与えるものであり、単に
単一のコレクタ層不純物濃度で設計する従来の手法とは
全く異なるものである。具体的には、電子の速度オーバ
シュートを積極的に取り入れるための構造を不純物濃度
で形成することを基本としている。
コレクタ空乏層の新規な構成を与えるものであり、単に
単一のコレクタ層不純物濃度で設計する従来の手法とは
全く異なるものである。具体的には、電子の速度オーバ
シュートを積極的に取り入れるための構造を不純物濃度
で形成することを基本としている。
第１図は、本発明に係わるヘテロ接合バイポーラトラン
ジスタの一実施例を示し、第１図(a)はｎｐｎ形ＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴのエネルギーのバンドダイアグ
ラムを示し、第１図(b)は層構成、第１図(c)はコレクタ
空乏層中の電界分布を示す。これらの図において、１１
はシリコンのような第１の導電形（ｎ形）の不純物を含
むＡｌＧａＡｓから成るエミッタ層、１２は高濃度のベ
リリウムのような第２の導電形（ｐ形）の不純物を含む
ＧａＡｓから成るベース層、１３は高濃度のｎ形のＧａ
Ａｓから成るコレクタ電極層、１４は半絶縁性半導体の
ｉ−ＧａＡｓから成る第１のコレクタ層、１５は不純物
濃度がコレクタ層１４よりも高くベリリウムのような第
２の導電形（ｐ＋形）のＧａＡｓから成る半導体層であ
る第２のコレクタ層、１６は電子のＬ谷の底のエネルギ
ーを示すエネルギー曲線、１７はΓ谷の底のエネルギー
を示すエネルギー曲線、１８，１９はコレクタ電圧を印
加した状態でのコレクタ空乏層中の電界強度を示す曲線
である。第１，第２のコレクタ層１４，１５のいずれも
空乏化しているために、第１のコレクタ層１４ではほぼ
一定の電界強度、第２のコレクタ層１５とコレクタ電極
層１３の一部から成る空乏層部分では急峻なピークを有
する特性の電界強度分布となっている。なお、第１図に
おいて第７図と同一部分又は相当部分には同一符号が付
してある。また、第１図において、第１のコレクタ層１
４はｉ−ＧａＡｓから成るとしたが、不純物濃度がベー
ス層１２よりも低い第１または第２の導電形から成るＧ
ａＡｓ層としてもよい。
ジスタの一実施例を示し、第１図(a)はｎｐｎ形ＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴのエネルギーのバンドダイアグ
ラムを示し、第１図(b)は層構成、第１図(c)はコレクタ
空乏層中の電界分布を示す。これらの図において、１１
はシリコンのような第１の導電形（ｎ形）の不純物を含
むＡｌＧａＡｓから成るエミッタ層、１２は高濃度のベ
リリウムのような第２の導電形（ｐ形）の不純物を含む
ＧａＡｓから成るベース層、１３は高濃度のｎ形のＧａ
Ａｓから成るコレクタ電極層、１４は半絶縁性半導体の
ｉ−ＧａＡｓから成る第１のコレクタ層、１５は不純物
濃度がコレクタ層１４よりも高くベリリウムのような第
２の導電形（ｐ＋形）のＧａＡｓから成る半導体層であ
る第２のコレクタ層、１６は電子のＬ谷の底のエネルギ
ーを示すエネルギー曲線、１７はΓ谷の底のエネルギー
を示すエネルギー曲線、１８，１９はコレクタ電圧を印
加した状態でのコレクタ空乏層中の電界強度を示す曲線
である。第１，第２のコレクタ層１４，１５のいずれも
空乏化しているために、第１のコレクタ層１４ではほぼ
一定の電界強度、第２のコレクタ層１５とコレクタ電極
層１３の一部から成る空乏層部分では急峻なピークを有
する特性の電界強度分布となっている。なお、第１図に
おいて第７図と同一部分又は相当部分には同一符号が付
してある。また、第１図において、第１のコレクタ層１
４はｉ−ＧａＡｓから成るとしたが、不純物濃度がベー
ス層１２よりも低い第１または第２の導電形から成るＧ
ａＡｓ層としてもよい。
上記構造のトランジスタを動作させるバイアス条件は通
常のトランジスタと同様であり、エミッタ・ベース接合
は順バイアスに、またベース・コレクタ接合は０．５Ｖ
から逆バイアス側にバイアスさせる。
常のトランジスタと同様であり、エミッタ・ベース接合
は順バイアスに、またベース・コレクタ接合は０．５Ｖ
から逆バイアス側にバイアスさせる。
ところで、ベース・コレクタ空乏層に注入された電子
は、通常は高電界下にあるため、前に示した従来形の例
では、高エネルギー状態となり、Ｌ谷やＸ谷の高い谷に
分布するようになる。
は、通常は高電界下にあるため、前に示した従来形の例
では、高エネルギー状態となり、Ｌ谷やＸ谷の高い谷に
分布するようになる。
これに対して、本実施例では、ベース・コレクタ空乏層
中の電位降下を第１図(c)の特性曲線１８，１９に対応
した２つの領域に分割する。そして、コレクタ層１４の
ｉ−ＧａＡｓ中の電位降下を小さくするために、第２の
コレクタ層１５としてｐ＋−ＧａＡｓを導入し、さら
に、コレクタ層１５の膜厚を薄くするためにこれを高濃
度とし、コレクタ層１４の層厚が全体のベース・コレク
タ空乏層の大部分を占めるようにする。
中の電位降下を第１図(c)の特性曲線１８，１９に対応
した２つの領域に分割する。そして、コレクタ層１４の
ｉ−ＧａＡｓ中の電位降下を小さくするために、第２の
コレクタ層１５としてｐ＋−ＧａＡｓを導入し、さら
に、コレクタ層１５の膜厚を薄くするためにこれを高濃
度とし、コレクタ層１４の層厚が全体のベース・コレク
タ空乏層の大部分を占めるようにする。
コレクタ層１５の層中の電位降下は、トンネル電流が流
れないようにＧａＡｓの場合で１．４Ｖ以下に取ればリ
ーク電流の問題は生じない。従来形と本装置との構造の
差は、第１図(c)，第７図(c)の電界分布を比較すれば明
瞭である。コレクタ層１４の層中の電圧降下を約０．３
Ｖ以下にすれば、第１図で明らかなように、電子のＬ谷
への分布は極めて少なくなる。電子の移動度を仮にμ＝
４０００ｃｍ２／Ｖ・ｓｅｃ、コレクタ層１４の層中の
電界強度を２０ｋＶ／ｃｍ、また簡単のために伝導帯の
非放物線性を無視すれば、電子速度Ｖｄは、 Ｖｄ＝μΕ＝８×１０７ｃｍ／ｓｅｃ となり、従来形に比べて約１０倍の電子速度の増大が見
込まれる。コレクタ層１４とコレクタ層１５の膜厚や不
純物濃度は目的に応じて設計することが可能であり、コ
レクタ層１４の層中の電圧降下を、Γ谷とＬ谷とのエネ
ルギー差をΔΕとしたとき、２ΔΕ／ｑ程度の値以下に
すれば十分効果が期待でき、広い設計の自由度がある。
従来形と比較して、コレクタ走行時間が、最大で１／１
０程度に短縮されるのは言うまでもない。
れないようにＧａＡｓの場合で１．４Ｖ以下に取ればリ
ーク電流の問題は生じない。従来形と本装置との構造の
差は、第１図(c)，第７図(c)の電界分布を比較すれば明
瞭である。コレクタ層１４の層中の電圧降下を約０．３
Ｖ以下にすれば、第１図で明らかなように、電子のＬ谷
への分布は極めて少なくなる。電子の移動度を仮にμ＝
４０００ｃｍ２／Ｖ・ｓｅｃ、コレクタ層１４の層中の
電界強度を２０ｋＶ／ｃｍ、また簡単のために伝導帯の
非放物線性を無視すれば、電子速度Ｖｄは、 Ｖｄ＝μΕ＝８×１０７ｃｍ／ｓｅｃ となり、従来形に比べて約１０倍の電子速度の増大が見
込まれる。コレクタ層１４とコレクタ層１５の膜厚や不
純物濃度は目的に応じて設計することが可能であり、コ
レクタ層１４の層中の電圧降下を、Γ谷とＬ谷とのエネ
ルギー差をΔΕとしたとき、２ΔΕ／ｑ程度の値以下に
すれば十分効果が期待でき、広い設計の自由度がある。
従来形と比較して、コレクタ走行時間が、最大で１／１
０程度に短縮されるのは言うまでもない。
第２図は本発明を用いて試作したトランジスタの特性を
説明する図であって、縦軸にカットオフ周波数ｆＴ、横
軸にコレクタ電流密度Ｊｃをとっている。ここで、実線
２０ａは本発明によるトランジスタ、また破線２０ｂは
従来形のＨＢＴの特性を示す。本発明によるトランジス
タのコレクタ構造は第１図と同一で、第１のコレクタ層
１４のｉ−ＧａＡｓ層の厚さは２０００Å、第２のコレ
クタ層１５のｐ＋−ＧａＡｓ層の厚さは２００Å（濃度
２×１０18）としている。
説明する図であって、縦軸にカットオフ周波数ｆＴ、横
軸にコレクタ電流密度Ｊｃをとっている。ここで、実線
２０ａは本発明によるトランジスタ、また破線２０ｂは
従来形のＨＢＴの特性を示す。本発明によるトランジス
タのコレクタ構造は第１図と同一で、第１のコレクタ層
１４のｉ−ＧａＡｓ層の厚さは２０００Å、第２のコレ
クタ層１５のｐ＋−ＧａＡｓ層の厚さは２００Å（濃度
２×１０18）としている。
コレクタ電流密度Ｊｃが１０４Ａ／ｃｍ２以下の領域で
は両者の特性の差は小さいが、コレクタ走行時間がカッ
トオフ周波数ｆＴに影響を与えるＪｃ＞１０４Ａ／ｃｍ
２以上の領域では本発明によるトランジスタは従来形の
ＨＢＴに比較して２０〜４０ＧＨｚ以上高い値を持ち、
本発明の有効性が明確に示されている。
は両者の特性の差は小さいが、コレクタ走行時間がカッ
トオフ周波数ｆＴに影響を与えるＪｃ＞１０４Ａ／ｃｍ
２以上の領域では本発明によるトランジスタは従来形の
ＨＢＴに比較して２０〜４０ＧＨｚ以上高い値を持ち、
本発明の有効性が明確に示されている。
ベース・コレクタ空乏層中に注入される電子に初速を与
えることはさらに有効であり、この方法として、第３図
(a)，(b)のｎ層２３の導入、および第４図(a)，(b)に示
した領域バンドギャップベース３２との組合せが考えら
れる。
えることはさらに有効であり、この方法として、第３図
(a)，(b)のｎ層２３の導入、および第４図(a)，(b)に示
した領域バンドギャップベース３２との組合せが考えら
れる。
第３図において、２１はシリコンのようなｎ形の不純物
を含むＡｌＧａＡｓから成るエミッタ層、２２は高濃度
のベリウムのようなｐ形の不純物を有するｐ＋ＧａＡｓ
から成るベース層、２３はｎ形ＧａＡｓから成る第３の
コレクタ層、２４は半絶縁性のＧａＡｓから成る第１の
コレクタ層、２５は高濃度のベリリウムのようなｐ形の
不純物を有するｐ＋ＧａＡｓから成る第２のコレクタ
層、２６は高濃度のシリコンのようなｎ形不純物を有す
るｎ＋ＧａＡｓから成るコレクタ電極層である。
を含むＡｌＧａＡｓから成るエミッタ層、２２は高濃度
のベリウムのようなｐ形の不純物を有するｐ＋ＧａＡｓ
から成るベース層、２３はｎ形ＧａＡｓから成る第３の
コレクタ層、２４は半絶縁性のＧａＡｓから成る第１の
コレクタ層、２５は高濃度のベリリウムのようなｐ形の
不純物を有するｐ＋ＧａＡｓから成る第２のコレクタ
層、２６は高濃度のシリコンのようなｎ形不純物を有す
るｎ＋ＧａＡｓから成るコレクタ電極層である。
コレクタ層２４は、本実施例では半絶縁性のＧａＡｓか
ら成るとしたが、不純物濃度がベース層２２よりも低い
ｎ形又はｐ形のＧａＡｓから成るとしても同様の効果を
奏する。
ら成るとしたが、不純物濃度がベース層２２よりも低い
ｎ形又はｐ形のＧａＡｓから成るとしても同様の効果を
奏する。
また第３図において、３１はシリコンのようなｎ形の不
純物を含むＡｌＧａＡｓから成るエミッタ層、３２はベ
リリウムのようなｐ形の不純物を含むｐ＋ＡｌＧａＡｓ
から成る傾斜バンドギャップベース層、３３は半絶縁性
のＧａＡｓから成るコレクタ層、３４は高濃度のベリリ
ウムのようなｐ形の不純物を有するｐ＋ＧａＡｓから成
るコレクタ層、３５は高濃度のシリコンのようなｎ形不
純物を有するｎ＋ＧａＡｓから成るコレクタ電極層であ
る。コレクタ層３３は、本実施例では本絶縁性のＧａＡ
ｓから成るとしたが、不純物濃度がベース層３２よりも
低いｎ形又はｐ形のＧａＡｓから成るとしても同様の効
果を奏する。
純物を含むＡｌＧａＡｓから成るエミッタ層、３２はベ
リリウムのようなｐ形の不純物を含むｐ＋ＡｌＧａＡｓ
から成る傾斜バンドギャップベース層、３３は半絶縁性
のＧａＡｓから成るコレクタ層、３４は高濃度のベリリ
ウムのようなｐ形の不純物を有するｐ＋ＧａＡｓから成
るコレクタ層、３５は高濃度のシリコンのようなｎ形不
純物を有するｎ＋ＧａＡｓから成るコレクタ電極層であ
る。コレクタ層３３は、本実施例では本絶縁性のＧａＡ
ｓから成るとしたが、不純物濃度がベース層３２よりも
低いｎ形又はｐ形のＧａＡｓから成るとしても同様の効
果を奏する。
また、トランジスタの動作時に注入された電子は空間電
荷となるので、空乏層の電位分布が変化する。本実施例
の第１のコレクタ層の電界分布は、注入された負の電荷
によって、ベース層側がより低電界となり、コレクタ電
極層側がより高電界となる。このような電界の変化を補
償する目的で第１のコレクタ層に非注入時に第１図の破
線Ａ，Ａ′で示されるような不純物分布を、たとえばシ
リコンをドープすることによって持たせ、注入時にしか
るべき電界分布を得るようにすることもできる。
荷となるので、空乏層の電位分布が変化する。本実施例
の第１のコレクタ層の電界分布は、注入された負の電荷
によって、ベース層側がより低電界となり、コレクタ電
極層側がより高電界となる。このような電界の変化を補
償する目的で第１のコレクタ層に非注入時に第１図の破
線Ａ，Ａ′で示されるような不純物分布を、たとえばシ
リコンをドープすることによって持たせ、注入時にしか
るべき電界分布を得るようにすることもできる。
これまでの説明はバイポーラトランジスタについて行な
ったが、同じ思想は、電子が流れるチャネル部分が空乏
化している電界効果トランジスタ、例えば静電誘導トラ
ンジスタ（ＳＩＴ）にも適用可能である。空乏チャネル
のドレイン端にｐ＋層を挿入すれば、電子のエネルギー
が低くおさえられ、同様の効果が生ずる。
ったが、同じ思想は、電子が流れるチャネル部分が空乏
化している電界効果トランジスタ、例えば静電誘導トラ
ンジスタ（ＳＩＴ）にも適用可能である。空乏チャネル
のドレイン端にｐ＋層を挿入すれば、電子のエネルギー
が低くおさえられ、同様の効果が生ずる。
以上説明したように本発明は、コレクタ層として第１お
よび第２のコレクタ層とを設け、第１のコレクタ層を不
純物濃度がベース層よりも低い第１の導電形の半導体
層，第２の導電形の半導体層又は半絶縁性半導体層とな
し、第２のコレクタ層を不純物濃度が第１のコレクタ層
よりも高い第２の導電形の半導体層となしたことによ
り、動作状態で第１のコレクタ層と第２のコレクタ層を
空乏化することになり、Γ谷の電子数を増加させ、Ｌ谷
の電子数を減少させることはできるので、電子のコレク
タ走行時間を大幅に短縮でき、従って素子全体の走行時
間を短縮できる効果がある。このことは、半導体装置の
電流利得しゃ断周波数を上げるのもであり、デジタル回
路におけるスイッチング速度やマイクロ波トランジスタ
の電力利得の改善をもたらす。従って、本発明により製
作した高性能のトランジスタを使用すれば、電子計算機
の処理速度の増加、超高速ＰＣＭ伝送のビットレートの
拡大、準ミリ波帯以上の無線機器の性能向上などを実現
することができる。
よび第２のコレクタ層とを設け、第１のコレクタ層を不
純物濃度がベース層よりも低い第１の導電形の半導体
層，第２の導電形の半導体層又は半絶縁性半導体層とな
し、第２のコレクタ層を不純物濃度が第１のコレクタ層
よりも高い第２の導電形の半導体層となしたことによ
り、動作状態で第１のコレクタ層と第２のコレクタ層を
空乏化することになり、Γ谷の電子数を増加させ、Ｌ谷
の電子数を減少させることはできるので、電子のコレク
タ走行時間を大幅に短縮でき、従って素子全体の走行時
間を短縮できる効果がある。このことは、半導体装置の
電流利得しゃ断周波数を上げるのもであり、デジタル回
路におけるスイッチング速度やマイクロ波トランジスタ
の電力利得の改善をもたらす。従って、本発明により製
作した高性能のトランジスタを使用すれば、電子計算機
の処理速度の増加、超高速ＰＣＭ伝送のビットレートの
拡大、準ミリ波帯以上の無線機器の性能向上などを実現
することができる。
また、コレクタ層として第１，第２および第３のコレク
タ層を設け、第１のコレクタ層を不純物濃度がベース層
よりも低い第１の導電形の半導体層，第２の導電形の半
導体層又は半絶縁性半導体層となし、第２のコレクタ層
を不純物濃度が第１のコレクタ層よりも高い第２の導電
形の半導体層となし、第３のコレクタ層を第１の導電形
で第１のコレクタ層の不純物濃度よりも高い不純物濃度
の半導体層となしたことにより、動作状態で前記第１〜
第３のコレクタを空乏化することになり、上述した発明
と同様の効果を奏することができる。
タ層を設け、第１のコレクタ層を不純物濃度がベース層
よりも低い第１の導電形の半導体層，第２の導電形の半
導体層又は半絶縁性半導体層となし、第２のコレクタ層
を不純物濃度が第１のコレクタ層よりも高い第２の導電
形の半導体層となし、第３のコレクタ層を第１の導電形
で第１のコレクタ層の不純物濃度よりも高い不純物濃度
の半導体層となしたことにより、動作状態で前記第１〜
第３のコレクタを空乏化することになり、上述した発明
と同様の効果を奏することができる。
第５図は本発明のさらに他の実施例を示す。第１図に示
した実施例においては、第２コレクタ層１５とコレクタ
電極層１３の一部から成るｐ＋ｎ＋接合部分が高不純物
濃度で形成されているため、コレクタ耐圧が比較的低
い。これを第５図の実施例は改善する。すなわち、この
実施例はｐ＋ｎ＋接合部の耐圧を上げるべく、これらの
部分のバンドギャップエネルギーを大きくすることを主
要な特徴とする。前述した実施例では、ｉ形およびｐ＋
形の各層は均一の組成（例えばＧａＡｓ）で形成されて
おり、本実施例で主張しているような組成変化によりバ
ンドギャップエネルギーを変化させ、素子特性を改善す
る概念は含まれていない。
した実施例においては、第２コレクタ層１５とコレクタ
電極層１３の一部から成るｐ＋ｎ＋接合部分が高不純物
濃度で形成されているため、コレクタ耐圧が比較的低
い。これを第５図の実施例は改善する。すなわち、この
実施例はｐ＋ｎ＋接合部の耐圧を上げるべく、これらの
部分のバンドギャップエネルギーを大きくすることを主
要な特徴とする。前述した実施例では、ｉ形およびｐ＋
形の各層は均一の組成（例えばＧａＡｓ）で形成されて
おり、本実施例で主張しているような組成変化によりバ
ンドギャップエネルギーを変化させ、素子特性を改善す
る概念は含まれていない。
第６図に、最も標準的な例として、ＡｌｘＧａ１−ｘＡ
ｓ系の伝導帯中のΓ，Ｌ，Ｘの各谷の価電子帯側から測
ったバンド端エネルギー（バンドギャップエネルギー）
のＡｌＡｓ組成依存性を示した。ｘ＝０すなわちＧａＡ
ｓでは最小のバンドギャップエネルギーＥｇ（Γ）＝
１．４２４ｅＶであるが、例えばｘ＝０．６とすると最
小のバンドギャップエネルギーＥｇ(x)＝２．０ｅＶと
なり、約１．４倍バンドギャップエネルギーが増え、一
定の電圧下におけるイオン化率やトンネル確率は大幅に
減少する。第６図において、Ｓ１はΓ谷のバンドギャッ
プエネルギーを示す特性線、Ｓ２はＬ谷のバンドギャッ
プエネルギーを示す特性線、Ｓ３はＸ谷のバンドギャッ
プエネルギーを示す特性線である。なお、第６図のグラ
フは、文献「ヘテロ構造レーザ，キャセイ他，アカデミ
ックプレス，１９７８（Heterostructure Lasers,H.C.C
asey,Jr.and M.B.Paish,ACADEMIC PRESS,1978）に記載
されたものである。
ｓ系の伝導帯中のΓ，Ｌ，Ｘの各谷の価電子帯側から測
ったバンド端エネルギー（バンドギャップエネルギー）
のＡｌＡｓ組成依存性を示した。ｘ＝０すなわちＧａＡ
ｓでは最小のバンドギャップエネルギーＥｇ（Γ）＝
１．４２４ｅＶであるが、例えばｘ＝０．６とすると最
小のバンドギャップエネルギーＥｇ(x)＝２．０ｅＶと
なり、約１．４倍バンドギャップエネルギーが増え、一
定の電圧下におけるイオン化率やトンネル確率は大幅に
減少する。第６図において、Ｓ１はΓ谷のバンドギャッ
プエネルギーを示す特性線、Ｓ２はＬ谷のバンドギャッ
プエネルギーを示す特性線、Ｓ３はＸ谷のバンドギャッ
プエネルギーを示す特性線である。なお、第６図のグラ
フは、文献「ヘテロ構造レーザ，キャセイ他，アカデミ
ックプレス，１９７８（Heterostructure Lasers,H.C.C
asey,Jr.and M.B.Paish,ACADEMIC PRESS,1978）に記載
されたものである。
第５図において、第５図(a)にＨＢＴのバンドダイアグ
ラムを示し、第５図(b)にエミッタ層表面からの深さに
対するＡｌＡｓ組成（ＡｌｘＧａ１−ｘＡｓのｘの値）
を示す。これらの図において、４１はｎ形のＡｌｘＧａ
１−ｘＡｓエミッタ層、４２はｐ形のＧａＡｓベース
層、４３はｉ形でＡｌＧａＡｓのＡｌＡｓ組成を変化さ
せた第１のコレクタ層、４４はｐ＋形でＡｌＧａＡｓの
ＡｌＡｓ組成を変化させた第２のコレクタ層、４５はｎ
＋形でＡｌ０．６Ｇａ０．４Ａｓコレクタバッファ層で
ある。
ラムを示し、第５図(b)にエミッタ層表面からの深さに
対するＡｌＡｓ組成（ＡｌｘＧａ１−ｘＡｓのｘの値）
を示す。これらの図において、４１はｎ形のＡｌｘＧａ
１−ｘＡｓエミッタ層、４２はｐ形のＧａＡｓベース
層、４３はｉ形でＡｌＧａＡｓのＡｌＡｓ組成を変化さ
せた第１のコレクタ層、４４はｐ＋形でＡｌＧａＡｓの
ＡｌＡｓ組成を変化させた第２のコレクタ層、４５はｎ
＋形でＡｌ０．６Ｇａ０．４Ａｓコレクタバッファ層で
ある。
このＨＢＴの動作させるためには、エミッタ，ベース・
コレクタバッファの各層にオーミック的に接続させた各
電極を通してしかるべきバイアス電圧を加え、通常のエ
ミッタと全く同様にコレクタ電流が流れるようにすれば
よい。本実施例では、第５図(b)に示すように、第１の
コレクタ層４３のＡｌＡｓ組成をベース層４２側から第
２のコレクタ層４４側のＰ点に向かってｘ＝０から０．
３０まで直線的に増加させ、また第２のコレクタ層４４
のＡｌＡｓ組成を第１と第２のコレクタ層４３と４４の
界面であるＰ点からコレクタバッファ層４５側に０．３
０から０．６まで連続的に増加させている。第１のコレ
クタ層４３は、もちろん、ＧａＡｓすなわちｘ＝０で組
成一定でもかまわない。ただし、少なくとも直接形バン
ドギャップの範囲内、すなわち第６図からもわかるよう
にＸ≒０．４５を越えない範囲内であることが望まい
い。間接形となると電子の移動度が低下し、そのために
低コレクタバイアス側で電子速度低下の影響が出るから
である。本発明の主要なポイントはコレクタ耐圧であ
る。
コレクタバッファの各層にオーミック的に接続させた各
電極を通してしかるべきバイアス電圧を加え、通常のエ
ミッタと全く同様にコレクタ電流が流れるようにすれば
よい。本実施例では、第５図(b)に示すように、第１の
コレクタ層４３のＡｌＡｓ組成をベース層４２側から第
２のコレクタ層４４側のＰ点に向かってｘ＝０から０．
３０まで直線的に増加させ、また第２のコレクタ層４４
のＡｌＡｓ組成を第１と第２のコレクタ層４３と４４の
界面であるＰ点からコレクタバッファ層４５側に０．３
０から０．６まで連続的に増加させている。第１のコレ
クタ層４３は、もちろん、ＧａＡｓすなわちｘ＝０で組
成一定でもかまわない。ただし、少なくとも直接形バン
ドギャップの範囲内、すなわち第６図からもわかるよう
にＸ≒０．４５を越えない範囲内であることが望まい
い。間接形となると電子の移動度が低下し、そのために
低コレクタバイアス側で電子速度低下の影響が出るから
である。本発明の主要なポイントはコレクタ耐圧であ
る。
このコレクタ耐圧は、ｐ＋ｎ＋領域すなわち第２のコレ
クタ層４４とコレクタバッファ層４５の一部から成る接
合部分の電位差もしくは電界強度によりナダレ降伏およ
びトンネル注入電流が出現することで決まる。第２のコ
レクタ層４４とコレクタバッファ層４５のｐ＋ｎ＋接合
（空間電荷層）中の最大電界部分がＡｌＡｓ組成ｘ＝
０．６を持つようにすれば、この部分のバンドギャップ
エネルギーはＥｇ(x)＝２．０ｅＶとなる（第６図参
照）。したがって、第１図の実施例のＧａＡｓでｐ＋ｎ
＋接合の場合のＥｇ（Γ）＝１．４２４ｅＶに比べイオ
ン化率やトンネル確率が低下し、耐圧は上がる。ナダレ
降伏電圧はバンドギャップエネルギーに経験的には比例
するのでＥｇ(x)／Ｅｇ（Γ）＝２．０／１．４２４≒
１．４倍の耐圧の増加が見込まれる。また、ｐ＋ｎ＋接
合の不純物濃度が高い時にはトンネル電流が支配的とな
るため、間接形バンドギャップを持っていれば、トンネ
ル電流は桁違いに低減される。
クタ層４４とコレクタバッファ層４５の一部から成る接
合部分の電位差もしくは電界強度によりナダレ降伏およ
びトンネル注入電流が出現することで決まる。第２のコ
レクタ層４４とコレクタバッファ層４５のｐ＋ｎ＋接合
（空間電荷層）中の最大電界部分がＡｌＡｓ組成ｘ＝
０．６を持つようにすれば、この部分のバンドギャップ
エネルギーはＥｇ(x)＝２．０ｅＶとなる（第６図参
照）。したがって、第１図の実施例のＧａＡｓでｐ＋ｎ
＋接合の場合のＥｇ（Γ）＝１．４２４ｅＶに比べイオ
ン化率やトンネル確率が低下し、耐圧は上がる。ナダレ
降伏電圧はバンドギャップエネルギーに経験的には比例
するのでＥｇ(x)／Ｅｇ（Γ）＝２．０／１．４２４≒
１．４倍の耐圧の増加が見込まれる。また、ｐ＋ｎ＋接
合の不純物濃度が高い時にはトンネル電流が支配的とな
るため、間接形バンドギャップを持っていれば、トンネ
ル電流は桁違いに低減される。
なお上記実施例では、ＡｌＧａＡｓ系の材料を用いたＨ
ＢＴについて説明したが、他の系たとえばＩｎＧａＡｓ
Ｐ，ＩｎＡｌＧａＡｓ，ＩｎＡｌＧａＰ等の材料を用い
た場合にも同様の効果がある。
ＢＴについて説明したが、他の系たとえばＩｎＧａＡｓ
Ｐ，ＩｎＡｌＧａＡｓ，ＩｎＡｌＧａＰ等の材料を用い
た場合にも同様の効果がある。
また上記実施例では、第１のコレクタ層４３をｉ形とし
たが、これはｐ形でもｎ形でもよい。
たが、これはｐ形でもｎ形でもよい。
以上説明したように本発明は、コレクタ層として第１お
よび第２のコレクタ層を設け、第１のコレクタ層を不純
物濃度がベース層よりも低い半導体層とし、第２のコレ
クタ層を不純物濃度が第１のコレクタ層よりも高い第２
の導電型の半導体層としたことにより、動作状態で第１
のコレクタ層と第２のコレクタ層を空乏化することにな
り、Γ谷の電子数を増加させ、Ｌ谷の電子数を減少させ
ることができるので、電子のコレクタ走行時間を大幅に
短縮でき、従って、素子全体の走行時間を短縮できる効
果がある。このことは、半導体装置の電流利得しゃ断周
波数を上げるものであり、デジタル回路におけるスイッ
チ速度やマイクロ波トランジスタの電力利得の改善をも
たらす。従って、本発明により製作した高性能のトラン
ジスタを使用すれば、電子計算機の処理速度の増加、超
高速ＰＣＭ伝送のビットアレートの拡大、準ミリ波帯以
上の無線機器の性能向上などを実現することができる。
よび第２のコレクタ層を設け、第１のコレクタ層を不純
物濃度がベース層よりも低い半導体層とし、第２のコレ
クタ層を不純物濃度が第１のコレクタ層よりも高い第２
の導電型の半導体層としたことにより、動作状態で第１
のコレクタ層と第２のコレクタ層を空乏化することにな
り、Γ谷の電子数を増加させ、Ｌ谷の電子数を減少させ
ることができるので、電子のコレクタ走行時間を大幅に
短縮でき、従って、素子全体の走行時間を短縮できる効
果がある。このことは、半導体装置の電流利得しゃ断周
波数を上げるものであり、デジタル回路におけるスイッ
チ速度やマイクロ波トランジスタの電力利得の改善をも
たらす。従って、本発明により製作した高性能のトラン
ジスタを使用すれば、電子計算機の処理速度の増加、超
高速ＰＣＭ伝送のビットアレートの拡大、準ミリ波帯以
上の無線機器の性能向上などを実現することができる。
また本発明は、上記発明において、第１の導電型の第３
のコレクタ層をベース層と第１のコレクタ層との間に第
１のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したことにより、動作状態で第１〜第３のコレクタ層
を空乏化することになり、上記発明と同様の効果を奏す
ることができる。
のコレクタ層をベース層と第１のコレクタ層との間に第
１のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したことにより、動作状態で第１〜第３のコレクタ層
を空乏化することになり、上記発明と同様の効果を奏す
ることができる。
さらに本発明は、第１のコレクタ層をコレクタバッファ
層よりも低い不純物濃度に形成し、そのバンドギャップ
エネルギーをベース層側からコレクタバッファ層に向か
って所定の分布に形成し、第２のコレクタ層を第１のコ
レクタ層よりも高い第２の導電型の不純物濃度に形成
し、そのバンドギャップエネルギーを第１のコレクタ層
側からコレクタバッファ層に向かって増大する分布に形
成し、コレクタバッファ層を第１のコレクタ層よりもバ
ンドギャップエネルギーが大きいものとしたことによ
り、動作状態において第１のコレクタ層の一部又は全部
および第２のコレクタ層の全部とコレクタバッファ層の
一部とに空間電荷を形成させることになり、最小のバン
ドギャップエネルギーを従来よりも大きくすることがで
き、イオン化率やトンネル確率を低下させることができ
るので、コレクタ耐圧を高めることができる効果があ
る。このことは、集積回路を構成した際の信頼性の向
上、また電力用ヘテロ接合バイポーラトランジスタの飽
和出力の向上などの利点がある。
層よりも低い不純物濃度に形成し、そのバンドギャップ
エネルギーをベース層側からコレクタバッファ層に向か
って所定の分布に形成し、第２のコレクタ層を第１のコ
レクタ層よりも高い第２の導電型の不純物濃度に形成
し、そのバンドギャップエネルギーを第１のコレクタ層
側からコレクタバッファ層に向かって増大する分布に形
成し、コレクタバッファ層を第１のコレクタ層よりもバ
ンドギャップエネルギーが大きいものとしたことによ
り、動作状態において第１のコレクタ層の一部又は全部
および第２のコレクタ層の全部とコレクタバッファ層の
一部とに空間電荷を形成させることになり、最小のバン
ドギャップエネルギーを従来よりも大きくすることがで
き、イオン化率やトンネル確率を低下させることができ
るので、コレクタ耐圧を高めることができる効果があ
る。このことは、集積回路を構成した際の信頼性の向
上、また電力用ヘテロ接合バイポーラトランジスタの飽
和出力の向上などの利点がある。
第１図(a)〜(c)は本発明に係わるヘテロ接合バイポーラ
トランジスタの一実施例を示す説明図、第２図は本発明
を用いて試作したトランジスタの特性を説明するグラ
フ、第３図(a)，(b)および第４図(a)，(b)は本発明の第
２の実施例を示す説明図、第５図(a)，(b)は本発明の第
３の実施例を説明するためのバンドダイアグラムおよび
グラフ、第６図はＡｌＡｓ組成比に対するバンドギャッ
プエネルギーを示すグラフ、第７図(a)〜(c)は従来のヘ
テロ接合バイポーラトランジスタを示す説明図である。 ５……伝導帯端、６……価電子帯端、９……電子、１１
……エミッタ層、１２……ベース層、１３……コレクタ
電極層、１４……第１のコレクタ層、１５……第２のコ
レクタ層、１６，１７……エネルギー曲線、１８，１９
……電界強度特性線。
トランジスタの一実施例を示す説明図、第２図は本発明
を用いて試作したトランジスタの特性を説明するグラ
フ、第３図(a)，(b)および第４図(a)，(b)は本発明の第
２の実施例を示す説明図、第５図(a)，(b)は本発明の第
３の実施例を説明するためのバンドダイアグラムおよび
グラフ、第６図はＡｌＡｓ組成比に対するバンドギャッ
プエネルギーを示すグラフ、第７図(a)〜(c)は従来のヘ
テロ接合バイポーラトランジスタを示す説明図である。 ５……伝導帯端、６……価電子帯端、９……電子、１１
……エミッタ層、１２……ベース層、１３……コレクタ
電極層、１４……第１のコレクタ層、１５……第２のコ
レクタ層、１６，１７……エネルギー曲線、１８，１９
……電界強度特性線。
Claims (6)
- 【請求項１】第１の導電型のエミッタ層と、このエミッ
タ層に隣接する第２の導電型のベース層と、第１導電型
のコレクタ電極層と、このコレクタ電極層と前記ベース
層との間に配置されたコレクタ層とを備え、前記コレク
タ層は前記ベース側に形成された第１のコレクタ層と前
記コレクタ電極層側に形成された第２のコレクタ層とを
含み、前記第１のコレクタ層は不純物濃度が前記ベース
層よりも低い半導体層であり、前記第２のコレクタ層は
不純物濃度が前記第１のコレクタ層よりも高い第２の導
電型の半導体層であるヘテロ接合バイポーラトランジス
タ。 - 【請求項２】第１のコレクタ層は第１の導電型の不純物
を含み、動作時に注入された自由キャリアによって生じ
る空間電荷を補償する請求項１記載のヘテロ接合バイポ
ーラトランジスタ。 - 【請求項３】第１の導電型の第３のコレクタ層が、ベー
ス層と第１のコレクタ層との間に、前記第１のコレクタ
層の不純物濃度よりも高い不純物濃度に形成された請求
項１記載のヘテロ接合バイポーラトランジスタ。 - 【請求項４】第１の導電型のエミッタ層と、このエミッ
タ層に隣接する第２の導電型のベース層と、第１導電型
のコレクタバッファ層と、このコレクタバッファ層と前
記ベース層との間に配置されたコレクタ層とを備え、こ
のコレクタ層は前記ベース側に形成された第１のコレク
タ層と前記コレクタバッファ層側に形成された第２のコ
レクタ層とを含み、前記第１のコレクタ層は前記コレク
タバッファ層よりも低い不純物濃度に形成され、そのバ
ンドギャップエネルギーが前記ベース層側から前記コレ
クタバッファ層に向かって増大する分布に形成され、前
記第２のコレクタ層は前記第１のコレクタ層よりも高い
第２の導電型の不純物濃度に形成され、そのバンドギャ
ップエネルギーが前記第１のコレクタ層側から前記コレ
クタバッファ層に向かって増大する分布に形成され、前
記コレクタバッファ層は前記第１のコレクタ層よりもバ
ンドギャップエネルギーが大きいヘテロ接合バイポーラ
トランジスタ。 - 【請求項５】第１の導電型のエミッタ層と、このエミッ
タ層に隣接する第２の導電型のベース層と、第１導電型
のコレクタバッファ層と、このコレクタバッファ層と前
記ベース層との間に配置されたコレクタ層とを備え、こ
のコレクタ層は前記ベース側に形成された第１のコレク
タ層と前記コレクタバッファ層側に形成された第２のコ
レクタ層とを含み、前記第１のコレクタ層は前記コレク
タバッファ層よりも低い不純物濃度に形成され、そのバ
ンドギャップエネルギーが前記ベース層側から前記コレ
クタバッファ層に向かって一定である分布をもって形成
され、前記第２のコレクタ層は前記第１のコレクタ層よ
りも高い第２の導電型の不純物濃度に形成され、そのバ
ンドギャップエネルギーが前記第１のコレクタ層側から
前記コレクタバッファ層に向かって増大する分布に形成
され、前記コレクタバッファ層は前記第１のコレクタ層
よりもバンドギャップエネルギーが大きいヘテロ接合バ
イポーラトランジスタ。 - 【請求項６】第１のコレクタ層の半導体層は、第１の導
電型の半導体層、第２の導電型の半導体層、半絶縁性半
導体層の中から選ばれた１つによって構成されている請
求項４記載のヘテロ接合バイポーラトランジスタ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2476187 | 1987-02-06 | ||
| JP62-24761 | 1987-02-06 | ||
| JP12574887 | 1987-05-25 | ||
| JP62-125748 | 1987-05-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6453453A JPS6453453A (en) | 1989-03-01 |
| JPH0658918B2 true JPH0658918B2 (ja) | 1994-08-03 |
Family
ID=26362340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023941A Expired - Lifetime JPH0658918B2 (ja) | 1987-02-06 | 1988-02-05 | ヘテロ接合バイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5019890A (ja) |
| EP (1) | EP0278386B1 (ja) |
| JP (1) | JPH0658918B2 (ja) |
| CA (1) | CA1299771C (ja) |
| DE (1) | DE3860836D1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150185A (en) * | 1990-04-18 | 1992-09-22 | Fujitsu Limited | Semiconductor device |
| US5150186A (en) * | 1991-03-06 | 1992-09-22 | Micron Technology, Inc. | CMOS output pull-up driver |
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| US5171697A (en) * | 1991-06-28 | 1992-12-15 | Texas Instruments Incorporated | Method of forming multiple layer collector structure for bipolar transistors |
| EP0520482A3 (en) * | 1991-06-28 | 1994-06-22 | Texas Instruments Inc | Multiple layer collector structure for bipolar transistors |
| JPH05109753A (ja) * | 1991-08-16 | 1993-04-30 | Toshiba Corp | バイポーラトランジスタ |
| US5298438A (en) * | 1992-08-31 | 1994-03-29 | Texas Instruments Incorporated | Method of reducing extrinsic base-collector capacitance in bipolar transistors |
| JPH0815214B2 (ja) * | 1993-03-12 | 1996-02-14 | 日本電気株式会社 | 量子細線構造 |
| JP3292894B2 (ja) * | 1993-05-12 | 2002-06-17 | 日本電信電話株式会社 | 集積化受光回路 |
| JP3463892B2 (ja) * | 1994-07-13 | 2003-11-05 | 本田技研工業株式会社 | 車両用エアクリーナ |
| US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
| US9490353B2 (en) * | 2012-08-28 | 2016-11-08 | Advanced Energy Industries, Inc. | Three terminal PIN diode |
| CN112071904B (zh) * | 2020-08-11 | 2024-01-30 | 陕西炬脉瑞丰科技有限公司 | 一种高压雪崩晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211267A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
| US4672413A (en) * | 1984-04-16 | 1987-06-09 | Trw Inc. | Barrier emitter transistor |
| DE3682959D1 (de) * | 1985-06-21 | 1992-01-30 | Matsushita Electric Ind Co Ltd | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| JPH07107902B2 (ja) * | 1985-07-10 | 1995-11-15 | 富士通株式会社 | 半導体装置 |
| JPH0656851B2 (ja) * | 1985-08-07 | 1994-07-27 | 日本電気株式会社 | 半導体装置 |
-
1988
- 1988-02-03 CA CA000558076A patent/CA1299771C/en not_active Expired - Lifetime
- 1988-02-04 DE DE8888101567T patent/DE3860836D1/de not_active Expired - Lifetime
- 1988-02-04 EP EP88101567A patent/EP0278386B1/en not_active Expired
- 1988-02-05 JP JP63023941A patent/JPH0658918B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-14 US US07/587,451 patent/US5019890A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0278386A3 (en) | 1989-05-03 |
| DE3860836D1 (de) | 1990-11-29 |
| EP0278386B1 (en) | 1990-10-24 |
| CA1299771C (en) | 1992-04-28 |
| JPS6453453A (en) | 1989-03-01 |
| EP0278386A2 (en) | 1988-08-17 |
| US5019890A (en) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292894B2 (ja) | 集積化受光回路 | |
| JP3573737B2 (ja) | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5414273A (en) | Heterojunction bipolar transistor | |
| US4728616A (en) | Ballistic heterojunction bipolar transistor | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| US4672404A (en) | Ballistic heterojunction bipolar transistor | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| JP3030070B2 (ja) | 半導体装置 | |
| EP0186301A1 (en) | High-speed semiconductor device | |
| EP0322773A2 (en) | Semiconductor device with semimetal | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0669220A (ja) | ヘテロ接合ＧａＡｓ系バイポーラトランジスタ | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05326546A (ja) | ヘテロ接合トランジスタ | |
| Wang et al. | AlGaAs/GaAs heterojunction bipolar transistor with a two‐dimensional electron gas emitter | |
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| JPH05275730A (ja) | ヘテロ接合型フォトトランジスタ | |
| JPS6329836B2 (ja) | ||
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JPH069211B2 (ja) | バイポ−ラトランジスタ | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04245439A (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 14 |