JPH0658918B2 - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ

Info

Publication number
JPH0658918B2
JPH0658918B2 JP63023941A JP2394188A JPH0658918B2 JP H0658918 B2 JPH0658918 B2 JP H0658918B2 JP 63023941 A JP63023941 A JP 63023941A JP 2394188 A JP2394188 A JP 2394188A JP H0658918 B2 JPH0658918 B2 JP H0658918B2
Authority
JP
Japan
Prior art keywords
layer
collector
collector layer
base
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63023941A
Other languages
English (en)
Other versions
JPS6453453A (en
Inventor
忠夫 石橋
佳紀 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPS6453453A publication Critical patent/JPS6453453A/ja
Publication of JPH0658918B2 publication Critical patent/JPH0658918B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、動作速度が速く、また動作周波数の高いバイ
ポーラトランジスタ、特にヘテロ接合バイポーラトラン
ジスタに関するものである。
〔従来の技術〕
従来のこの種のトランジスタにおいては、npn型ヘテ
ロ接合バイポーラトランジスタを例にとると、ベース・
コレクタ空乏層を形成する半導体層(コレクタ層)は、
均一もしくは傾斜した濃度分布で且つベース層およびコ
レクタ電極層の濃度よりも低い濃度を持つn形層から成
っている。近年、開発が活発になって来ているIII−V
族半導体(GaAs等)を用いたヘテロ接合バイポーラ
トランジスタ(以下「HBT」と記載する)においても
同様な不純物製造を持っている。
この従来構造では、おおむねコレクタ層の不純物濃度で
決まるベース・コレクタ空乏層の電界が極めて高くな
る。例えば、その不純物濃度を5×1016/cm程度
とすると、空乏層のベース側では、トランジスタに所定
のバイアス電圧を加えて動作させた場合には、ベース・
コレクタ空乏層の電界は100kV/cm以上になる。
従って、このような高電界下では、この空乏層の電子速
度は、一般に知られているように、飽和して一定とな
る。そして、このときの電子速度は「電子飽和速度(V
s)」として規定され、これに対応するコレクタ走行時
間tは、 t=W/2V で与えられている。ただし、Wはベース・コレクタ空
乏層幅である。
Siバイポーラトランジスタでは、素子中の全遅延時間
の内に占めるベース中走行時間tの占める比率が大き
く、コレクタ走行時間tが相対的に小さいため、あま
り問題になっていない。しかし、AlGaAs/GaA
sHBT等ではベース中走行時間tが極めて小さいた
め、コレクタ走行時間tの寄与が問題になって来てい
る。
従来形AlGaAs/GaAsHBTにおけるコレクタ
中の電子の伝導のようすを第7図の例で説明する。第7
図(a)はエネルギーのバンドダイアグラムを示し、第7
図(b)は層構成、第7図(c)は電界分布を示す。第7図に
おいて、1はエミッタ層、2はベース層、3はコレクタ
層、4はコレクタ電極層、5は伝導帯端、6は価電子帯
端、7はL谷の底を示すエネルギー曲線、8はΓ谷の底
を示すエネルギー曲線、9は電子である。ベース/コレ
クタ接合がpnダイオードを形成している通常の場
合、電界強度は第7図(c)の電界強度特性線10で示す
ように接合面のコレクタ側において最大となり、従っ
て、ベースから注入された電子9は数百Åも走らないう
ちに高エネルギー状態となり、従って、Γ谷だけでなく
L谷やX谷のエネルギーの高い谷に入り込む分布するよ
うになる。これは、ベース/コレクタバイアス電圧がお
およそ+0.5Vから逆バイアス側にとる条件、すなわ
ちベース/コレクタバイアス電圧がトランジスタの能動
領域にある限り、GaAsではL谷と下のΓ谷間のエネ
ルギーが約0.3eVであるため、避けがたい。
L谷やX谷に電子9が移ると、電子の速度はいわゆる飽
和速度Vとなる。GaAsの場合、飽和速度Vは7
×10cm/secである。そして、L谷やX谷に入
った電子の飽和速度は、これらの谷の電子の有効質量が
Γ谷に分布する電子の質量よりも大きくなるため、Γ谷
におけるよりも小さくなってしまう。
一方、最近、マジャール等の論文「米国電気電子技術者
協会,電子デバイス論文,イー・デー・エル−7巻,8
号,483〜485頁,1986,AlGaAs/CaAs
バイポーラトランジスタにおけるコレクタ・トランジッ
トタイム減少のための提案構造」(IEEE,Electron Dev.
Lett.EDL-7,No.8 pp.483-485,1986,A proposed Structu
re for Collector Transit-Time Reduction in AlGaAs/
GaAs Bipolar Transisitors by C.M.Maziar et al)に
おいて、コレクタ接合面近傍の電界強度を下げ、電子速
度を上げる提案が成されている。これは、コレクタ層の
導電形を従来のn形からp形に変えることにより、コレ
クタ電極層側に電界のピークを持ってくるものである。
〔発明が解決しようとする課題〕
しかしながら、このような改善策を施しても、コレクタ
走行時間でみて改善の程度は数十%に止まっている。こ
れは、電子速度のオーバシュート効果(過渡的に電子速
度が大きくなる現象)を一部取り入れているが、ベース
・コレクタ空乏層中の50%以上の領域を電子9が飽和
速度状態で走っているため、全体的にはその効果があま
り顕著とならないことによる。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、従来よりも電流利得しゃ断周波
数を高くして動作速度を速くしたヘテロ接合バイポーラ
トランジスタを提供することにある。
また他の目的として、イオン化率やトンネル確率を低下
させてコレクタ耐圧をも高めることができるようにした
ヘテロ接合バイポーラトランジスタを提供することにあ
る。
〔課題を解決するための手段〕
このような目的を達成するために本発明は、第1の導電
型のエミッタ層と、このエミッタ層に隣接する第2の導
電型のベース層と、第1導電型のコレクタ電極層と、こ
のコレクタ電極層とベース層との間に配置されたコレク
タ層とを備え、コレクタ層はベース側に形成された第1
のコレクタ層とコレクタ電極層側に形成された第2のコ
レクタ層とを含み、第1のコレクタ層を不純物濃度がベ
ース層よりも低い半導体層とし、第2のコレクタ層を不
純物濃度が第1のコレクタ層よりも高い第2の導電型の
半導体層としたものである。
また本発明は、上記発明において、第1の導電型の第3
のコレクタ層をベース層と第1のコレクタ層との間に第
1のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したものである。
さらに本発明は、第1の導電型のエミッタ層と、このエ
ミッタ層に隣接する第2の導電型のベース層と、第1導
電型のコレクタバッファ層と、このコレクタバッファ層
とベース層との間に配置されたコレクタ層とを備え、こ
のコレクタ層はベース側に形成された第1のコレクタ層
とコレクタバッファ層側に形成された第2のコレクタ層
とを含み、第1のコレクタ層をコレクタバッファ層より
も低い不純物濃度に形成し、そのバンドギャップエネル
ギーをベース層側からコレクタバッファ層に向かって所
定の分布に形成し、第2のコレクタ層を第1のコレクタ
層よりも高い第2の導電型の不純物濃度に形成し、その
バンドギャップエネルギーを第1のコレクタ層側からコ
レクタバッファ層に向かって増大する分布に形成し、コ
レクタバッファ層を第1のコレクタ層よりもバンドギャ
ップエネルギーが大きいものとしたものである。
〔作用〕
本発明による半導体装置においては、コレクタ耐圧が向
上される。
〔実施例〕
本発明は、電子の速度飽和が起こらないようなベース・
コレクタ空乏層の新規な構成を与えるものであり、単に
単一のコレクタ層不純物濃度で設計する従来の手法とは
全く異なるものである。具体的には、電子の速度オーバ
シュートを積極的に取り入れるための構造を不純物濃度
で形成することを基本としている。
第1図は、本発明に係わるヘテロ接合バイポーラトラン
ジスタの一実施例を示し、第1図(a)はnpn形AlG
aAs/GaAsHBTのエネルギーのバンドダイアグ
ラムを示し、第1図(b)は層構成、第1図(c)はコレクタ
空乏層中の電界分布を示す。これらの図において、11
はシリコンのような第1の導電形(n形)の不純物を含
むAlGaAsから成るエミッタ層、12は高濃度のベ
リリウムのような第2の導電形(p形)の不純物を含む
GaAsから成るベース層、13は高濃度のn形のGa
Asから成るコレクタ電極層、14は半絶縁性半導体の
i−GaAsから成る第1のコレクタ層、15は不純物
濃度がコレクタ層14よりも高くベリリウムのような第
2の導電形(p形)のGaAsから成る半導体層であ
る第2のコレクタ層、16は電子のL谷の底のエネルギ
ーを示すエネルギー曲線、17はΓ谷の底のエネルギー
を示すエネルギー曲線、18,19はコレクタ電圧を印
加した状態でのコレクタ空乏層中の電界強度を示す曲線
である。第1,第2のコレクタ層14,15のいずれも
空乏化しているために、第1のコレクタ層14ではほぼ
一定の電界強度、第2のコレクタ層15とコレクタ電極
層13の一部から成る空乏層部分では急峻なピークを有
する特性の電界強度分布となっている。なお、第1図に
おいて第7図と同一部分又は相当部分には同一符号が付
してある。また、第1図において、第1のコレクタ層1
4はi−GaAsから成るとしたが、不純物濃度がベー
ス層12よりも低い第1または第2の導電形から成るG
aAs層としてもよい。
上記構造のトランジスタを動作させるバイアス条件は通
常のトランジスタと同様であり、エミッタ・ベース接合
は順バイアスに、またベース・コレクタ接合は0.5V
から逆バイアス側にバイアスさせる。
ところで、ベース・コレクタ空乏層に注入された電子
は、通常は高電界下にあるため、前に示した従来形の例
では、高エネルギー状態となり、L谷やX谷の高い谷に
分布するようになる。
これに対して、本実施例では、ベース・コレクタ空乏層
中の電位降下を第1図(c)の特性曲線18,19に対応
した2つの領域に分割する。そして、コレクタ層14の
i−GaAs中の電位降下を小さくするために、第2の
コレクタ層15としてp−GaAsを導入し、さら
に、コレクタ層15の膜厚を薄くするためにこれを高濃
度とし、コレクタ層14の層厚が全体のベース・コレク
タ空乏層の大部分を占めるようにする。
コレクタ層15の層中の電位降下は、トンネル電流が流
れないようにGaAsの場合で1.4V以下に取ればリ
ーク電流の問題は生じない。従来形と本装置との構造の
差は、第1図(c),第7図(c)の電界分布を比較すれば明
瞭である。コレクタ層14の層中の電圧降下を約0.3
V以下にすれば、第1図で明らかなように、電子のL谷
への分布は極めて少なくなる。電子の移動度を仮にμ=
4000cm/V・sec、コレクタ層14の層中の
電界強度を20kV/cm、また簡単のために伝導帯の
非放物線性を無視すれば、電子速度Vは、 V=μΕ=8×10cm/sec となり、従来形に比べて約10倍の電子速度の増大が見
込まれる。コレクタ層14とコレクタ層15の膜厚や不
純物濃度は目的に応じて設計することが可能であり、コ
レクタ層14の層中の電圧降下を、Γ谷とL谷とのエネ
ルギー差をΔΕとしたとき、2ΔΕ/q程度の値以下に
すれば十分効果が期待でき、広い設計の自由度がある。
従来形と比較して、コレクタ走行時間が、最大で1/1
0程度に短縮されるのは言うまでもない。
第2図は本発明を用いて試作したトランジスタの特性を
説明する図であって、縦軸にカットオフ周波数f、横
軸にコレクタ電流密度Jをとっている。ここで、実線
20aは本発明によるトランジスタ、また破線20bは
従来形のHBTの特性を示す。本発明によるトランジス
タのコレクタ構造は第1図と同一で、第1のコレクタ層
14のi−GaAs層の厚さは2000Å、第2のコレ
クタ層15のp−GaAs層の厚さは200Å(濃度
2×1018)としている。
コレクタ電流密度Jが10A/cm以下の領域で
は両者の特性の差は小さいが、コレクタ走行時間がカッ
トオフ周波数fに影響を与えるJ>10A/cm
以上の領域では本発明によるトランジスタは従来形の
HBTに比較して20〜40GHz以上高い値を持ち、
本発明の有効性が明確に示されている。
ベース・コレクタ空乏層中に注入される電子に初速を与
えることはさらに有効であり、この方法として、第3図
(a),(b)のn層23の導入、および第4図(a),(b)に示
した領域バンドギャップベース32との組合せが考えら
れる。
第3図において、21はシリコンのようなn形の不純物
を含むAlGaAsから成るエミッタ層、22は高濃度
のベリウムのようなp形の不純物を有するpGaAs
から成るベース層、23はn形GaAsから成る第3の
コレクタ層、24は半絶縁性のGaAsから成る第1の
コレクタ層、25は高濃度のベリリウムのようなp形の
不純物を有するpGaAsから成る第2のコレクタ
層、26は高濃度のシリコンのようなn形不純物を有す
るnGaAsから成るコレクタ電極層である。
コレクタ層24は、本実施例では半絶縁性のGaAsか
ら成るとしたが、不純物濃度がベース層22よりも低い
n形又はp形のGaAsから成るとしても同様の効果を
奏する。
また第3図において、31はシリコンのようなn形の不
純物を含むAlGaAsから成るエミッタ層、32はベ
リリウムのようなp形の不純物を含むpAlGaAs
から成る傾斜バンドギャップベース層、33は半絶縁性
のGaAsから成るコレクタ層、34は高濃度のベリリ
ウムのようなp形の不純物を有するpGaAsから成
るコレクタ層、35は高濃度のシリコンのようなn形不
純物を有するnGaAsから成るコレクタ電極層であ
る。コレクタ層33は、本実施例では本絶縁性のGaA
sから成るとしたが、不純物濃度がベース層32よりも
低いn形又はp形のGaAsから成るとしても同様の効
果を奏する。
また、トランジスタの動作時に注入された電子は空間電
荷となるので、空乏層の電位分布が変化する。本実施例
の第1のコレクタ層の電界分布は、注入された負の電荷
によって、ベース層側がより低電界となり、コレクタ電
極層側がより高電界となる。このような電界の変化を補
償する目的で第1のコレクタ層に非注入時に第1図の破
線A,A′で示されるような不純物分布を、たとえばシ
リコンをドープすることによって持たせ、注入時にしか
るべき電界分布を得るようにすることもできる。
これまでの説明はバイポーラトランジスタについて行な
ったが、同じ思想は、電子が流れるチャネル部分が空乏
化している電界効果トランジスタ、例えば静電誘導トラ
ンジスタ(SIT)にも適用可能である。空乏チャネル
のドレイン端にp層を挿入すれば、電子のエネルギー
が低くおさえられ、同様の効果が生ずる。
以上説明したように本発明は、コレクタ層として第1お
よび第2のコレクタ層とを設け、第1のコレクタ層を不
純物濃度がベース層よりも低い第1の導電形の半導体
層,第2の導電形の半導体層又は半絶縁性半導体層とな
し、第2のコレクタ層を不純物濃度が第1のコレクタ層
よりも高い第2の導電形の半導体層となしたことによ
り、動作状態で第1のコレクタ層と第2のコレクタ層を
空乏化することになり、Γ谷の電子数を増加させ、L谷
の電子数を減少させることはできるので、電子のコレク
タ走行時間を大幅に短縮でき、従って素子全体の走行時
間を短縮できる効果がある。このことは、半導体装置の
電流利得しゃ断周波数を上げるのもであり、デジタル回
路におけるスイッチング速度やマイクロ波トランジスタ
の電力利得の改善をもたらす。従って、本発明により製
作した高性能のトランジスタを使用すれば、電子計算機
の処理速度の増加、超高速PCM伝送のビットレートの
拡大、準ミリ波帯以上の無線機器の性能向上などを実現
することができる。
また、コレクタ層として第1,第2および第3のコレク
タ層を設け、第1のコレクタ層を不純物濃度がベース層
よりも低い第1の導電形の半導体層,第2の導電形の半
導体層又は半絶縁性半導体層となし、第2のコレクタ層
を不純物濃度が第1のコレクタ層よりも高い第2の導電
形の半導体層となし、第3のコレクタ層を第1の導電形
で第1のコレクタ層の不純物濃度よりも高い不純物濃度
の半導体層となしたことにより、動作状態で前記第1〜
第3のコレクタを空乏化することになり、上述した発明
と同様の効果を奏することができる。
第5図は本発明のさらに他の実施例を示す。第1図に示
した実施例においては、第2コレクタ層15とコレクタ
電極層13の一部から成るp接合部分が高不純物
濃度で形成されているため、コレクタ耐圧が比較的低
い。これを第5図の実施例は改善する。すなわち、この
実施例はp接合部の耐圧を上げるべく、これらの
部分のバンドギャップエネルギーを大きくすることを主
要な特徴とする。前述した実施例では、i形およびp
形の各層は均一の組成(例えばGaAs)で形成されて
おり、本実施例で主張しているような組成変化によりバ
ンドギャップエネルギーを変化させ、素子特性を改善す
る概念は含まれていない。
第6図に、最も標準的な例として、AlGa1−x
s系の伝導帯中のΓ,L,Xの各谷の価電子帯側から測
ったバンド端エネルギー(バンドギャップエネルギー)
のAlAs組成依存性を示した。x=0すなわちGaA
sでは最小のバンドギャップエネルギーE(Γ)=
1.424eVであるが、例えばx=0.6とすると最
小のバンドギャップエネルギーE(x)=2.0eVと
なり、約1.4倍バンドギャップエネルギーが増え、一
定の電圧下におけるイオン化率やトンネル確率は大幅に
減少する。第6図において、S1はΓ谷のバンドギャッ
プエネルギーを示す特性線、S2はL谷のバンドギャッ
プエネルギーを示す特性線、S3はX谷のバンドギャッ
プエネルギーを示す特性線である。なお、第6図のグラ
フは、文献「ヘテロ構造レーザ,キャセイ他,アカデミ
ックプレス,1978(Heterostructure Lasers,H.C.C
asey,Jr.and M.B.Paish,ACADEMIC PRESS,1978)に記載
されたものである。
第5図において、第5図(a)にHBTのバンドダイアグ
ラムを示し、第5図(b)にエミッタ層表面からの深さに
対するAlAs組成(AlGa1−xAsのxの値)
を示す。これらの図において、41はn形のAlGa
1−xAsエミッタ層、42はp形のGaAsベース
層、43はi形でAlGaAsのAlAs組成を変化さ
せた第1のコレクタ層、44はp形でAlGaAsの
AlAs組成を変化させた第2のコレクタ層、45はn
形でAl0.6Ga0.4Asコレクタバッファ層で
ある。
このHBTの動作させるためには、エミッタ,ベース・
コレクタバッファの各層にオーミック的に接続させた各
電極を通してしかるべきバイアス電圧を加え、通常のエ
ミッタと全く同様にコレクタ電流が流れるようにすれば
よい。本実施例では、第5図(b)に示すように、第1の
コレクタ層43のAlAs組成をベース層42側から第
2のコレクタ層44側のP点に向かってx=0から0.
30まで直線的に増加させ、また第2のコレクタ層44
のAlAs組成を第1と第2のコレクタ層43と44の
界面であるP点からコレクタバッファ層45側に0.3
0から0.6まで連続的に増加させている。第1のコレ
クタ層43は、もちろん、GaAsすなわちx=0で組
成一定でもかまわない。ただし、少なくとも直接形バン
ドギャップの範囲内、すなわち第6図からもわかるよう
にX≒0.45を越えない範囲内であることが望まい
い。間接形となると電子の移動度が低下し、そのために
低コレクタバイアス側で電子速度低下の影響が出るから
である。本発明の主要なポイントはコレクタ耐圧であ
る。
このコレクタ耐圧は、p領域すなわち第2のコレ
クタ層44とコレクタバッファ層45の一部から成る接
合部分の電位差もしくは電界強度によりナダレ降伏およ
びトンネル注入電流が出現することで決まる。第2のコ
レクタ層44とコレクタバッファ層45のp接合
(空間電荷層)中の最大電界部分がAlAs組成x=
0.6を持つようにすれば、この部分のバンドギャップ
エネルギーはE(x)=2.0eVとなる(第6図参
照)。したがって、第1図の実施例のGaAsでp
接合の場合のE(Γ)=1.424eVに比べイオ
ン化率やトンネル確率が低下し、耐圧は上がる。ナダレ
降伏電圧はバンドギャップエネルギーに経験的には比例
するのでE(x)/E(Γ)=2.0/1.424≒
1.4倍の耐圧の増加が見込まれる。また、p
合の不純物濃度が高い時にはトンネル電流が支配的とな
るため、間接形バンドギャップを持っていれば、トンネ
ル電流は桁違いに低減される。
なお上記実施例では、AlGaAs系の材料を用いたH
BTについて説明したが、他の系たとえばInGaAs
P,InAlGaAs,InAlGaP等の材料を用い
た場合にも同様の効果がある。
また上記実施例では、第1のコレクタ層43をi形とし
たが、これはp形でもn形でもよい。
〔発明の効果〕
以上説明したように本発明は、コレクタ層として第1お
よび第2のコレクタ層を設け、第1のコレクタ層を不純
物濃度がベース層よりも低い半導体層とし、第2のコレ
クタ層を不純物濃度が第1のコレクタ層よりも高い第2
の導電型の半導体層としたことにより、動作状態で第1
のコレクタ層と第2のコレクタ層を空乏化することにな
り、Γ谷の電子数を増加させ、L谷の電子数を減少させ
ることができるので、電子のコレクタ走行時間を大幅に
短縮でき、従って、素子全体の走行時間を短縮できる効
果がある。このことは、半導体装置の電流利得しゃ断周
波数を上げるものであり、デジタル回路におけるスイッ
チ速度やマイクロ波トランジスタの電力利得の改善をも
たらす。従って、本発明により製作した高性能のトラン
ジスタを使用すれば、電子計算機の処理速度の増加、超
高速PCM伝送のビットアレートの拡大、準ミリ波帯以
上の無線機器の性能向上などを実現することができる。
また本発明は、上記発明において、第1の導電型の第3
のコレクタ層をベース層と第1のコレクタ層との間に第
1のコレクタ層の不純物濃度よりも高い不純物濃度に形
成したことにより、動作状態で第1〜第3のコレクタ層
を空乏化することになり、上記発明と同様の効果を奏す
ることができる。
さらに本発明は、第1のコレクタ層をコレクタバッファ
層よりも低い不純物濃度に形成し、そのバンドギャップ
エネルギーをベース層側からコレクタバッファ層に向か
って所定の分布に形成し、第2のコレクタ層を第1のコ
レクタ層よりも高い第2の導電型の不純物濃度に形成
し、そのバンドギャップエネルギーを第1のコレクタ層
側からコレクタバッファ層に向かって増大する分布に形
成し、コレクタバッファ層を第1のコレクタ層よりもバ
ンドギャップエネルギーが大きいものとしたことによ
り、動作状態において第1のコレクタ層の一部又は全部
および第2のコレクタ層の全部とコレクタバッファ層の
一部とに空間電荷を形成させることになり、最小のバン
ドギャップエネルギーを従来よりも大きくすることがで
き、イオン化率やトンネル確率を低下させることができ
るので、コレクタ耐圧を高めることができる効果があ
る。このことは、集積回路を構成した際の信頼性の向
上、また電力用ヘテロ接合バイポーラトランジスタの飽
和出力の向上などの利点がある。
【図面の簡単な説明】
第1図(a)〜(c)は本発明に係わるヘテロ接合バイポーラ
トランジスタの一実施例を示す説明図、第2図は本発明
を用いて試作したトランジスタの特性を説明するグラ
フ、第3図(a),(b)および第4図(a),(b)は本発明の第
2の実施例を示す説明図、第5図(a),(b)は本発明の第
3の実施例を説明するためのバンドダイアグラムおよび
グラフ、第6図はAlAs組成比に対するバンドギャッ
プエネルギーを示すグラフ、第7図(a)〜(c)は従来のヘ
テロ接合バイポーラトランジスタを示す説明図である。 5……伝導帯端、6……価電子帯端、9……電子、11
……エミッタ層、12……ベース層、13……コレクタ
電極層、14……第1のコレクタ層、15……第2のコ
レクタ層、16,17……エネルギー曲線、18,19
……電界強度特性線。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】第1の導電型のエミッタ層と、このエミッ
    タ層に隣接する第2の導電型のベース層と、第1導電型
    のコレクタ電極層と、このコレクタ電極層と前記ベース
    層との間に配置されたコレクタ層とを備え、前記コレク
    タ層は前記ベース側に形成された第1のコレクタ層と前
    記コレクタ電極層側に形成された第2のコレクタ層とを
    含み、前記第1のコレクタ層は不純物濃度が前記ベース
    層よりも低い半導体層であり、前記第2のコレクタ層は
    不純物濃度が前記第1のコレクタ層よりも高い第2の導
    電型の半導体層であるヘテロ接合バイポーラトランジス
    タ。
  2. 【請求項2】第1のコレクタ層は第1の導電型の不純物
    を含み、動作時に注入された自由キャリアによって生じ
    る空間電荷を補償する請求項1記載のヘテロ接合バイポ
    ーラトランジスタ。
  3. 【請求項3】第1の導電型の第3のコレクタ層が、ベー
    ス層と第1のコレクタ層との間に、前記第1のコレクタ
    層の不純物濃度よりも高い不純物濃度に形成された請求
    項1記載のヘテロ接合バイポーラトランジスタ。
  4. 【請求項4】第1の導電型のエミッタ層と、このエミッ
    タ層に隣接する第2の導電型のベース層と、第1導電型
    のコレクタバッファ層と、このコレクタバッファ層と前
    記ベース層との間に配置されたコレクタ層とを備え、こ
    のコレクタ層は前記ベース側に形成された第1のコレク
    タ層と前記コレクタバッファ層側に形成された第2のコ
    レクタ層とを含み、前記第1のコレクタ層は前記コレク
    タバッファ層よりも低い不純物濃度に形成され、そのバ
    ンドギャップエネルギーが前記ベース層側から前記コレ
    クタバッファ層に向かって増大する分布に形成され、前
    記第2のコレクタ層は前記第1のコレクタ層よりも高い
    第2の導電型の不純物濃度に形成され、そのバンドギャ
    ップエネルギーが前記第1のコレクタ層側から前記コレ
    クタバッファ層に向かって増大する分布に形成され、前
    記コレクタバッファ層は前記第1のコレクタ層よりもバ
    ンドギャップエネルギーが大きいヘテロ接合バイポーラ
    トランジスタ。
  5. 【請求項5】第1の導電型のエミッタ層と、このエミッ
    タ層に隣接する第2の導電型のベース層と、第1導電型
    のコレクタバッファ層と、このコレクタバッファ層と前
    記ベース層との間に配置されたコレクタ層とを備え、こ
    のコレクタ層は前記ベース側に形成された第1のコレク
    タ層と前記コレクタバッファ層側に形成された第2のコ
    レクタ層とを含み、前記第1のコレクタ層は前記コレク
    タバッファ層よりも低い不純物濃度に形成され、そのバ
    ンドギャップエネルギーが前記ベース層側から前記コレ
    クタバッファ層に向かって一定である分布をもって形成
    され、前記第2のコレクタ層は前記第1のコレクタ層よ
    りも高い第2の導電型の不純物濃度に形成され、そのバ
    ンドギャップエネルギーが前記第1のコレクタ層側から
    前記コレクタバッファ層に向かって増大する分布に形成
    され、前記コレクタバッファ層は前記第1のコレクタ層
    よりもバンドギャップエネルギーが大きいヘテロ接合バ
    イポーラトランジスタ。
  6. 【請求項6】第1のコレクタ層の半導体層は、第1の導
    電型の半導体層、第2の導電型の半導体層、半絶縁性半
    導体層の中から選ばれた1つによって構成されている請
    求項4記載のヘテロ接合バイポーラトランジスタ。
JP63023941A 1987-02-06 1988-02-05 ヘテロ接合バイポーラトランジスタ Expired - Lifetime JPH0658918B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2476187 1987-02-06
JP62-125748 1987-05-25
JP62-24761 1987-05-25
JP12574887 1987-05-25

Publications (2)

Publication Number Publication Date
JPS6453453A JPS6453453A (en) 1989-03-01
JPH0658918B2 true JPH0658918B2 (ja) 1994-08-03

Family

ID=26362340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63023941A Expired - Lifetime JPH0658918B2 (ja) 1987-02-06 1988-02-05 ヘテロ接合バイポーラトランジスタ

Country Status (5)

Country Link
US (1) US5019890A (ja)
EP (1) EP0278386B1 (ja)
JP (1) JPH0658918B2 (ja)
CA (1) CA1299771C (ja)
DE (1) DE3860836D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
US5150186A (en) * 1991-03-06 1992-09-22 Micron Technology, Inc. CMOS output pull-up driver
EP0520482A3 (en) * 1991-06-28 1994-06-22 Texas Instruments Inc Multiple layer collector structure for bipolar transistors
US5171697A (en) * 1991-06-28 1992-12-15 Texas Instruments Incorporated Method of forming multiple layer collector structure for bipolar transistors
US5270223A (en) * 1991-06-28 1993-12-14 Texas Instruments Incorporated Multiple layer wide bandgap collector structure for bipolar transistors
JPH05109753A (ja) * 1991-08-16 1993-04-30 Toshiba Corp バイポーラトランジスタ
US5298438A (en) * 1992-08-31 1994-03-29 Texas Instruments Incorporated Method of reducing extrinsic base-collector capacitance in bipolar transistors
JPH0815214B2 (ja) * 1993-03-12 1996-02-14 日本電気株式会社 量子細線構造
JP3292894B2 (ja) * 1993-05-12 2002-06-17 日本電信電話株式会社 集積化受光回路
JP3463892B2 (ja) * 1994-07-13 2003-11-05 本田技研工業株式会社 車両用エアクリーナ
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JP6247300B2 (ja) * 2012-08-28 2017-12-13 アドバンスト・エナジー・インダストリーズ・インコーポレイテッドAdvanced Energy Industries, Inc. 3端子pinダイオード
CN112071904B (zh) * 2020-08-11 2024-01-30 陕西炬脉瑞丰科技有限公司 一种高压雪崩晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211267A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
US4672413A (en) * 1984-04-16 1987-06-09 Trw Inc. Barrier emitter transistor
EP0206787B1 (en) * 1985-06-21 1991-12-18 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method of manufacturing same
JPH07107902B2 (ja) * 1985-07-10 1995-11-15 富士通株式会社 半導体装置
JPH0656851B2 (ja) * 1985-08-07 1994-07-27 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP0278386A3 (en) 1989-05-03
JPS6453453A (en) 1989-03-01
EP0278386B1 (en) 1990-10-24
US5019890A (en) 1991-05-28
CA1299771C (en) 1992-04-28
DE3860836D1 (de) 1990-11-29
EP0278386A2 (en) 1988-08-17

Similar Documents

Publication Publication Date Title
JP3292894B2 (ja) 集積化受光回路
JP3573737B2 (ja) ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
US4958208A (en) Bipolar transistor with abrupt potential discontinuity in collector region
JPH0658918B2 (ja) ヘテロ接合バイポーラトランジスタ
US5414273A (en) Heterojunction bipolar transistor
US4728616A (en) Ballistic heterojunction bipolar transistor
EP0273363B1 (en) Heterojunction bipolar transistor with ballistic operation
US4672404A (en) Ballistic heterojunction bipolar transistor
US4670767A (en) Hetero-junction bipolar transistor having a high switching speed
JP3030070B2 (ja) 半導体装置
EP0186301A1 (en) High-speed semiconductor device
EP0322773A2 (en) Semiconductor device with semimetal
JP3246401B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0669220A (ja) ヘテロ接合GaAs系バイポーラトランジスタ
JP2002076012A (ja) ヘテロ接合バイポーラトランジスタ
JPH05326546A (ja) ヘテロ接合トランジスタ
Wang et al. AlGaAs/GaAs heterojunction bipolar transistor with a two‐dimensional electron gas emitter
KR100307757B1 (ko) 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터
KR100337942B1 (ko) 이중 이종접합 쌍극성 트랜지스터
JPH05275730A (ja) ヘテロ接合型フォトトランジスタ
JPS6329836B2 (ja)
JP2592302B2 (ja) 量子効果半導体装置
JPH069211B2 (ja) バイポ−ラトランジスタ
JPH01149465A (ja) ヘテロ接合バイポーラトランジスタ
JPH04245439A (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 14