JP3292894B2 - 集積化受光回路 - Google Patents
集積化受光回路Info
- Publication number
- JP3292894B2 JP3292894B2 JP13237193A JP13237193A JP3292894B2 JP 3292894 B2 JP3292894 B2 JP 3292894B2 JP 13237193 A JP13237193 A JP 13237193A JP 13237193 A JP13237193 A JP 13237193A JP 3292894 B2 JP3292894 B2 JP 3292894B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- semiconductor layer
- semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000012535 impurity Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 204
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 34
- 239000000203 mixture Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000001443 photoexcitation Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】
【産業上の利用分野】この発明は、ヘテロ接合バイポー
ラトランジスタ及びヘテロ接合バイポーラトランジスタ
とPin型フォトダイオードよりなる集積化受光回路に
関するものである。
ラトランジスタ及びヘテロ接合バイポーラトランジスタ
とPin型フォトダイオードよりなる集積化受光回路に
関するものである。
【0002】
【従来の技術】ヘテロ接合バイポーラトランジスタは、
ベース層よりもバンドギャップの大きい半導体をエミッ
タ層に使用したものであり、ベース層となる半導体の不
純物濃度を高くしてもエミッタ注入効率を大きく保て
る。ヘテロ接合バイポーラトランジスタはこのような利
点を有し、ホモ接合バイポーラトランジスタよりも高速
動作が可能である。ヘテロ接合バイポーラトランジスタ
として、npn型InP/InGaAs系のものが挙げ
られる。
ベース層よりもバンドギャップの大きい半導体をエミッ
タ層に使用したものであり、ベース層となる半導体の不
純物濃度を高くしてもエミッタ注入効率を大きく保て
る。ヘテロ接合バイポーラトランジスタはこのような利
点を有し、ホモ接合バイポーラトランジスタよりも高速
動作が可能である。ヘテロ接合バイポーラトランジスタ
として、npn型InP/InGaAs系のものが挙げ
られる。
【0003】図4は、従来のヘテロ接合バイポーラトラ
ンジスタのエネルギーバンド構造と層構成とを示す構成
図である。このヘテロ接合バイポーラトランジスタは、
半絶縁性InP基板上に形成されたn型不純物を高濃度
に含むInGaAsからなるコレクタコンタクト層52
と、コレクタコンタクト層52上に形成されたn型不純
物を含むInGaAsからなるコレクタ層57と、コレ
クタ層57上に形成されたp型不純物を高濃度に含むI
nGaAsからなるベース層58と、ベース層58上に
形成されたn型不純物を含むInPからなるエミッタ層
59と、エミッタ層59上に形成されたn型不純物を高
濃度に含むInGaAsからなるエミッタコンタクト層
60とから構成されている。なお、コレクタコンタクト
層52,ベース層58,エミッタコンタクト層60とに
はそれぞれコレクタ電極,ベース電極,エミッタ電極が
形成され、これらは例えば、Ti/Pt/Auから構成
されている。
ンジスタのエネルギーバンド構造と層構成とを示す構成
図である。このヘテロ接合バイポーラトランジスタは、
半絶縁性InP基板上に形成されたn型不純物を高濃度
に含むInGaAsからなるコレクタコンタクト層52
と、コレクタコンタクト層52上に形成されたn型不純
物を含むInGaAsからなるコレクタ層57と、コレ
クタ層57上に形成されたp型不純物を高濃度に含むI
nGaAsからなるベース層58と、ベース層58上に
形成されたn型不純物を含むInPからなるエミッタ層
59と、エミッタ層59上に形成されたn型不純物を高
濃度に含むInGaAsからなるエミッタコンタクト層
60とから構成されている。なお、コレクタコンタクト
層52,ベース層58,エミッタコンタクト層60とに
はそれぞれコレクタ電極,ベース電極,エミッタ電極が
形成され、これらは例えば、Ti/Pt/Auから構成
されている。
【0004】また、上述のヘテロ接合バイポーラトラン
ジスタのベース層、コレクタ層、コレクタコンタクト層
を用いて、Pin型フォトダイオードを形成することが
できる。したがって、同一の基板上にヘテロ接合バイポ
ーラトランジスタとPinフォトダイオードとを形成
し、Pin型フォトダイオードとヘテロ接合バイポーラ
トランジスタとの集積回路を製造できる(文献: K.D.P
edrotti,N.H.Sheng,R.L.Pierson,Jr.,C.W.Farley,M.J.R
osker and M.F.Chang,"Monolithic ultrahigh-speed Ga
As HBT optical integrated receivers",Tsch.Dig.1991
GaAs IC Symp.,pp.205-208)。
ジスタのベース層、コレクタ層、コレクタコンタクト層
を用いて、Pin型フォトダイオードを形成することが
できる。したがって、同一の基板上にヘテロ接合バイポ
ーラトランジスタとPinフォトダイオードとを形成
し、Pin型フォトダイオードとヘテロ接合バイポーラ
トランジスタとの集積回路を製造できる(文献: K.D.P
edrotti,N.H.Sheng,R.L.Pierson,Jr.,C.W.Farley,M.J.R
osker and M.F.Chang,"Monolithic ultrahigh-speed Ga
As HBT optical integrated receivers",Tsch.Dig.1991
GaAs IC Symp.,pp.205-208)。
【0005】図5は、従来のヘテロ接合バイポーラトラ
ンジスタとPin型フォトダイオードとの集積化受光回
路の構成を示す断面図である。同図において、51は半
絶縁性InPからなる基板、52aはn型不純物を高濃
度に含むInGaAsからなるn型層、57aはn型不
純物を含むInGaAsからなる中間層、58aはp型
不純物を高濃度に含むInGaAsからなるp型層であ
るこの、n型層52aと中間層57aとp型層58aと
でPin型フォトダイオードが形成されている。
ンジスタとPin型フォトダイオードとの集積化受光回
路の構成を示す断面図である。同図において、51は半
絶縁性InPからなる基板、52aはn型不純物を高濃
度に含むInGaAsからなるn型層、57aはn型不
純物を含むInGaAsからなる中間層、58aはp型
不純物を高濃度に含むInGaAsからなるp型層であ
るこの、n型層52aと中間層57aとp型層58aと
でPin型フォトダイオードが形成されている。
【0006】また、61はエミッタコンタクト層60上
に形成されたエミッタ電極、62はベース層58上に形
成されたベース電極、63はコレクタコンタクト層52
上に形成されたコレクタ電極であり、62aはp型層5
8a上に形成されたオーミック電極、63aはn型層5
2a上に形成されたオーミック電極である。そして、他
の符号は図4と同様であり、同一基板上にヘテロ接合バ
イポーラトランジスタとフォトダイオードとが形成され
ている。
に形成されたエミッタ電極、62はベース層58上に形
成されたベース電極、63はコレクタコンタクト層52
上に形成されたコレクタ電極であり、62aはp型層5
8a上に形成されたオーミック電極、63aはn型層5
2a上に形成されたオーミック電極である。そして、他
の符号は図4と同様であり、同一基板上にヘテロ接合バ
イポーラトランジスタとフォトダイオードとが形成され
ている。
【0007】図5において、コレクタコンタクト層52
とn型層52a,コレクタ層57と中間層57a,ベー
ス層58とp型層58aとは、それぞれ同時にエピタキ
シャル成長により形成される。また、ベース電極62と
オーミック電極62a、コレクタ電極63とオーミック
電極63aともそれぞれ同時に形成される。
とn型層52a,コレクタ層57と中間層57a,ベー
ス層58とp型層58aとは、それぞれ同時にエピタキ
シャル成長により形成される。また、ベース電極62と
オーミック電極62a、コレクタ電極63とオーミック
電極63aともそれぞれ同時に形成される。
【0008】ここで、コレクタをバリスティック・コレ
クション・トランジスタ(Ballistic Col
lection Transistor,以下BTCと
いう)構造とすることで、トランジスタの動作速度を上
げることができる。トランジスタ自体の動作速度を上げ
るためには、コレクタ中のキャリアの走行時間を短縮す
ることが必要であり、これを実現するための構造の一つ
として、BTC構造が提案され、公知となっている(文
献:T.Ishibashi and Y.Yamauchi,"A possible near-ba
llistic collection in AlGaAs/GaAs HBT with a modif
iedcollector structure,"IEEE Trans.Electron Device
s,vol.35,pp.401-404,1988)。
クション・トランジスタ(Ballistic Col
lection Transistor,以下BTCと
いう)構造とすることで、トランジスタの動作速度を上
げることができる。トランジスタ自体の動作速度を上げ
るためには、コレクタ中のキャリアの走行時間を短縮す
ることが必要であり、これを実現するための構造の一つ
として、BTC構造が提案され、公知となっている(文
献:T.Ishibashi and Y.Yamauchi,"A possible near-ba
llistic collection in AlGaAs/GaAs HBT with a modif
iedcollector structure,"IEEE Trans.Electron Device
s,vol.35,pp.401-404,1988)。
【0009】このBCT構造は、図6に示すように、導
電性不純物を含まないInGaAs層57bと、p型不
純物を高濃度に含むInGaAs層57cと、n型不純
物を高濃度に含むInGaAs層57dとから、図4に
おけるコレクタ層57を形成したものである。そして、
InGaAs層57cとInGaAs層57dとでpn
接合を形成することで、コレクタ/コレクタコンタクト
層の境界付近のポテンシャルの変化を急峻にしている。
このようにすることにより、ベース層58からコレクタ
コンタクト層52へと伝導帯のΓ帯を移動している電子
が、このΓ帯より上のエネルギー準位にあるL帯に移動
する量が減少し、結果としてコレクタ中の電子の走行時
間が短縮される。
電性不純物を含まないInGaAs層57bと、p型不
純物を高濃度に含むInGaAs層57cと、n型不純
物を高濃度に含むInGaAs層57dとから、図4に
おけるコレクタ層57を形成したものである。そして、
InGaAs層57cとInGaAs層57dとでpn
接合を形成することで、コレクタ/コレクタコンタクト
層の境界付近のポテンシャルの変化を急峻にしている。
このようにすることにより、ベース層58からコレクタ
コンタクト層52へと伝導帯のΓ帯を移動している電子
が、このΓ帯より上のエネルギー準位にあるL帯に移動
する量が減少し、結果としてコレクタ中の電子の走行時
間が短縮される。
【0010】
【発明が解決しようとする課題】従来は、以上のように
構成されていたので、コレクタ耐圧が小さく集積化回路
では高速動作をさせることができないという問題があっ
た。ヘテロ接合バイポーラトランジスタを用いて高速で
動作する集積回路を形成するためには、素子自体の動作
速度を上げることが必要である。そして、形成した集積
回路を動作させるために必要な電圧に耐えられるよう
に、エミッタ/コレクタ間の耐圧を充分に大きく確保す
ることが必要である。図4に示した、従来構造によるヘ
テロ接合バイポーラトランジスタでは、動作状態におい
て急峻な電界がかかるコレクタ/コレクタコンタクト層
境界近傍の半導体層が、バンドギャップエネルギーの小
さい半導体からなり、コレクタ耐圧が小さい。
構成されていたので、コレクタ耐圧が小さく集積化回路
では高速動作をさせることができないという問題があっ
た。ヘテロ接合バイポーラトランジスタを用いて高速で
動作する集積回路を形成するためには、素子自体の動作
速度を上げることが必要である。そして、形成した集積
回路を動作させるために必要な電圧に耐えられるよう
に、エミッタ/コレクタ間の耐圧を充分に大きく確保す
ることが必要である。図4に示した、従来構造によるヘ
テロ接合バイポーラトランジスタでは、動作状態におい
て急峻な電界がかかるコレクタ/コレクタコンタクト層
境界近傍の半導体層が、バンドギャップエネルギーの小
さい半導体からなり、コレクタ耐圧が小さい。
【0011】特に、図4に示すように、InGaAsを
コレクタとするヘテロ接合バイポーラトランジスタで
は、InGaAsのバンドギャップエネルギーが0.7
6eVと小さく電流増幅係数が大きい。このため、エミ
ッタを接地してコレクタ/エミッタ間に流す電流を高く
した状態でのコレクタ耐圧が極めて小さい。したがっ
て、例えば、エミッタカップルドロジックの構成で論理
ゲートを形成して高速性を引き出すための高電流動作を
させることができなかった。
コレクタとするヘテロ接合バイポーラトランジスタで
は、InGaAsのバンドギャップエネルギーが0.7
6eVと小さく電流増幅係数が大きい。このため、エミ
ッタを接地してコレクタ/エミッタ間に流す電流を高く
した状態でのコレクタ耐圧が極めて小さい。したがっ
て、例えば、エミッタカップルドロジックの構成で論理
ゲートを形成して高速性を引き出すための高電流動作を
させることができなかった。
【0012】また、ヘテロ接合バイポーラトランジスタ
のベース層、コレクタ層、コレクタコンタクト層を利用
して、同一の半導体基板上にPin型フォトダイオード
を形成した集積回路では、入射光に対するフォトダイオ
ードの光励起電流の応答速度を上げることが困難である
という問題があった。これは、入射光が中間層よりも深
くn型層まで進入して、n型層深部でも電子及び正孔の
キャリア対を生成させ、その正孔がフォトダイオードの
光励起電流に寄与するためである。すなわち、コレクタ
コンタクト層(n型層)深部で生成された正孔がベース
層まで拡散またはドリフトによって移動する時間が、フ
ォトダイオードの応答速度を律速するためである。
のベース層、コレクタ層、コレクタコンタクト層を利用
して、同一の半導体基板上にPin型フォトダイオード
を形成した集積回路では、入射光に対するフォトダイオ
ードの光励起電流の応答速度を上げることが困難である
という問題があった。これは、入射光が中間層よりも深
くn型層まで進入して、n型層深部でも電子及び正孔の
キャリア対を生成させ、その正孔がフォトダイオードの
光励起電流に寄与するためである。すなわち、コレクタ
コンタクト層(n型層)深部で生成された正孔がベース
層まで拡散またはドリフトによって移動する時間が、フ
ォトダイオードの応答速度を律速するためである。
【0013】かかる状況では、仮にヘテロ接合バイポー
ラトランジスタを用いて高速で動作する電子回路が実現
され、かつ同一基板上にフォトダイオードも形成されて
集積化受光回路が実現できたとしても、フォトダイオー
ドの応答速度が遅いために集積回路の動作速度を上げる
ことは困難であった。そして、トランジスタ自体の動作
速度を早くするための従来のBCT構造では、コレクタ
層/コレクタコンタクト層の境界付近でより急峻なポテ
ンシャル変化を形成したエネルギーバンドを構成してい
るため、前述のコレクタ耐圧の問題が一層激しくなって
いた。
ラトランジスタを用いて高速で動作する電子回路が実現
され、かつ同一基板上にフォトダイオードも形成されて
集積化受光回路が実現できたとしても、フォトダイオー
ドの応答速度が遅いために集積回路の動作速度を上げる
ことは困難であった。そして、トランジスタ自体の動作
速度を早くするための従来のBCT構造では、コレクタ
層/コレクタコンタクト層の境界付近でより急峻なポテ
ンシャル変化を形成したエネルギーバンドを構成してい
るため、前述のコレクタ耐圧の問題が一層激しくなって
いた。
【0014】この発明は、以上のような問題点を解消す
るためになされたものであり、ヘテロ接合バイポーラト
ランジスタの動作を高速化し、かつコレクタ耐圧を大き
くすることで同一基板上に形成されたPin型フォトダ
イオードとヘテロ接合バイポーラトランジスタからなる
集積化受光回路の動作を、高速にすることを目的とす
る。
るためになされたものであり、ヘテロ接合バイポーラト
ランジスタの動作を高速化し、かつコレクタ耐圧を大き
くすることで同一基板上に形成されたPin型フォトダ
イオードとヘテロ接合バイポーラトランジスタからなる
集積化受光回路の動作を、高速にすることを目的とす
る。
【0015】この発明の集積化受光回路は、半導体基板
上に形成された第1導電型の第1の半導体層からなるコ
レクタコンタクト層と、第2の半導体層,第2の半導体
層より不純物濃度が高い第2導電型の第3の半導体層,
第1と第2の半導体層よりもバンドギャップエネルギー
が大きく第2の半導体層より不純物濃度が高い第1導電
型の第4の半導体層とから構成されて、第4の半導体
層,第3の半導体層,第2の半導体層の順にコレクタコ
ンタクト層上に積層されたコレクタ領域と、コレクタ領
域上に形成された第2導電型の第5の半導体層からなる
ベース層と、ベース層上に形成された第1導電型の半導
体層からなるエミッタ層とを有するヘテロ接合バイポー
ラトランジスタとPin型フォトダイオードとが同一の
半導体基板上に形成されている。
上に形成された第1導電型の第1の半導体層からなるコ
レクタコンタクト層と、第2の半導体層,第2の半導体
層より不純物濃度が高い第2導電型の第3の半導体層,
第1と第2の半導体層よりもバンドギャップエネルギー
が大きく第2の半導体層より不純物濃度が高い第1導電
型の第4の半導体層とから構成されて、第4の半導体
層,第3の半導体層,第2の半導体層の順にコレクタコ
ンタクト層上に積層されたコレクタ領域と、コレクタ領
域上に形成された第2導電型の第5の半導体層からなる
ベース層と、ベース層上に形成された第1導電型の半導
体層からなるエミッタ層とを有するヘテロ接合バイポー
ラトランジスタとPin型フォトダイオードとが同一の
半導体基板上に形成されている。
【0016】加えて、上記Pin型フォトダイオードが
半導体基板上に形成された第1の半導体層からなる第1
導電型層と、第1導電型層上に第4の半導体層と第3の
半導体層と第2の半導体層とがこの順に積層された中間
層と、中間層上に形成された第5の半導体層からなる第
2導電型層とを有することを特徴とする。
半導体基板上に形成された第1の半導体層からなる第1
導電型層と、第1導電型層上に第4の半導体層と第3の
半導体層と第2の半導体層とがこの順に積層された中間
層と、中間層上に形成された第5の半導体層からなる第
2導電型層とを有することを特徴とする。
【0017】
【作用】コレクタ領域の急峻なポテンシャル変化をする
領域のバンドギャップエネルギーが大きく、コレクタ領
域のほぼ全域で電子はエネルギーの低い伝導帯を走行す
る。また、同一の基板上に集積化されるPin型フォト
ダイオードは、ヘテロ接合バイポーラトランジスタと同
時に形成され、Pin型フォトダイオードの中間層がヘ
テロ接合バイポーラトランジスタのコレクタ領域と同じ
層構成となり、入射光に対するPin型フォトダイオー
ドの光励起電流に対して第1導電型層で生成される第2
の導電型のキャリアが寄与する電流が小さくなる。
領域のバンドギャップエネルギーが大きく、コレクタ領
域のほぼ全域で電子はエネルギーの低い伝導帯を走行す
る。また、同一の基板上に集積化されるPin型フォト
ダイオードは、ヘテロ接合バイポーラトランジスタと同
時に形成され、Pin型フォトダイオードの中間層がヘ
テロ接合バイポーラトランジスタのコレクタ領域と同じ
層構成となり、入射光に対するPin型フォトダイオー
ドの光励起電流に対して第1導電型層で生成される第2
の導電型のキャリアが寄与する電流が小さくなる。
【0018】
【実施例】以下この発明の実施例を図を参照して説明す
る。図1は、この発明におけるヘテロ接合バイポーラト
ランジスタのエネルギーバンド構造と層構成とを示す構
成図である。同図において、2は半絶縁性InP基板上
のn型不純物を高濃度に含むInGaAsからなるコレ
クタコンタクト層、3はn型不純物を含むInPからな
るコレクタ層(第4の半導体層)、4はn型の不純物を
高濃度に含むInGaAsからなる薄いコレクタ層、5
は導電性不純物を含まないInGaAsからなる薄いコ
レクタ層、6はp型の不純物を高濃度に含むInGaA
sからなる薄いコレクタ層(第3の半導体層)、7は導
電性不純物を含まないInGaAsからなるコレクタ層
(第2の半導体層)である。
る。図1は、この発明におけるヘテロ接合バイポーラト
ランジスタのエネルギーバンド構造と層構成とを示す構
成図である。同図において、2は半絶縁性InP基板上
のn型不純物を高濃度に含むInGaAsからなるコレ
クタコンタクト層、3はn型不純物を含むInPからな
るコレクタ層(第4の半導体層)、4はn型の不純物を
高濃度に含むInGaAsからなる薄いコレクタ層、5
は導電性不純物を含まないInGaAsからなる薄いコ
レクタ層、6はp型の不純物を高濃度に含むInGaA
sからなる薄いコレクタ層(第3の半導体層)、7は導
電性不純物を含まないInGaAsからなるコレクタ層
(第2の半導体層)である。
【0019】また、8はp型の不純物を高濃度に含むI
nGaAsからなるベース層、9はn型の不純物を含む
InPからなるエミッタ層、10はn型の不純物を高濃
度に含むInGaAsからなるエミッタコンタクト層で
ある。なお、11は伝導帯の不連続、12は価電子帯の
不連続である。
nGaAsからなるベース層、9はn型の不純物を含む
InPからなるエミッタ層、10はn型の不純物を高濃
度に含むInGaAsからなるエミッタコンタクト層で
ある。なお、11は伝導帯の不連続、12は価電子帯の
不連続である。
【0020】ここで、InGaAsからなる薄いコレク
タ層4,5はInGaAsとInPのヘテロ接合界面に
形成される伝導帯の不連続11の影響を低減させる。す
なわち、不連続11がコレクタ層7から連続して存在し
た場合、ベース層8からコレクタコンタクト層2側を望
んだときの電子に対する障壁となる。ここに、薄いコレ
クタ層4,5を挿入することで、不連続11のエネルギ
ー準位を下げることができ、電子に対する障壁を低くす
る効果がある。さらに、薄いコレクタ層5は、薄いコレ
クタ層6と薄いコレクタ層4との不純物原子が、結晶成
長中あるいは素子製作工程中に互いに拡散して、このp
n接合が崩れてしまうのを抑制する効果がある。
タ層4,5はInGaAsとInPのヘテロ接合界面に
形成される伝導帯の不連続11の影響を低減させる。す
なわち、不連続11がコレクタ層7から連続して存在し
た場合、ベース層8からコレクタコンタクト層2側を望
んだときの電子に対する障壁となる。ここに、薄いコレ
クタ層4,5を挿入することで、不連続11のエネルギ
ー準位を下げることができ、電子に対する障壁を低くす
る効果がある。さらに、薄いコレクタ層5は、薄いコレ
クタ層6と薄いコレクタ層4との不純物原子が、結晶成
長中あるいは素子製作工程中に互いに拡散して、このp
n接合が崩れてしまうのを抑制する効果がある。
【0021】図1(a)に示すように、この構造では、
コレクタ中の急峻なポテンシャル変化を、バンドギャッ
プエネルギーの大きいInP(コレクタ層3)に設定し
てあり、これによりコレクタ耐圧が確保できる。また、
コレクタの多層構造をBCT構造となるようにして、コ
レクタ層7の中の電圧降下を、InGaAsの伝導帯の
一つであるΓ帯と他の伝導帯の一つであるL帯とのエネ
ルギー差である0.55eV以下としている。これによ
りコレクタ中のほとんどの領域において、電子はΓ帯を
走行するので、コレクタ中の電子の走行時間が短縮され
る。
コレクタ中の急峻なポテンシャル変化を、バンドギャッ
プエネルギーの大きいInP(コレクタ層3)に設定し
てあり、これによりコレクタ耐圧が確保できる。また、
コレクタの多層構造をBCT構造となるようにして、コ
レクタ層7の中の電圧降下を、InGaAsの伝導帯の
一つであるΓ帯と他の伝導帯の一つであるL帯とのエネ
ルギー差である0.55eV以下としている。これによ
りコレクタ中のほとんどの領域において、電子はΓ帯を
走行するので、コレクタ中の電子の走行時間が短縮され
る。
【0022】以上示したように、この実施例1のヘテロ
接合バイポーラトランジスタは、コレクタがBCT構造
となり、コレクタにおけるキャリアの移動時間が短縮さ
れる。そして、強電界がかかるコレクタ/コレクタコン
タクト層境界近傍が、バンドギャップエネルギーの大き
い半導体層で構成されるため、コレクタ耐圧が大幅に増
大される。
接合バイポーラトランジスタは、コレクタがBCT構造
となり、コレクタにおけるキャリアの移動時間が短縮さ
れる。そして、強電界がかかるコレクタ/コレクタコン
タクト層境界近傍が、バンドギャップエネルギーの大き
い半導体層で構成されるため、コレクタ耐圧が大幅に増
大される。
【0023】なお上述では、コレクタ層7に導電性不純
物を含まないInGaAsを用いたが、これに限るもの
ではない。ベース層8のp型InGaAsよりも低濃度
のn型もしくはp型の不純物を含んだInGaAs用い
てコレクタ層7を形成しても良い。また、コレクタ層7
とベース層8との間に、n型不純物を高濃度に含むIn
GaAsからなる層を挿入して、トランジスタの高電流
密度動作における空間電荷によるベースの広がり効果を
制御するようにしても良い。そして、コレクタコンタク
ト層2をInPから形成するなど本発明の趣旨を損なわ
ない範囲で層の構成を変更しても良いことはいうまでも
ない。
物を含まないInGaAsを用いたが、これに限るもの
ではない。ベース層8のp型InGaAsよりも低濃度
のn型もしくはp型の不純物を含んだInGaAs用い
てコレクタ層7を形成しても良い。また、コレクタ層7
とベース層8との間に、n型不純物を高濃度に含むIn
GaAsからなる層を挿入して、トランジスタの高電流
密度動作における空間電荷によるベースの広がり効果を
制御するようにしても良い。そして、コレクタコンタク
ト層2をInPから形成するなど本発明の趣旨を損なわ
ない範囲で層の構成を変更しても良いことはいうまでも
ない。
【0024】図2は、この発明におけるヘテロ接合バイ
ポーラトランジスタの他の形態によるエネルギーバンド
構造と層構成とを示す構成図である。同図において、2
2はn型不純物を高濃度に含むGaAsからなるコレク
タコンタクト層、23はn型不純物を含むAlGaAs
かなるコレクタ層、26はp型不純物を高濃度に含むG
aAsからなる薄いコレクタ層、27は導電性不純物を
含まないGaAsからなるコレクタ層、28はp型不純
物を高濃度に含むAlGaAsからなるベース層、29
はn型不純物を含むAlGaAsからなるエミッタ層で
ある。
ポーラトランジスタの他の形態によるエネルギーバンド
構造と層構成とを示す構成図である。同図において、2
2はn型不純物を高濃度に含むGaAsからなるコレク
タコンタクト層、23はn型不純物を含むAlGaAs
かなるコレクタ層、26はp型不純物を高濃度に含むG
aAsからなる薄いコレクタ層、27は導電性不純物を
含まないGaAsからなるコレクタ層、28はp型不純
物を高濃度に含むAlGaAsからなるベース層、29
はn型不純物を含むAlGaAsからなるエミッタ層で
ある。
【0025】コレクタ層23は、層中のAlの組成比を
変化させてある。すなわち、コレクタ層23のコレクタ
コンタクト層22との境界付近ではAlの組成比は0
%、コレクタ層23の中央部ではAlの組成比は30
%、コレクタ層23の薄いコレクタ層26との境界付近
ではAlの組成比は0%であり、これらが連続的に変化
している。
変化させてある。すなわち、コレクタ層23のコレクタ
コンタクト層22との境界付近ではAlの組成比は0
%、コレクタ層23の中央部ではAlの組成比は30
%、コレクタ層23の薄いコレクタ層26との境界付近
ではAlの組成比は0%であり、これらが連続的に変化
している。
【0026】また、ベース層28,エミッタ層29にお
いても、層中のAlの組成比を変化させてある。すなわ
ち、ベース層28のコレクタ層27との境界付近ではA
lの組成比が0%、ベース層28のエミッタ層との境界
付近ではAlの組成比が12%であり、これが連続的に
変化している。そして、エミッタ層29ではベース層2
8との境界付近ではAlの組成比が12%である状態よ
り、ベース層28から離れるにしたがってAlの組成比
が30%へと連続的に変化している。
いても、層中のAlの組成比を変化させてある。すなわ
ち、ベース層28のコレクタ層27との境界付近ではA
lの組成比が0%、ベース層28のエミッタ層との境界
付近ではAlの組成比が12%であり、これが連続的に
変化している。そして、エミッタ層29ではベース層2
8との境界付近ではAlの組成比が12%である状態よ
り、ベース層28から離れるにしたがってAlの組成比
が30%へと連続的に変化している。
【0027】AlGaAsは、Al組成比によってその
バンドギャップエネルギーも変化し、Alに組成比が大
きいほどバンドギャップエネルギーも大きい。したがっ
て、コレクタ層23内で上述のようにAlの組成比を変
化させることにより、図2(a)に示すように、コレク
タ層23において大きなバンドギャップエネルギーの領
域が形成され、コレクタ耐圧を向上させることができ
る。また、コレクタ層27における電圧降下を0.3e
V以下にしてるので、これが伝導帯のΓ帯とよりエネル
ギー準位の高いL帯とのエネルギー差より小さく(BC
T構造)、実施例1と同様の効果を奏する。また、この
実施例2においても、コレクタ層27にn型またはp型
の不純物をベース層28よりも低濃度に含ませてもよ
く、エミッタコンタクト層をエミッタ層上に形成したり
するなどの変化をさせてもよい。
バンドギャップエネルギーも変化し、Alに組成比が大
きいほどバンドギャップエネルギーも大きい。したがっ
て、コレクタ層23内で上述のようにAlの組成比を変
化させることにより、図2(a)に示すように、コレク
タ層23において大きなバンドギャップエネルギーの領
域が形成され、コレクタ耐圧を向上させることができ
る。また、コレクタ層27における電圧降下を0.3e
V以下にしてるので、これが伝導帯のΓ帯とよりエネル
ギー準位の高いL帯とのエネルギー差より小さく(BC
T構造)、実施例1と同様の効果を奏する。また、この
実施例2においても、コレクタ層27にn型またはp型
の不純物をベース層28よりも低濃度に含ませてもよ
く、エミッタコンタクト層をエミッタ層上に形成したり
するなどの変化をさせてもよい。
【0028】図3は、この発明の一形態における集積化
受光回路の構成を示す断面図である。同図において、1
は半絶縁性InPからなる基板、2aはn型不純物を高
濃度に含むInGaAsからなるn型層、3aはn型不
純物を含むInPからなる中間層、4aはn型の不純物
を高濃度に含むInGaAsからなる薄い中間層、5a
は導電性不純物を含まないInGaAsからなる薄い中
間層、6aはp型の不純物を高濃度に含むInGaAs
からなる薄い中間層、7aは導電性不純物を含まないI
nGaAsからなる中間層、8aはp型不純物を高濃度
に含むInGaAsからなるp型層である。
受光回路の構成を示す断面図である。同図において、1
は半絶縁性InPからなる基板、2aはn型不純物を高
濃度に含むInGaAsからなるn型層、3aはn型不
純物を含むInPからなる中間層、4aはn型の不純物
を高濃度に含むInGaAsからなる薄い中間層、5a
は導電性不純物を含まないInGaAsからなる薄い中
間層、6aはp型の不純物を高濃度に含むInGaAs
からなる薄い中間層、7aは導電性不純物を含まないI
nGaAsからなる中間層、8aはp型不純物を高濃度
に含むInGaAsからなるp型層である。
【0029】また、13はエミッタコンタクト層10上
に形成されたエミッタ電極、14はベース層8上に形成
されたベース電極、15はコレクタコンタクト層2上に
形成されたコレクタ電極であり、14aはp型層8a上
に形成されたオーミック電極、15aはn型層2a上に
形成されたオーミック電極である。この、n型層2aと
中間層3aと薄い中間層4a〜6aと中間層7aとp型
層8aとでPin型フォトダイオードが形成され、同一
基板上にヘテロ接合バイポーラトランジスタとPin型
フォトダイオードとが形成される。なお、図中の他の符
号は図1と同様である。
に形成されたエミッタ電極、14はベース層8上に形成
されたベース電極、15はコレクタコンタクト層2上に
形成されたコレクタ電極であり、14aはp型層8a上
に形成されたオーミック電極、15aはn型層2a上に
形成されたオーミック電極である。この、n型層2aと
中間層3aと薄い中間層4a〜6aと中間層7aとp型
層8aとでPin型フォトダイオードが形成され、同一
基板上にヘテロ接合バイポーラトランジスタとPin型
フォトダイオードとが形成される。なお、図中の他の符
号は図1と同様である。
【0030】図3において、コレクタコンタクト層2と
n型層2a,コレクタ層3と中間層3a,薄いコレクタ
層4と薄い中間層4a,薄いコレクタ層5と薄い中間層
5a,薄いコレクタ層6と薄い中間層6a,コレクタ層
7と中間層7a,ベース層8とp型層8aとは、それぞ
れ同時に形成される。また、ベース電極14とオーミッ
ク電極14a、コレクタ電極15とオーミック電極15
aもそれぞれ同時に形成される。
n型層2a,コレクタ層3と中間層3a,薄いコレクタ
層4と薄い中間層4a,薄いコレクタ層5と薄い中間層
5a,薄いコレクタ層6と薄い中間層6a,コレクタ層
7と中間層7a,ベース層8とp型層8aとは、それぞ
れ同時に形成される。また、ベース電極14とオーミッ
ク電極14a、コレクタ電極15とオーミック電極15
aもそれぞれ同時に形成される。
【0031】この集積化受光回路では、基板1上にコレ
クタコンタクト層2となるn型不純物が高濃度に含まれ
るInGaAsから、エミッタコンタクト層10となる
n型不純物が高濃度に含まれるInGaAsまでを、順
次エピタキシャル成長により堆積形成し、これらをフォ
トレジストによるマスクを用いて所定の領域をエッチン
グすることにより形成する。例えば、図3(b)に示
す、ヘテロ接合バイポーラトランジスタのエミッタコン
タクト層10,エミッタ層9の領域形成は、この領域を
フォトレジストなどのパターンをマスクとして被覆して
エッチングすることにより形成する。
クタコンタクト層2となるn型不純物が高濃度に含まれ
るInGaAsから、エミッタコンタクト層10となる
n型不純物が高濃度に含まれるInGaAsまでを、順
次エピタキシャル成長により堆積形成し、これらをフォ
トレジストによるマスクを用いて所定の領域をエッチン
グすることにより形成する。例えば、図3(b)に示
す、ヘテロ接合バイポーラトランジスタのエミッタコン
タクト層10,エミッタ層9の領域形成は、この領域を
フォトレジストなどのパターンをマスクとして被覆して
エッチングすることにより形成する。
【0032】このエミッタコンタクト層10とエミッタ
層9の形成時に、図3(a)に示すPin型フォトダイ
オードでは、マスクなどを形成せずにこの領域を露出さ
せておくことにより、p型層8a全面が露出した状態と
なる。この後、ヘテロ接合バイポーラトランジスタを形
成するための工程を、Pin型フォトダイオードを形成
する領域にも行えば、ヘテロ接合バイポーラトランジス
タとPin型フォトダイオードとが基板1上に同時に形
成される。
層9の形成時に、図3(a)に示すPin型フォトダイ
オードでは、マスクなどを形成せずにこの領域を露出さ
せておくことにより、p型層8a全面が露出した状態と
なる。この後、ヘテロ接合バイポーラトランジスタを形
成するための工程を、Pin型フォトダイオードを形成
する領域にも行えば、ヘテロ接合バイポーラトランジス
タとPin型フォトダイオードとが基板1上に同時に形
成される。
【0033】この実施例のPin型フォトダイオードで
は、中間層3aはバンドギャップエネルギーの大きいI
nPから形成されており、n型層2aはバンドギャップ
エネルギーの小さいInGaAsから形成されている。
従って、両者のヘテロ接合面には、図1(a)に示した
ように、価電子帯の不連続12が形成されている。この
不連続12は、Pin型フォトダイオードの光励起によ
り生成された正孔の中で、中間層3aより深い領域の正
孔に対して障壁として働くので、中間層で生成された正
孔はこのPin型フォトダイオードの光励起電流には寄
与しない。
は、中間層3aはバンドギャップエネルギーの大きいI
nPから形成されており、n型層2aはバンドギャップ
エネルギーの小さいInGaAsから形成されている。
従って、両者のヘテロ接合面には、図1(a)に示した
ように、価電子帯の不連続12が形成されている。この
不連続12は、Pin型フォトダイオードの光励起によ
り生成された正孔の中で、中間層3aより深い領域の正
孔に対して障壁として働くので、中間層で生成された正
孔はこのPin型フォトダイオードの光励起電流には寄
与しない。
【0034】例えば、この実施例のPin型フォトダイ
オードへの入射光として1.3μm帯の光を用いれば、
中間層3aの中では電子・正孔対を生成させない。従っ
て、このPin型フォトダイオードの応答速度を従来よ
り大幅に向上することができる。なお、この集積化受光
回路に実施例2で示した構成を用いても同様な効果を奏
することはいうまでもない。
オードへの入射光として1.3μm帯の光を用いれば、
中間層3aの中では電子・正孔対を生成させない。従っ
て、このPin型フォトダイオードの応答速度を従来よ
り大幅に向上することができる。なお、この集積化受光
回路に実施例2で示した構成を用いても同様な効果を奏
することはいうまでもない。
【0035】
【発明の効果】以上説明したように、この発明によれ
ば、電子のコレクタ移動時間が短縮され、同時にコレク
タ耐圧が大幅に増大するという効果がある。従って、こ
の発明の集積化受光回路では、バイポーラトランジスタ
は、超高速・高周波集積回路用トランジスタ、あるいは
高周波電力増幅用トランジスタとして様々の応用が可能
となり、また、Pin型フォトダイオードの応答速度が
早くなるという効果がある。従って、集積化受光回路の
動作が早くなる。また、Pin型フォトダイオードが、
その形成のために特別なことをすること無く、ヘテロバ
イポーラトランジスタの形成と同様に、かつ同時に形成
できる。
ば、電子のコレクタ移動時間が短縮され、同時にコレク
タ耐圧が大幅に増大するという効果がある。従って、こ
の発明の集積化受光回路では、バイポーラトランジスタ
は、超高速・高周波集積回路用トランジスタ、あるいは
高周波電力増幅用トランジスタとして様々の応用が可能
となり、また、Pin型フォトダイオードの応答速度が
早くなるという効果がある。従って、集積化受光回路の
動作が早くなる。また、Pin型フォトダイオードが、
その形成のために特別なことをすること無く、ヘテロバ
イポーラトランジスタの形成と同様に、かつ同時に形成
できる。
【図1】この発明の1実施例であるヘテロ接合バイポー
ラトランジスタのエネルギーバンド構造と層構成とを示
す構成図である。
ラトランジスタのエネルギーバンド構造と層構成とを示
す構成図である。
【図2】この発明の第2の実施例であるヘテロ接合バイ
ポーラトランジスタのエネルギーバンド構造と層構成と
を示す構成図である。
ポーラトランジスタのエネルギーバンド構造と層構成と
を示す構成図である。
【図3】この発明における第3の実施例である集積化受
光回路の構成を示す断面図である。
光回路の構成を示す断面図である。
【図4】従来のヘテロ接合バイポーラトランジスタのエ
ネルギーバンド構造と層構成とを示す構成図である。
ネルギーバンド構造と層構成とを示す構成図である。
【図5】従来のヘテロ接合バイポーラトランジスタとP
in型フォトダイオードとの集積化受光回路の構成を示
す断面図である。
in型フォトダイオードとの集積化受光回路の構成を示
す断面図である。
【図6】コレクタにBTC構造を用いた従来のヘテロ接
合バイポーラトランジスタのエネルギーバンド構造と層
構成とを示す構成図である。
合バイポーラトランジスタのエネルギーバンド構造と層
構成とを示す構成図である。
2 コレクタコンタクト層 3 コレクタ層 4,5,6 薄いコレクタ層 7 コレクタ層 8 ベース層 9 エミッタ層 10 エミッタコンタクト層 11,12 不連続
フロントページの続き (72)発明者 中島 裕樹 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 石橋 忠夫 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 平4−127534(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/331 H01L 29/205 H01L 29/73 H01L 31/10
Claims (4)
- 【請求項1】 ヘテロ接合バイポーラトランジスタとP
in型フォトダイオードとが同一半導体基板上に形成さ
れた集積化受光回路であって、 前記ヘテロ接合バイポーラトランジスタは、 前記半導体基板上に形成された第1導電型の第1の半導
体層からなるコレクタコンタクト層と、 第2の半導体層と,前記第2の半導体より不純物濃度が
高い第2導電型の第3の半導体層と,前記第1と第2の
半導体よりもバンドギャップエネルギーが大きく前記第
2の半導体層より不純物濃度が高い第1導電型の第4の
半導体層とから構成されて、前記第4の半導体層,第3
の半導体層,第2の半導体層の順に前記コレクタコンタ
クト層上に積層されたコレクタ領域と、 前記コレクタ領域上に形成された第2導電型の第5の半
導体層からなるベース層と、 前記ベース層上に形成された第1導電型の半導体層から
なるエミッタ層と を有し、 前記Pin型フォトダイオードは、 前記半導体基板上に形成された前記第1の半導体層から
なる第1導電型層と、 前記第1導電型層上に前記第4の半導体層と第3の半導
体層と第2の半導体層とがこの順に積層された中間層
と、 前記中間層上に形成された前記第5の半導体層からなる
第2導電型層と を有することを特徴とする集積化受光回
路。 - 【請求項2】 請求項1記載の集積化受光回路におい
て、 前記第1の半導体層が前記第5の半導体層よりも不純物
濃度が低く第1導電型であることを特徴とする集積化受
光回路。 - 【請求項3】 請求項1記載の集積化受光回路におい
て、 前記第1の半導体層が前記第5の半導体層よりも不純物
濃度が低く第2導電型であることを特徴とする集積化受
光回路。 - 【請求項4】 請求項1記載の集積化受光回路におい
て、 前記第3の半導体層のバンドギャップエネルギーが、こ
の層の中心部で極大と なることを特徴とする集積化受光
回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13237193A JP3292894B2 (ja) | 1993-05-12 | 1993-05-12 | 集積化受光回路 |
US08/241,189 US5557117A (en) | 1993-05-12 | 1994-05-11 | Heterojunction bipolar transistor and integrated circuit device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13237193A JP3292894B2 (ja) | 1993-05-12 | 1993-05-12 | 集積化受光回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06326120A JPH06326120A (ja) | 1994-11-25 |
JP3292894B2 true JP3292894B2 (ja) | 2002-06-17 |
Family
ID=15079812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13237193A Expired - Fee Related JP3292894B2 (ja) | 1993-05-12 | 1993-05-12 | 集積化受光回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5557117A (ja) |
JP (1) | JP3292894B2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5682046A (en) * | 1993-08-12 | 1997-10-28 | Fujitsu Limited | Heterojunction bipolar semiconductor device and its manufacturing method |
US5766582A (en) * | 1994-10-11 | 1998-06-16 | Schering Corporation | Stable, aqueous alfa interferon solution formulations |
US5689122A (en) * | 1995-08-14 | 1997-11-18 | Lucent Technologies Inc. | InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor |
US5684308A (en) * | 1996-02-15 | 1997-11-04 | Sandia Corporation | CMOS-compatible InP/InGaAs digital photoreceiver |
US6107151A (en) * | 1997-05-09 | 2000-08-22 | Research Triangle Institute | Heterojunction bipolar transistor and method of manufacturing |
US6368930B1 (en) * | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
US6326649B1 (en) * | 1999-01-13 | 2001-12-04 | Agere Systems, Inc. | Pin photodiode having a wide bandwidth |
US7692212B1 (en) * | 2004-12-07 | 2010-04-06 | Hrl Laboratories, Llc | Transistor with InGaAsP collector region and integrated opto-electronic devices employing same |
JP3994655B2 (ja) * | 2000-11-14 | 2007-10-24 | 住友電気工業株式会社 | 半導体受光素子 |
AU2002305733A1 (en) * | 2001-05-30 | 2002-12-09 | Asm America, Inc | Low temperature load and bake |
JP3573737B2 (ja) * | 2002-01-18 | 2004-10-06 | Nec化合物デバイス株式会社 | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
JP3565274B2 (ja) * | 2002-02-25 | 2004-09-15 | 住友電気工業株式会社 | バイポーラトランジスタ |
US6693311B2 (en) * | 2002-06-04 | 2004-02-17 | Honeywell International Inc. | Wavelength selective detector |
JP4030847B2 (ja) | 2002-09-20 | 2008-01-09 | ユーディナデバイス株式会社 | 半導体受光装置 |
JP4134715B2 (ja) * | 2002-12-19 | 2008-08-20 | 住友電気工業株式会社 | バイポーラトランジスタ |
JP2004207583A (ja) | 2002-12-26 | 2004-07-22 | Sony Corp | 半導体装置 |
US6770919B2 (en) * | 2002-12-30 | 2004-08-03 | Xindium Technologies, Inc. | Indium phosphide heterojunction bipolar transistor layer structure and method of making the same |
US6727530B1 (en) * | 2003-03-04 | 2004-04-27 | Xindium Technologies, Inc. | Integrated photodetector and heterojunction bipolar transistors |
US7259444B1 (en) * | 2004-07-20 | 2007-08-21 | Hrl Laboratories, Llc | Optoelectronic device with patterned ion implant subcollector |
US7687886B2 (en) | 2004-08-19 | 2010-03-30 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
TWI244768B (en) * | 2005-04-08 | 2005-12-01 | South Epitaxy Corp | Photodetector |
US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
US7789965B2 (en) | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
US20080121866A1 (en) * | 2006-11-27 | 2008-05-29 | Ping Yuan | Avalanche photodiode detector |
US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
WO2009005824A1 (en) | 2007-07-03 | 2009-01-08 | Microlink Devices, Inc. | Thin film iii-v compound solar cell |
US7772615B2 (en) * | 2007-08-10 | 2010-08-10 | Connector Optics | Anti stark electrooptic medium and electrooptically modulated optoelectronic device based thereupon |
US7759199B2 (en) | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
TWI455354B (zh) * | 2012-07-05 | 2014-10-01 | Univ Nat Central | Homogeneous junction type of high speed photodiode |
JP6133392B2 (ja) | 2013-02-18 | 2017-05-24 | 株式会社村田製作所 | バイポーラトランジスタ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
US5150185A (en) * | 1990-04-18 | 1992-09-22 | Fujitsu Limited | Semiconductor device |
JP3030070B2 (ja) * | 1990-09-19 | 2000-04-10 | 富士通株式会社 | 半導体装置 |
JPH04221834A (ja) * | 1990-12-21 | 1992-08-12 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロバイポーラトランジスタ |
JP3044398B2 (ja) * | 1991-01-30 | 2000-05-22 | 富士通株式会社 | バイポーラトランジスタ |
US5213987A (en) * | 1991-03-28 | 1993-05-25 | Texas Instruments Incorporated | Method of integrating heterojunction bipolar transistors with PIN diodes |
-
1993
- 1993-05-12 JP JP13237193A patent/JP3292894B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-11 US US08/241,189 patent/US5557117A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5557117A (en) | 1996-09-17 |
JPH06326120A (ja) | 1994-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3292894B2 (ja) | 集積化受光回路 | |
US4958201A (en) | Resonant tunneling minority carrier transistor | |
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
US6566724B1 (en) | Low dark current photodiode | |
US7049181B2 (en) | Method of making heterojunction P-I-N diode | |
US4278986A (en) | Semiconductor diode | |
EP0292568B1 (en) | Hetero-junction bipolar transistor | |
JP3705013B2 (ja) | 半導体素子 | |
EP0278386B1 (en) | Heterojunction bipolar transistor | |
JPH0665216B2 (ja) | 半導体装置 | |
US5571732A (en) | Method for fabricating a bipolar transistor | |
Mochizuki et al. | GaInP/GaAs collector-up tunneling-collector heterojunction bipolar transistors (C-up TC-HBTs): Optimization of fabrication process and epitaxial layer structure for high-efficiency high-power amplifiers | |
JP2002231992A (ja) | 半導体受光素子 | |
US5606195A (en) | High-voltage bipolar transistor utilizing field-terminated bond-pad electrodes | |
US4505765A (en) | Manufacturing method for a planar photodiode with hetero-structure | |
JPH0465532B2 (ja) | ||
JP3047055B2 (ja) | ヘテロ接合型フォトトランジスタ | |
JP2587826B2 (ja) | バイポ−ラトランジスタとその製造方法 | |
US7259444B1 (en) | Optoelectronic device with patterned ion implant subcollector | |
KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
JP3355622B2 (ja) | バイポーラトランジスタ | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS63181371A (ja) | 光電子集積回路 | |
JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JP2000114551A (ja) | 半導体トンネル素子とその製造方法、及び、集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |