JP2002076012A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2002076012A JP2002076012A JP2000254880A JP2000254880A JP2002076012A JP 2002076012 A JP2002076012 A JP 2002076012A JP 2000254880 A JP2000254880 A JP 2000254880A JP 2000254880 A JP2000254880 A JP 2000254880A JP 2002076012 A JP2002076012 A JP 2002076012A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inp
- collector
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＧａＡｓＳｂからなるベース層を有し、か
つ、高いｆT を実現することができるＨＢＴを提供す
る。 【解決手段】 半導体基板１上に少なくともＩｎＰから
なるコレクタ層３、ｐ型ＧａＡｓＳｂからなるベース層
４、前記ベース層４よりもバンドギャップの大きな３−
５族化合物半導体からなるｎ型エミッタ層５が順次積層
されたヘテロ接合バイポーラトランジスタにおいて、前
記コレクタ層３は、ベース層４側からアンドープＩｎＰ
層３ｃ、ｐ型ＩｎＰ層およびｎ型ＩｎＰ層からなる。
つ、高いｆT を実現することができるＨＢＴを提供す
る。 【解決手段】 半導体基板１上に少なくともＩｎＰから
なるコレクタ層３、ｐ型ＧａＡｓＳｂからなるベース層
４、前記ベース層４よりもバンドギャップの大きな３−
５族化合物半導体からなるｎ型エミッタ層５が順次積層
されたヘテロ接合バイポーラトランジスタにおいて、前
記コレクタ層３は、ベース層４側からアンドープＩｎＰ
層３ｃ、ｐ型ＩｎＰ層およびｎ型ＩｎＰ層からなる。
Description
【０００１】
【発明の属する技術分野】本発明は、３−５族化合物半
導体からなるヘテロ接合バイポーラトランジスタ( 以
降、ＨＢＴと称する) の構造に関する。
導体からなるヘテロ接合バイポーラトランジスタ( 以
降、ＨＢＴと称する) の構造に関する。
【０００２】
【従来の技術】ＨＢＴは、エミッタ層を形成する半導体
のバンドギャップエネルギーをベース層のそれよりも大
きくすることにより、ベース層からエミッタ層へのホー
ルの逆注入を抑え、通常のホモ接合バイポーラトランジ
スタに比べて、電流注入効率を高くすることができる素
子である。そのため、ベース層のキャリア濃度を高く設
定して、ベース抵抗を小さくすることができる。したが
って、ベース抵抗の１／２乗に逆比例する最大発信周波
数（高速性を示す指標の一つ）を向上させることが可能
となる。また、ＨＢＴは、コレクタ層に注入された“ho
t-electron"のバリスティックな伝導を用いることによ
り、マイクロ波・ミリ波への応用あるいは超高速光通信
における超高速電子デバイスとして、充分なポテンシャ
ルをもっていることが示されている。
のバンドギャップエネルギーをベース層のそれよりも大
きくすることにより、ベース層からエミッタ層へのホー
ルの逆注入を抑え、通常のホモ接合バイポーラトランジ
スタに比べて、電流注入効率を高くすることができる素
子である。そのため、ベース層のキャリア濃度を高く設
定して、ベース抵抗を小さくすることができる。したが
って、ベース抵抗の１／２乗に逆比例する最大発信周波
数（高速性を示す指標の一つ）を向上させることが可能
となる。また、ＨＢＴは、コレクタ層に注入された“ho
t-electron"のバリスティックな伝導を用いることによ
り、マイクロ波・ミリ波への応用あるいは超高速光通信
における超高速電子デバイスとして、充分なポテンシャ
ルをもっていることが示されている。
【０００３】このように、ＨＢＴは高速性を有するトラ
ンジスタとして実用化されている。特に、ＩｎＰ系ＨＢ
Ｔは、ＧａＡｓ系と比較して材料中を走行する電子速度
が速いことから、さらなる高速性が期待されている。従
来、高速性に優れたＩｎＰ系ＨＢＴでは、ベース層には
ＩｎＧａＡｓが用いられていたが、最近になり、製造プ
ロセス上の様々な利点を有するＧａＡｓＳｂがベース層
の材質として注目されている。例えば、ベース層にＧａ
ＡｓＳｂを用い、エミッタ層、コレクタ層に共にＩｎＰ
を用いた低消費電力のＨＢＴが報告されている（文献１
参照）。 文献１：Elctr. Lett. Vol.34 No.17 (1998) 1700-170
2.
ンジスタとして実用化されている。特に、ＩｎＰ系ＨＢ
Ｔは、ＧａＡｓ系と比較して材料中を走行する電子速度
が速いことから、さらなる高速性が期待されている。従
来、高速性に優れたＩｎＰ系ＨＢＴでは、ベース層には
ＩｎＧａＡｓが用いられていたが、最近になり、製造プ
ロセス上の様々な利点を有するＧａＡｓＳｂがベース層
の材質として注目されている。例えば、ベース層にＧａ
ＡｓＳｂを用い、エミッタ層、コレクタ層に共にＩｎＰ
を用いた低消費電力のＨＢＴが報告されている（文献１
参照）。 文献１：Elctr. Lett. Vol.34 No.17 (1998) 1700-170
2.
【０００４】
【発明が解決しようとする課題】しかしながら、ｐ型Ｇ
ａＡｓＳｂをベース層に、アンドープＩｎＰをコレクタ
層に用いた場合、バンド構造的には、図３に示すよう
に、ベース層４はコレクタ層３に対して、ΔＥC ＝＋
０．１８ｅＶのバンドオフセットを生じる。そのため、
トランジスタの高速性を示す指標の一つである電流利得
遮断周波数ｆT が劣り、高周波特性が伸びないという問
題があった。
ａＡｓＳｂをベース層に、アンドープＩｎＰをコレクタ
層に用いた場合、バンド構造的には、図３に示すよう
に、ベース層４はコレクタ層３に対して、ΔＥC ＝＋
０．１８ｅＶのバンドオフセットを生じる。そのため、
トランジスタの高速性を示す指標の一つである電流利得
遮断周波数ｆT が劣り、高周波特性が伸びないという問
題があった。
【０００５】上述の問題は、以下のように説明できる。
即ち、ベース層４からコレクタ層３中に注入された電子
は、拡散によってコレクタ電流となるが、ベース層４と
コレクタ層３の間に生じる電界によって、伝導帯のエネ
ルギー的に低いΓバレー（谷）を拡散した電子の一部
は、見かけ上、より高いエネルギーをもつ伝導帯Ｌバレ
ーに散乱される確率が増加する。ところが、Γバレーと
Ｌバレーでは電子の有効質量が異なり、Ｌバレーの電子
の有効質量はΓバレーよりも大きくなっているため、Ｌ
バレーにおいて散乱を受けた電子は速度が低下し、コレ
クタ層３中の走行時間が長くなり、高速性が阻害され
る。
即ち、ベース層４からコレクタ層３中に注入された電子
は、拡散によってコレクタ電流となるが、ベース層４と
コレクタ層３の間に生じる電界によって、伝導帯のエネ
ルギー的に低いΓバレー（谷）を拡散した電子の一部
は、見かけ上、より高いエネルギーをもつ伝導帯Ｌバレ
ーに散乱される確率が増加する。ところが、Γバレーと
Ｌバレーでは電子の有効質量が異なり、Ｌバレーの電子
の有効質量はΓバレーよりも大きくなっているため、Ｌ
バレーにおいて散乱を受けた電子は速度が低下し、コレ
クタ層３中の走行時間が長くなり、高速性が阻害され
る。
【０００６】本発明は、コレクタ層３中において、キャ
リア電子が有効質量の小さなΓバレーをできるだけ走行
するようにし、コレクタ層３中の走行時間を短くしたＨ
ＢＴを提供することを目的とする。
リア電子が有効質量の小さなΓバレーをできるだけ走行
するようにし、コレクタ層３中の走行時間を短くしたＨ
ＢＴを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記問題点を解
決すべくなされたもので、半導体基板上に少なくともＩ
ｎＰを含むコレクタ層、ｐ型ＧａＡｓＳｂからなるベー
ス層、前記ベース層よりもバンドギャップの大きな３−
５族化合物半導体からなるｎ型エミッタ層が順次積層さ
れたヘテロ接合バイポーラトランジスタにおいて、前記
コレクタ層は、ベース層側からアンドープ層、ｐ型層お
よびｎ型層を有することを特徴とするものである。
決すべくなされたもので、半導体基板上に少なくともＩ
ｎＰを含むコレクタ層、ｐ型ＧａＡｓＳｂからなるベー
ス層、前記ベース層よりもバンドギャップの大きな３−
５族化合物半導体からなるｎ型エミッタ層が順次積層さ
れたヘテロ接合バイポーラトランジスタにおいて、前記
コレクタ層は、ベース層側からアンドープ層、ｐ型層お
よびｎ型層を有することを特徴とするものである。
【０００８】本発明の特徴は、例えば図２の実線で示す
ように、コレクタ層３の構造をベース層４側からアンド
ープＩｎＰ層３ｃ／ｐ型ＩｎＰ層３ｂ／ｎ型ＩｎＰ層３
ａとすることにより、コレクタ層３の伝導帯底の電界を
従来（点線で示す）よりも緩和し、ベース層４から注入
された少数キャリア電子がΓバレーを走行するようにし
て、コレクタ層３中の電子走行時間を短縮させたことで
ある。その結果、従来のアンドープＩｎＰで構成したコ
レクタ層を用いた場合に比べて、高いｆT を実現するこ
とができる。したがって、本発明によれば、ＩｎＰコレ
クタ層/ ＧａＡｓＳｂベース層の製造プロセス上の利点
を維持しながら、高速特性をも実現することができる。
ように、コレクタ層３の構造をベース層４側からアンド
ープＩｎＰ層３ｃ／ｐ型ＩｎＰ層３ｂ／ｎ型ＩｎＰ層３
ａとすることにより、コレクタ層３の伝導帯底の電界を
従来（点線で示す）よりも緩和し、ベース層４から注入
された少数キャリア電子がΓバレーを走行するようにし
て、コレクタ層３中の電子走行時間を短縮させたことで
ある。その結果、従来のアンドープＩｎＰで構成したコ
レクタ層を用いた場合に比べて、高いｆT を実現するこ
とができる。したがって、本発明によれば、ＩｎＰコレ
クタ層/ ＧａＡｓＳｂベース層の製造プロセス上の利点
を維持しながら、高速特性をも実現することができる。
【０００９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。図１は、本発明にかかるＨ
ＢＴの一実施形態を示す断面図である。このＨＢＴに用
いたエピタキシャル層積層基板は、ＭＢＥあるいはＭＯ
ＣＶＤ法によって、半絶縁性（１００）ＩｎＰ基板１上
に、コレクタ層３にオーミック性接触を形成するための
ｎ型不純物を高濃度に含むｎ型ＩｎＧａＡｓからなるサ
ブコレクタ層２（膜厚３００ｎｍ、キャリア濃度５×１
０18ｃｍ-3）、コレクタ層３、組成傾斜型ｐ型ＧａＡｓ
Ｓｂベース層４、ｎ型不純物を含むＩｎ0.53Ａｌ 0.47Ａ
ｓからなるエミッタ層５（膜厚５０ｎｍ、キャリア濃度
３×１０17ｃｍ-3）、ｎ型不純物を高濃度に含むＩｎ
0.53Ｇａ0.47-yＡｌy Ａｓからなるエミッタ組成傾斜層
６（膜厚１００ｎｍ、キャリア濃度１×１０18ｃ
ｍ-3）、エミッタ組成傾斜層６にオーミック接触をとる
ためのｎ型不純物を高濃度に含むＩｎ0.53Ｇａ0.47Ａｓ
からなるエミッタキャップ層７（膜厚５０ｎｍ、キャリ
ア濃度２×１０19ｃｍ-3）を順次積層したものである。
施の形態を詳細に説明する。図１は、本発明にかかるＨ
ＢＴの一実施形態を示す断面図である。このＨＢＴに用
いたエピタキシャル層積層基板は、ＭＢＥあるいはＭＯ
ＣＶＤ法によって、半絶縁性（１００）ＩｎＰ基板１上
に、コレクタ層３にオーミック性接触を形成するための
ｎ型不純物を高濃度に含むｎ型ＩｎＧａＡｓからなるサ
ブコレクタ層２（膜厚３００ｎｍ、キャリア濃度５×１
０18ｃｍ-3）、コレクタ層３、組成傾斜型ｐ型ＧａＡｓ
Ｓｂベース層４、ｎ型不純物を含むＩｎ0.53Ａｌ 0.47Ａ
ｓからなるエミッタ層５（膜厚５０ｎｍ、キャリア濃度
３×１０17ｃｍ-3）、ｎ型不純物を高濃度に含むＩｎ
0.53Ｇａ0.47-yＡｌy Ａｓからなるエミッタ組成傾斜層
６（膜厚１００ｎｍ、キャリア濃度１×１０18ｃ
ｍ-3）、エミッタ組成傾斜層６にオーミック接触をとる
ためのｎ型不純物を高濃度に含むＩｎ0.53Ｇａ0.47Ａｓ
からなるエミッタキャップ層７（膜厚５０ｎｍ、キャリ
ア濃度２×１０19ｃｍ-3）を順次積層したものである。
【００１０】本実施形態が従来例と異なる特徴的なこと
は、コレクタ層３がサブコレクタ層２側からｎ型不純物
を高濃度に含むｎ型ＩｎＰ層３ａ（膜厚８０ｎｍ、キャ
リア濃度２×１０19ｃｍ-3）、p 型不純物を高濃度に含
むｐ型ＩｎＰ層３ｂ（膜厚２０ｎｍ、キャリア濃度２×
１０18ｃｍ-3）、およびアンドープＩｎＰ層３ｃ（膜厚
２００ｎｍ、キャリア濃度＜１×１０16ｃｍ-3）の３層
からなることである。また、組成傾斜型ｐ型ＧａＡｓＳ
ｂベース層４（膜厚５０ｎｍ、キャリア濃度５×１０19
ｃｍ-3）は、ｐ型不純物（例えばカーボン等）を高濃度
に含み、ＧａＡｓＳｂの組成を、例えばコレクタ層３に
接した面では、ＩｎＰに格子整合するＧａＡｓ0.5 Ｓｂ
0.5 よりもバンドギャップの小さな組成にしたＧａＡｓ
0.44Ｓｂ0.56から、徐々にエミッタ層５側に向かって５
族であるＳｂの組成比Ｓｂ／（Ａｓ＋Ｓｂ）を減少させ
ていき、即ちバンドギャップを大きくしていき、エミッ
タ層５に接した面では、ＩｎＰに格子整合する組成であ
るＧａＡｓ0.5 Ｓｂ0.5からなる。
は、コレクタ層３がサブコレクタ層２側からｎ型不純物
を高濃度に含むｎ型ＩｎＰ層３ａ（膜厚８０ｎｍ、キャ
リア濃度２×１０19ｃｍ-3）、p 型不純物を高濃度に含
むｐ型ＩｎＰ層３ｂ（膜厚２０ｎｍ、キャリア濃度２×
１０18ｃｍ-3）、およびアンドープＩｎＰ層３ｃ（膜厚
２００ｎｍ、キャリア濃度＜１×１０16ｃｍ-3）の３層
からなることである。また、組成傾斜型ｐ型ＧａＡｓＳ
ｂベース層４（膜厚５０ｎｍ、キャリア濃度５×１０19
ｃｍ-3）は、ｐ型不純物（例えばカーボン等）を高濃度
に含み、ＧａＡｓＳｂの組成を、例えばコレクタ層３に
接した面では、ＩｎＰに格子整合するＧａＡｓ0.5 Ｓｂ
0.5 よりもバンドギャップの小さな組成にしたＧａＡｓ
0.44Ｓｂ0.56から、徐々にエミッタ層５側に向かって５
族であるＳｂの組成比Ｓｂ／（Ａｓ＋Ｓｂ）を減少させ
ていき、即ちバンドギャップを大きくしていき、エミッ
タ層５に接した面では、ＩｎＰに格子整合する組成であ
るＧａＡｓ0.5 Ｓｂ0.5からなる。
【００１１】本実施形態は、図２に示すようなバンド構
造を有し、コレクタ層３の伝導帯底が従来（点線で示
す）よりも持ち上がり、ベース層４近傍の伝導帯底の電
界が緩和されている。
造を有し、コレクタ層３の伝導帯底が従来（点線で示
す）よりも持ち上がり、ベース層４近傍の伝導帯底の電
界が緩和されている。
【００１２】上記エピタキシャル層積層基板を用いて、
本実施形態のＨＢＴを以下の作製方法で作製した。即
ち、 １）先ず、耐熱性に優れたＷＳｉをエミッタキャップ層
７の全面に成膜する。次いで、レジストマスク等を用い
て選択的にエミッタ領域を規定して、例えばＳＦ 6 等の
ガスを用いたエッチングを行い、エミッタ電極８ａを形
成するとともに、エミッタキャップ層７を露出させる。 ２）次に、エミッタ電極８をマスクに、ウェットエッチ
ングにより、エミッタキャップ層７、エミッタ組成傾斜
層６およびエミッタ層５を順にエッチングして除去し、
ベース層４を露出させる。 ３）次いで、Ｔｉ／Ｐｔ／Ａｕを全面に蒸着し、レジス
ト等を用いてベース電極領域を規定した後に、ベース層
４およびコレクタ層３を例えばウェットエッチングによ
りサブコレクタ層２まで除去し、ベース電極９を形成す
るとともに、サブコレクタ層２を露出させる。なお、Ｔ
ｉ／Ｐｔ／Ａｕはエミッタ電極８ａ上にも蒸着され、エ
ミッタ電極８ｂとなる。 ４）次いで、Ｔｉ／Ｐｔ／Ａｕからなるコレクタ電極１
０をリフトオフ法によりサブコレクタ層２上に形成す
る。 ５）最後に素子分離を行い、個別の素子とする。
本実施形態のＨＢＴを以下の作製方法で作製した。即
ち、 １）先ず、耐熱性に優れたＷＳｉをエミッタキャップ層
７の全面に成膜する。次いで、レジストマスク等を用い
て選択的にエミッタ領域を規定して、例えばＳＦ 6 等の
ガスを用いたエッチングを行い、エミッタ電極８ａを形
成するとともに、エミッタキャップ層７を露出させる。 ２）次に、エミッタ電極８をマスクに、ウェットエッチ
ングにより、エミッタキャップ層７、エミッタ組成傾斜
層６およびエミッタ層５を順にエッチングして除去し、
ベース層４を露出させる。 ３）次いで、Ｔｉ／Ｐｔ／Ａｕを全面に蒸着し、レジス
ト等を用いてベース電極領域を規定した後に、ベース層
４およびコレクタ層３を例えばウェットエッチングによ
りサブコレクタ層２まで除去し、ベース電極９を形成す
るとともに、サブコレクタ層２を露出させる。なお、Ｔ
ｉ／Ｐｔ／Ａｕはエミッタ電極８ａ上にも蒸着され、エ
ミッタ電極８ｂとなる。 ４）次いで、Ｔｉ／Ｐｔ／Ａｕからなるコレクタ電極１
０をリフトオフ法によりサブコレクタ層２上に形成す
る。 ５）最後に素子分離を行い、個別の素子とする。
【００１３】本実施形態について、ｆT を測定したとこ
ろ、８０ＧＨｚが得られた。一方、従来のアンドープコ
レクタ層を用いたものは、ｆT が６０ＧＨｚであり、ま
た、ベース層にＩｎＧａＡｓを用いたものは、７０ＧＨ
ｚであった。このことより、本実施形態は、高いｆT を
有し、高速性に優れていることがわかる。
ろ、８０ＧＨｚが得られた。一方、従来のアンドープコ
レクタ層を用いたものは、ｆT が６０ＧＨｚであり、ま
た、ベース層にＩｎＧａＡｓを用いたものは、７０ＧＨ
ｚであった。このことより、本実施形態は、高いｆT を
有し、高速性に優れていることがわかる。
【００１４】またこの実施例は、コレクタ層を全てＩｎ
Ｐにした構成であるが、コレクタ層全てをＩｎＰで構成
する必要はない。例えば、ベース層側すなわちアンドー
プ層、ｐ型層がＧａＡｓＳｂ、ｎ型層がＩｎＰであるコ
レクタ層を用いた構成にしてもなりたつ。また同様にア
ンドープ層だけにＧａＡｓＳｂを用い、ｐ層、ｎ層がＩ
ｎＰであるコレクタ層を用いた構成にしても成り立つこ
とはいうまでもない。すなわち、コレクタ層の一部、好
ましくはサブコレクタ層側が少なくともＩｎＰを含む構
成になっていればよい。なお、上記実施例はエミッタ層
にＩｎＡｌＡｓを用いたが、エミッタ層にＩｎＰを用い
た系のＨＢＴにおいても成り立つことは言うまでもな
い。また、ＧａＡｓＳｂからなるベース層の組成を傾斜
させず、均一組成にしたものについても成り立つことは
言うまでもない。
Ｐにした構成であるが、コレクタ層全てをＩｎＰで構成
する必要はない。例えば、ベース層側すなわちアンドー
プ層、ｐ型層がＧａＡｓＳｂ、ｎ型層がＩｎＰであるコ
レクタ層を用いた構成にしてもなりたつ。また同様にア
ンドープ層だけにＧａＡｓＳｂを用い、ｐ層、ｎ層がＩ
ｎＰであるコレクタ層を用いた構成にしても成り立つこ
とはいうまでもない。すなわち、コレクタ層の一部、好
ましくはサブコレクタ層側が少なくともＩｎＰを含む構
成になっていればよい。なお、上記実施例はエミッタ層
にＩｎＡｌＡｓを用いたが、エミッタ層にＩｎＰを用い
た系のＨＢＴにおいても成り立つことは言うまでもな
い。また、ＧａＡｓＳｂからなるベース層の組成を傾斜
させず、均一組成にしたものについても成り立つことは
言うまでもない。
【００１５】
【発明の効果】以上説明したように本発明によれば、Ｇ
ａＡｓＳｂからなるベース層を有するＨＢＴにおいて、
高いｆT を実現することができるという優れた効果があ
る。
ａＡｓＳｂからなるベース層を有するＨＢＴにおいて、
高いｆT を実現することができるという優れた効果があ
る。
【図１】本発明に係るＨＢＴの一実施形態の断面図であ
る。
る。
【図２】上記実施形態のバンド構造を示す図である。
【図３】従来のＨＢＴのバンド構造を示す図である。
１ ＩｎＰ基板 ２ サブコレクタ層 ３ コレクタ層 ３ａ ｎ型ＩｎＰ層 ３ｂ ｐ型ＩｎＰ層 ３ｃ アンドープＩｎＰ層 ４ ベース層 ５ エミッタ層 ６ エミッタ組成傾斜層 ７ エミッタキャップ層 ８ａ、８ｂ エミッタ電極 ９ ベース電極 １０ コレクタ電極
Claims (1)
- 【請求項１】 半導体基板上に少なくともＩｎＰを含む
コレクタ層、ｐ型ＧａＡｓＳｂからなるベース層、前記
ベース層よりもバンドギャップの大きな３−５族化合物
半導体からなるｎ型エミッタ層が順次積層されたヘテロ
接合バイポーラトランジスタにおいて、前記コレクタ層
は、ベース層側からアンドープ層、ｐ型層およびｎ型層
を有することを特徴とするヘテロ接合バイポーラトラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254880A JP2002076012A (ja) | 2000-08-25 | 2000-08-25 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254880A JP2002076012A (ja) | 2000-08-25 | 2000-08-25 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076012A true JP2002076012A (ja) | 2002-03-15 |
Family
ID=18743756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000254880A Pending JP2002076012A (ja) | 2000-08-25 | 2000-08-25 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076012A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303474A (ja) * | 2005-03-23 | 2006-11-02 | Sony Corp | ヘテロ接合バイポーラトランジスタ |
| JP2007027294A (ja) * | 2005-07-14 | 2007-02-01 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2014123642A (ja) * | 2012-12-21 | 2014-07-03 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| WO2014126120A1 (ja) * | 2013-02-18 | 2014-08-21 | 株式会社村田製作所 | バイポーラトランジスタ |
| WO2015005037A1 (ja) * | 2013-07-10 | 2015-01-15 | 株式会社村田製作所 | 半導体装置 |
-
2000
- 2000-08-25 JP JP2000254880A patent/JP2002076012A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303474A (ja) * | 2005-03-23 | 2006-11-02 | Sony Corp | ヘテロ接合バイポーラトランジスタ |
| JP2007027294A (ja) * | 2005-07-14 | 2007-02-01 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2014123642A (ja) * | 2012-12-21 | 2014-07-03 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| WO2014126120A1 (ja) * | 2013-02-18 | 2014-08-21 | 株式会社村田製作所 | バイポーラトランジスタ |
| US9331187B2 (en) | 2013-02-18 | 2016-05-03 | Murata Manufacturing Co., Ltd. | Bipolar transistor |
| WO2015005037A1 (ja) * | 2013-07-10 | 2015-01-15 | 株式会社村田製作所 | 半導体装置 |
| CN105378904A (zh) * | 2013-07-10 | 2016-03-02 | 株式会社村田制作所 | 半导体装置 |
| US20160133732A1 (en) * | 2013-07-10 | 2016-05-12 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| JPWO2015005037A1 (ja) * | 2013-07-10 | 2017-03-02 | 株式会社村田製作所 | 半導体装置 |
| CN105378904B (zh) * | 2013-07-10 | 2017-09-05 | 株式会社村田制作所 | 半导体装置 |
| US10147809B2 (en) * | 2013-07-10 | 2018-12-04 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| US10636897B2 (en) | 2013-07-10 | 2020-04-28 | Murata Manufacturing Co., Ltd. | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0445475B1 (en) | Heterojunction bipolar transistor | |
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0870114A (ja) | 共鳴トンネルバイポーラトランジスタ | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 | |
| JP2000306920A (ja) | ヘテロ接合バイポーラトランジスタ及びその作製方法 | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JPS61203675A (ja) | 半導体装置 | |
| JP3556587B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |