JP2963704B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JP2963704B2 JP2963704B2 JP26215689A JP26215689A JP2963704B2 JP 2963704 B2 JP2963704 B2 JP 2963704B2 JP 26215689 A JP26215689 A JP 26215689A JP 26215689 A JP26215689 A JP 26215689A JP 2963704 B2 JP2963704 B2 JP 2963704B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity concentration
- bipolar transistor
- type
- collector layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、高速動作に好適なバイポーラトランジスタ
の製造方法に関する。
の製造方法に関する。
SiとGeの混晶によりベース層を形成した従来のヘテロ
接合バイポーラトランジスタについては、信学技報，第
88巻,NO.410（1989年）第25頁から第30頁に記載されて
いる。 このトランジスタの断面図を第２図に示す。Ｐ型Si基
板１上に、ｎ型の高不純物濃度コレクタ層２、ｎ型の低
不純物濃度コレクタ層３、ベース層４、エミッタ層７が
積層されている。このトランジスタにおいては、ベース
層４のみが歪みを持つSiとGeの混晶（SiGe）により形成
され、その他の部分はSiによって形成されている。本構
造では、歪みを持つSiGeの禁制帯幅がSiよりも小さいた
めベース層からエミッタ層へのキャリアの注入が起こり
難く、ホモ接合バイポーラトランジスタよりも高い電流
増幅率が得られるため高速化に有利であるという特徴を
持つ。また、ベース層からコレクタ層へのキャリアの注
入も起こりにくいため、飽和動作の場合にホモ接合バイ
ポーラトランジスタよりも高速動作が可能となる。
接合バイポーラトランジスタについては、信学技報，第
88巻,NO.410（1989年）第25頁から第30頁に記載されて
いる。 このトランジスタの断面図を第２図に示す。Ｐ型Si基
板１上に、ｎ型の高不純物濃度コレクタ層２、ｎ型の低
不純物濃度コレクタ層３、ベース層４、エミッタ層７が
積層されている。このトランジスタにおいては、ベース
層４のみが歪みを持つSiとGeの混晶（SiGe）により形成
され、その他の部分はSiによって形成されている。本構
造では、歪みを持つSiGeの禁制帯幅がSiよりも小さいた
めベース層からエミッタ層へのキャリアの注入が起こり
難く、ホモ接合バイポーラトランジスタよりも高い電流
増幅率が得られるため高速化に有利であるという特徴を
持つ。また、ベース層からコレクタ層へのキャリアの注
入も起こりにくいため、飽和動作の場合にホモ接合バイ
ポーラトランジスタよりも高速動作が可能となる。
上記従来技術は、飽和動作においては高速化に有利で
あるが、最も高速動作が可能となるはずの非飽和動作に
おいては、ベース層から低不純物濃度コレクタ層にホー
ルの注入が起こりにくいため、コレクタ電流密度がある
値を超えると、ベース層と低不純物濃度コレクタ層の間
にコレクタ電流に対するポテンシャル障壁が発生し、コ
レクタ電流密度が大きく取れなくなり、逆に動作速度の
低下が起こるという問題があつた。 本発明の目的は、ベース層と低不純物濃度コレクタ層
の間のコレクタ電流に対するポテンシャル障壁の発生を
抑制した構造のヘテロ接合バイポーラトランジスタの製
造方法を提供することにある。 本発明の他の目的は、高コレクタ電流領域でカーク効
果が発生した場合の動作速度の低下を抑制し、高速動作
が可能なヘテロ接合バイポーラトランジスタの製造方法
を提供することにある。
あるが、最も高速動作が可能となるはずの非飽和動作に
おいては、ベース層から低不純物濃度コレクタ層にホー
ルの注入が起こりにくいため、コレクタ電流密度がある
値を超えると、ベース層と低不純物濃度コレクタ層の間
にコレクタ電流に対するポテンシャル障壁が発生し、コ
レクタ電流密度が大きく取れなくなり、逆に動作速度の
低下が起こるという問題があつた。 本発明の目的は、ベース層と低不純物濃度コレクタ層
の間のコレクタ電流に対するポテンシャル障壁の発生を
抑制した構造のヘテロ接合バイポーラトランジスタの製
造方法を提供することにある。 本発明の他の目的は、高コレクタ電流領域でカーク効
果が発生した場合の動作速度の低下を抑制し、高速動作
が可能なヘテロ接合バイポーラトランジスタの製造方法
を提供することにある。
上記目的を達成するために、本発明のヘテロ接合バイ
ポーラトランジスタの製造方法は、高不純物濃度コレク
タ層、低不純物濃度コレクタ層、ベース層及びエミッタ
層の積層よりなり、低不純物濃度コレクタ層とベース層
とがSiとGeの混晶よりなるヘテロ接合バイポーラトラン
ジスタの製造するもので、高不純物濃度コレクタ層が形
成されたシリコン基板を準備する工程と、シリコン基板
の高不純物濃度コレクタ層上に、低不純物濃度コレクタ
層とベース層とエミッタ層とをエピタキシー法によって
形成する工程とを含み、上記混晶のGeの比率を低不純物
濃度コレクタ層とベース層との境界から低不純物濃度コ
レクタ層と高不純物濃度コレクタ層との境界にかけて平
坦であるか又は増大するようにしたものである。 本発明におけるSiとGeの混晶中のGeの比率（原子比）
は0.1〜0.4程度である。Geの比率が0.1未満の混晶は禁
制帯幅のSiとの差が十分でなく、0.4を超える混晶は歪
が大きすぎて結晶成長により得ることが困難である。な
お、混晶の組成が層の膜圧方向に変化しているときは、
上記比率は平均の値を意味する。 また、本発明はエミッタ層がSiにより形成されている
バイポーラトランジスタのみでなく、上記の混晶の組成
のGeの最小値とほぼ同じかそれよりさらに小さいGeの比
率を持つSiGeの混晶を、上記Siの代わりに用いたバイポ
ーラトランジスタもの製造方法含むものである。
ポーラトランジスタの製造方法は、高不純物濃度コレク
タ層、低不純物濃度コレクタ層、ベース層及びエミッタ
層の積層よりなり、低不純物濃度コレクタ層とベース層
とがSiとGeの混晶よりなるヘテロ接合バイポーラトラン
ジスタの製造するもので、高不純物濃度コレクタ層が形
成されたシリコン基板を準備する工程と、シリコン基板
の高不純物濃度コレクタ層上に、低不純物濃度コレクタ
層とベース層とエミッタ層とをエピタキシー法によって
形成する工程とを含み、上記混晶のGeの比率を低不純物
濃度コレクタ層とベース層との境界から低不純物濃度コ
レクタ層と高不純物濃度コレクタ層との境界にかけて平
坦であるか又は増大するようにしたものである。 本発明におけるSiとGeの混晶中のGeの比率（原子比）
は0.1〜0.4程度である。Geの比率が0.1未満の混晶は禁
制帯幅のSiとの差が十分でなく、0.4を超える混晶は歪
が大きすぎて結晶成長により得ることが困難である。な
お、混晶の組成が層の膜圧方向に変化しているときは、
上記比率は平均の値を意味する。 また、本発明はエミッタ層がSiにより形成されている
バイポーラトランジスタのみでなく、上記の混晶の組成
のGeの最小値とほぼ同じかそれよりさらに小さいGeの比
率を持つSiGeの混晶を、上記Siの代わりに用いたバイポ
ーラトランジスタもの製造方法含むものである。
歪みを持つSiGeの混晶でベース層と低不純物濃度コレ
クタ層の両方を形成した場合、従来のベース層のみにSi
Geの混晶を用いた場合と異なり、ベース層と低不純物濃
度コレクタ層の禁制帯幅に差がなくなるため、非飽和動
作でコレクタ電流密度が大きくなったときに、低不純物
濃度コレクタ層にホールが注入される。従って、従来の
場合のようにベース層と低不純物濃度コレクタ層の間に
コレクタ電流に対するポテンシャル障壁が発生し、コレ
クタ電流密度が大きくとれないということは起こらな
い。また、エミッタ層とベース層は従来の場合と同様に
SiとSiより狭い禁制帯幅を持つ歪んだSiGeのヘテロ接合
となっているため、ホモ接合よりも高い電流増幅率が得
られるという効果はそのまま保存される。 次に、低不純物濃度コレクタ層を組成に勾配を有する
SiGeの混晶で形状した場合は、低不純物濃度コレクタ層
内に接合の拡散電位による電場以外に、接合バイアスに
よらない電場が発生する。特に、ベース層と低不純物濃
度コレクタ層の境界から、低不純物濃度コレクタ層と高
不純物濃度コレクタ層との境界にかけて組成のGeの比率
を徐々に大きくした場合には、コレクタ電流を担う電子
を加速する電場を発生させることができる。例えば、低
不純物濃度コレクタ層の厚さを1000Åとし、ベース層と
低不純物濃度コレクタ層の境界でのGeの比率を0.1、低
不純物濃度コレクタ層と高不純物濃度コレクタ層の境界
でのGeの比率を0.2としその間の低不純物濃度コレクタ
層内ではGeの比率が線型に変化するようにした場合、禁
制帯幅が線型に変化することにより電子をベースから高
不純物濃度コレクタ層方向に加速する約10KV/cmの電場
が接合電場に加わる。従ってコレクタ電流密度が大きく
なりカーク効果が起こった場合にも、従来のバイポーラ
トランジスタと異なり低不純物濃度コレクタ層中に約10
KV/cmの電場が存在するために、電子はほぼ飽和速度に
近い速度で移動し、高速動作が可能となる。 また以上の説明において、SiとSiGeの混晶の組み合わ
せのヘテロ接合について説明したが、該SiGeの混晶の組
成のGeの最小値より、Geの組成がさらに小さい値を持つ
SiGeの混晶を上記Siの代わりに用いたときも同様な作用
が得られることは言うまでもない。
クタ層の両方を形成した場合、従来のベース層のみにSi
Geの混晶を用いた場合と異なり、ベース層と低不純物濃
度コレクタ層の禁制帯幅に差がなくなるため、非飽和動
作でコレクタ電流密度が大きくなったときに、低不純物
濃度コレクタ層にホールが注入される。従って、従来の
場合のようにベース層と低不純物濃度コレクタ層の間に
コレクタ電流に対するポテンシャル障壁が発生し、コレ
クタ電流密度が大きくとれないということは起こらな
い。また、エミッタ層とベース層は従来の場合と同様に
SiとSiより狭い禁制帯幅を持つ歪んだSiGeのヘテロ接合
となっているため、ホモ接合よりも高い電流増幅率が得
られるという効果はそのまま保存される。 次に、低不純物濃度コレクタ層を組成に勾配を有する
SiGeの混晶で形状した場合は、低不純物濃度コレクタ層
内に接合の拡散電位による電場以外に、接合バイアスに
よらない電場が発生する。特に、ベース層と低不純物濃
度コレクタ層の境界から、低不純物濃度コレクタ層と高
不純物濃度コレクタ層との境界にかけて組成のGeの比率
を徐々に大きくした場合には、コレクタ電流を担う電子
を加速する電場を発生させることができる。例えば、低
不純物濃度コレクタ層の厚さを1000Åとし、ベース層と
低不純物濃度コレクタ層の境界でのGeの比率を0.1、低
不純物濃度コレクタ層と高不純物濃度コレクタ層の境界
でのGeの比率を0.2としその間の低不純物濃度コレクタ
層内ではGeの比率が線型に変化するようにした場合、禁
制帯幅が線型に変化することにより電子をベースから高
不純物濃度コレクタ層方向に加速する約10KV/cmの電場
が接合電場に加わる。従ってコレクタ電流密度が大きく
なりカーク効果が起こった場合にも、従来のバイポーラ
トランジスタと異なり低不純物濃度コレクタ層中に約10
KV/cmの電場が存在するために、電子はほぼ飽和速度に
近い速度で移動し、高速動作が可能となる。 また以上の説明において、SiとSiGeの混晶の組み合わ
せのヘテロ接合について説明したが、該SiGeの混晶の組
成のGeの最小値より、Geの組成がさらに小さい値を持つ
SiGeの混晶を上記Siの代わりに用いたときも同様な作用
が得られることは言うまでもない。
以下、本発明を実施例により説明する。 実施例 １ 第１図、第３図を用いて第１の実施例を説明する。第
１図に本発明のバイポーラトランジスタの断面図を示
す。Ｐ型Si基板１上に、高濃度ｎ型Siよりなる高不純物
濃度コレクタ層２、低濃度ｎ型Si０、８Ge０、２よりな
る低不純物濃度コレクタ層３（厚さ1000Å、キヤリア濃
度１×1016cm-3）、Ｐ型Si０、８Ge０、２よりなるベー
ス層４（厚さ1000Å、キヤリア濃度５×1018cm-3）、ｎ
型Siよりなるエミッタ層７（厚さ1000Å、キヤリア濃度
１×1019cm-3）が積層され、さらに高濃度Ｐ型Si０、８
Ge０、２層５、SiO2膜６、金属電極８、９、10が配置さ
れている。 第３図に、このバイポーラトランジスタのエミッタ、
ベース、コレクタの非飽和大電流動作時のバンド図を示
す。また比較のため、第２図に示した従来のバイポーラ
トランジスタの同様なバンド図を第４図に示す。本実施
例のバイポーラトランジスタにおいては、ベース層４
と、低不純物濃度コレクタ層３は、両方とも歪みを有す
るSi０、８Ge０、２によって形成されているため、それ
らの間で禁制帯幅には差はない。従って大電流非飽和動
作時に、ホールがベース層から低不純物濃度コレクタ層
に注入されるため、低不純物濃度コレクタ層における電
子に対する障壁は生じない。そのため従来の装置よりも
大きなコレクタ電流密度が得ることができ、より高速な
トランジスタ動作が可能である。 また、本実施例及び上記従来のバイポーラトランジス
タのコレクタ電流Icと遮断周波数fTの関係を第12図に曲
線102及び曲線101として示す。図に見られるように、本
実施例のバイポーラトランジスタの最大遮断周波数f
Tmaxは、従来のそれの約1.7倍となった。 このバイポーラトランジスタの製造方法を第13図に示
した工程図により説明する。Ｐ型Si基板１上に、熱拡散
法により高濃度ｎ型Si層２′を形成する。さらに、分子
線エピタキシー法により、低濃度ｎ型SiGe層３′、Ｐ型
SiGe層４′、ｎ型Si層７′を連続的にエピタキシャル成
長させる（第13図（ａ））。次にホトリソグラフィとエ
ッチングにより素子分離溝を形成し、そこにSiO2膜６を
埋め込む（第13図（ｂ））。次に同じくホトリソグラフ
ィとエッチングにより、エミッタ層７となる部分以外の
ｎ型Si層７′をエッチング除去し、さらにベース層４、
低不純物濃度コレクタ層３となる部分以外のＰ型SiGe層
４′、低濃度ｎ型SiGe層３′をエッチング除去する（第
13図（ｃ））。最後に素子表面に気相反応堆積法により
SiO2膜を形成し、通常の方法によりエミッタ、ベース、
コレクタの金属電極８、９、10を形成し第１図に示した
バイポーラトランジスタを形成する。 なお、エミッタ層として、Siの代わりに、ベース層の
混晶の組成のGeの最小値よりさらに小さいGeの比率を持
つSiGeの混晶を用いたバイポーラトランジスタを製造し
たが、上記の場合とほぼ同様な効果が得られた。 実施例 ２ 第５図に本発明のバイポーラトランジスタの第２の実
施例の断面図を示す。第５図における１〜９の部分は第
１図の場合と同じであり、12は低濃度ｎ型SiGe層（厚さ
1000Å、キヤリア濃度１×1016cm-3）、13はＰ型SiGe
層、（厚さ500Å、キヤリア濃度５×1018cm-3）であ
る。第５図のAA断面におけるこのバイポーラトランジス
タのGe比率及び禁制帯幅を第６図に示す。低濃度ｎ型Si
Ge層12、Ｐ型SiGe層13は、それぞれ図に示すようなGe比
率の勾配を有するSiGeによって形成されている。低濃度
ｎ型SiGe層12は低不純物濃度コレクタ層、Ｐ型SiGe層13
はベース層として働く。なお、第５図においてはコレク
タ電極は省略してある。 本実施例においては、第６図に示すようにベース層及
び低不純物濃度コレクタ層にかけて禁制帯幅が約0.2eV
小さくなっている。従って、第７図にバンド図を示すよ
うに、非飽和大電流動作時においても、低不純物濃度コ
レクタ層内には、高濃度コレクタ層方向に電子を加速す
る約10数KV/cmの電場が存在している。そのため、非飽
和大電流動作時にカーク効果によつて低不純物濃度コレ
クタ層内の電場が小さくなり、電子速度が低下し、動作
速度が小さくなってしまうという従来のバイポーラトラ
ンジスタにおける問題を改善し、より高速なトランジス
タ動作が可能となる。 本実施例のバイポーラトランジスタのコレクタ電流Ic
と遮断周波数fTの関係を第12図に曲線103として示す。
図に見られるように、本実施例のバイポーラトランジス
タの最大遮断周波数fTmaxは、従来のそれの約３倍とな
った。 なお、エミッタ層として、Siの代わりに、ベース層の
混晶の組成のGeの最小値よりさらに小さいGeの比率を持
つSiGeの混晶を用いたバイポーラトランジスタを製造し
たが、上記の場合とほぼ同様な効果が得られた。 実施例 ３ 第８図に本発明のバイポーラトランジスタの第３の実
施例の断面図を示す。第８図における１〜12の部分は第
５図の場合と同じである。14はＰ型Si層、（厚さ500
Å、キヤリア濃度５×1018cm-3）、15は高濃度Ｐ型Si
層、16はＰ型多結晶Si膜、17はｎ型微結晶Si膜である。
第８図のBB断面におけるバイポーラトランジスタのGe比
率及び禁制帯幅を第９図に示す。低濃度ｎ型SiGe層12
は、図に示すようなGe比率の勾配を有するSiGeによって
形成されている。低濃度ｎ型SiGe層12は低不純物濃度コ
レクタ層、Ｐ型Si層14はベース層、Ｐ型多結晶Si膜16は
ベース取り出し電極、ｎ型微結晶Si膜17はエミッタ層と
して働く。エミッタ層に広い禁制帯幅を有するｎ型微結
晶Si膜を用いており、Ｐ型Siからなるベース層との間で
ヘテロ接合が形成されている。 本実施例のバイポーラトランジスタの最大遮断周波数
fTmaxは、第12図に曲線103として示すように、従来のそ
れの約３倍となった。この場合にも、非飽和大電流動作
時において、実施例２の場合と同様に低不純物濃度コレ
クタ層に電子を加速する電場が存在するために低不純物
濃度コレクタ層がSiのみからなる従来の構造のバイポー
ラトランジスタよりも高速動作に適している。 なお、エミッタ層とベース層として、それぞれSiの代
りに、上記低不純物濃度コレクタ層の混晶の組成のGeの
最小値とほぼ同じGeの比率を持つSiGeの混晶を用いたバ
イポーラトランジスタを製造したが、ほぼ同様な効果が
得られた。 実施例 ４ 第10図に本発明のバイポーラトランジスタの第４の実
施例の断面図を示す。第10図における１〜12の部分は第
５図の場合と同じである。18はＰ型Si層（厚さ500Å、
キヤリア濃度１×1019cm-3）、19はｎ型Si層（厚さ1000
Å、キヤリア濃度１×1018cm-3）である。第10図のCC断
面におけるこのバイポーラトランジスタのGe比率及び禁
制帯幅を第11図に示す。低濃度ｎ型SiGe層12は、図に示
すようなGe比率の勾配を有するSiGeによって形成されて
いる。Ｐ型Si層18はベース層、ｎ型Si層19はエミッタ層
として働く。 本実施例においては、ベースの高濃度不純物添加によ
る禁制帯幅狭小化効果によって、第11図に示すようにエ
ミッタとベースの禁制帯に約0.03eVの差が生じている。
従って液体窒素温度程度に冷却して動作させると、エミ
ッターベースがヘテロ接合の場合と同様に高い電流増幅
率が得られる。 本実施例のバイポーラトランジスタの最大遮断周波数
fTmaxは、第12図に曲線103として示すように、従来のそ
れの約３倍となった。この場合にも、非飽和大電流動作
時において実施例２と同様に低不純物濃度コレクタ層に
電子を加速する電場が存在するために、低不純物濃度コ
レクタ層がSiのみからなる従来の構造よりも高速動作に
適している。 なお、エミッタ層とベース層として、それぞれSiの代
りに、上記低不純物濃度コレクタ層の混晶の組成のGeの
最小値よりさらに小さいGeの比率を持つSiGeの混晶を用
いたバイポーラトランジスタを製造したが、ほぼ同様な
効果が得られた。
１図に本発明のバイポーラトランジスタの断面図を示
す。Ｐ型Si基板１上に、高濃度ｎ型Siよりなる高不純物
濃度コレクタ層２、低濃度ｎ型Si０、８Ge０、２よりな
る低不純物濃度コレクタ層３（厚さ1000Å、キヤリア濃
度１×1016cm-3）、Ｐ型Si０、８Ge０、２よりなるベー
ス層４（厚さ1000Å、キヤリア濃度５×1018cm-3）、ｎ
型Siよりなるエミッタ層７（厚さ1000Å、キヤリア濃度
１×1019cm-3）が積層され、さらに高濃度Ｐ型Si０、８
Ge０、２層５、SiO2膜６、金属電極８、９、10が配置さ
れている。 第３図に、このバイポーラトランジスタのエミッタ、
ベース、コレクタの非飽和大電流動作時のバンド図を示
す。また比較のため、第２図に示した従来のバイポーラ
トランジスタの同様なバンド図を第４図に示す。本実施
例のバイポーラトランジスタにおいては、ベース層４
と、低不純物濃度コレクタ層３は、両方とも歪みを有す
るSi０、８Ge０、２によって形成されているため、それ
らの間で禁制帯幅には差はない。従って大電流非飽和動
作時に、ホールがベース層から低不純物濃度コレクタ層
に注入されるため、低不純物濃度コレクタ層における電
子に対する障壁は生じない。そのため従来の装置よりも
大きなコレクタ電流密度が得ることができ、より高速な
トランジスタ動作が可能である。 また、本実施例及び上記従来のバイポーラトランジス
タのコレクタ電流Icと遮断周波数fTの関係を第12図に曲
線102及び曲線101として示す。図に見られるように、本
実施例のバイポーラトランジスタの最大遮断周波数f
Tmaxは、従来のそれの約1.7倍となった。 このバイポーラトランジスタの製造方法を第13図に示
した工程図により説明する。Ｐ型Si基板１上に、熱拡散
法により高濃度ｎ型Si層２′を形成する。さらに、分子
線エピタキシー法により、低濃度ｎ型SiGe層３′、Ｐ型
SiGe層４′、ｎ型Si層７′を連続的にエピタキシャル成
長させる（第13図（ａ））。次にホトリソグラフィとエ
ッチングにより素子分離溝を形成し、そこにSiO2膜６を
埋め込む（第13図（ｂ））。次に同じくホトリソグラフ
ィとエッチングにより、エミッタ層７となる部分以外の
ｎ型Si層７′をエッチング除去し、さらにベース層４、
低不純物濃度コレクタ層３となる部分以外のＰ型SiGe層
４′、低濃度ｎ型SiGe層３′をエッチング除去する（第
13図（ｃ））。最後に素子表面に気相反応堆積法により
SiO2膜を形成し、通常の方法によりエミッタ、ベース、
コレクタの金属電極８、９、10を形成し第１図に示した
バイポーラトランジスタを形成する。 なお、エミッタ層として、Siの代わりに、ベース層の
混晶の組成のGeの最小値よりさらに小さいGeの比率を持
つSiGeの混晶を用いたバイポーラトランジスタを製造し
たが、上記の場合とほぼ同様な効果が得られた。 実施例 ２ 第５図に本発明のバイポーラトランジスタの第２の実
施例の断面図を示す。第５図における１〜９の部分は第
１図の場合と同じであり、12は低濃度ｎ型SiGe層（厚さ
1000Å、キヤリア濃度１×1016cm-3）、13はＰ型SiGe
層、（厚さ500Å、キヤリア濃度５×1018cm-3）であ
る。第５図のAA断面におけるこのバイポーラトランジス
タのGe比率及び禁制帯幅を第６図に示す。低濃度ｎ型Si
Ge層12、Ｐ型SiGe層13は、それぞれ図に示すようなGe比
率の勾配を有するSiGeによって形成されている。低濃度
ｎ型SiGe層12は低不純物濃度コレクタ層、Ｐ型SiGe層13
はベース層として働く。なお、第５図においてはコレク
タ電極は省略してある。 本実施例においては、第６図に示すようにベース層及
び低不純物濃度コレクタ層にかけて禁制帯幅が約0.2eV
小さくなっている。従って、第７図にバンド図を示すよ
うに、非飽和大電流動作時においても、低不純物濃度コ
レクタ層内には、高濃度コレクタ層方向に電子を加速す
る約10数KV/cmの電場が存在している。そのため、非飽
和大電流動作時にカーク効果によつて低不純物濃度コレ
クタ層内の電場が小さくなり、電子速度が低下し、動作
速度が小さくなってしまうという従来のバイポーラトラ
ンジスタにおける問題を改善し、より高速なトランジス
タ動作が可能となる。 本実施例のバイポーラトランジスタのコレクタ電流Ic
と遮断周波数fTの関係を第12図に曲線103として示す。
図に見られるように、本実施例のバイポーラトランジス
タの最大遮断周波数fTmaxは、従来のそれの約３倍とな
った。 なお、エミッタ層として、Siの代わりに、ベース層の
混晶の組成のGeの最小値よりさらに小さいGeの比率を持
つSiGeの混晶を用いたバイポーラトランジスタを製造し
たが、上記の場合とほぼ同様な効果が得られた。 実施例 ３ 第８図に本発明のバイポーラトランジスタの第３の実
施例の断面図を示す。第８図における１〜12の部分は第
５図の場合と同じである。14はＰ型Si層、（厚さ500
Å、キヤリア濃度５×1018cm-3）、15は高濃度Ｐ型Si
層、16はＰ型多結晶Si膜、17はｎ型微結晶Si膜である。
第８図のBB断面におけるバイポーラトランジスタのGe比
率及び禁制帯幅を第９図に示す。低濃度ｎ型SiGe層12
は、図に示すようなGe比率の勾配を有するSiGeによって
形成されている。低濃度ｎ型SiGe層12は低不純物濃度コ
レクタ層、Ｐ型Si層14はベース層、Ｐ型多結晶Si膜16は
ベース取り出し電極、ｎ型微結晶Si膜17はエミッタ層と
して働く。エミッタ層に広い禁制帯幅を有するｎ型微結
晶Si膜を用いており、Ｐ型Siからなるベース層との間で
ヘテロ接合が形成されている。 本実施例のバイポーラトランジスタの最大遮断周波数
fTmaxは、第12図に曲線103として示すように、従来のそ
れの約３倍となった。この場合にも、非飽和大電流動作
時において、実施例２の場合と同様に低不純物濃度コレ
クタ層に電子を加速する電場が存在するために低不純物
濃度コレクタ層がSiのみからなる従来の構造のバイポー
ラトランジスタよりも高速動作に適している。 なお、エミッタ層とベース層として、それぞれSiの代
りに、上記低不純物濃度コレクタ層の混晶の組成のGeの
最小値とほぼ同じGeの比率を持つSiGeの混晶を用いたバ
イポーラトランジスタを製造したが、ほぼ同様な効果が
得られた。 実施例 ４ 第10図に本発明のバイポーラトランジスタの第４の実
施例の断面図を示す。第10図における１〜12の部分は第
５図の場合と同じである。18はＰ型Si層（厚さ500Å、
キヤリア濃度１×1019cm-3）、19はｎ型Si層（厚さ1000
Å、キヤリア濃度１×1018cm-3）である。第10図のCC断
面におけるこのバイポーラトランジスタのGe比率及び禁
制帯幅を第11図に示す。低濃度ｎ型SiGe層12は、図に示
すようなGe比率の勾配を有するSiGeによって形成されて
いる。Ｐ型Si層18はベース層、ｎ型Si層19はエミッタ層
として働く。 本実施例においては、ベースの高濃度不純物添加によ
る禁制帯幅狭小化効果によって、第11図に示すようにエ
ミッタとベースの禁制帯に約0.03eVの差が生じている。
従って液体窒素温度程度に冷却して動作させると、エミ
ッターベースがヘテロ接合の場合と同様に高い電流増幅
率が得られる。 本実施例のバイポーラトランジスタの最大遮断周波数
fTmaxは、第12図に曲線103として示すように、従来のそ
れの約３倍となった。この場合にも、非飽和大電流動作
時において実施例２と同様に低不純物濃度コレクタ層に
電子を加速する電場が存在するために、低不純物濃度コ
レクタ層がSiのみからなる従来の構造よりも高速動作に
適している。 なお、エミッタ層とベース層として、それぞれSiの代
りに、上記低不純物濃度コレクタ層の混晶の組成のGeの
最小値よりさらに小さいGeの比率を持つSiGeの混晶を用
いたバイポーラトランジスタを製造したが、ほぼ同様な
効果が得られた。
本発明によればベース層と低不純物濃度コレクタ層が
SiとGeの混晶よりなり、ベース層と低不純物濃度コレク
タ層の間のコレクタ電流に対するポテンシャル障壁の発
生を抑制し、大きなコレクタ電流を取ることができるヘ
テロ接合バイポーラトランジスタを製造することができ
る。 また、低不純物濃度コレクタ層を組成に勾配を有する
SiGeで形成した本発明のヘテロ接合バイポーラトランジ
スタは、従来のバイポーラトランジスタと比較して、例
えば最大遮断周波数fTmaxが約３倍となる。
SiとGeの混晶よりなり、ベース層と低不純物濃度コレク
タ層の間のコレクタ電流に対するポテンシャル障壁の発
生を抑制し、大きなコレクタ電流を取ることができるヘ
テロ接合バイポーラトランジスタを製造することができ
る。 また、低不純物濃度コレクタ層を組成に勾配を有する
SiGeで形成した本発明のヘテロ接合バイポーラトランジ
スタは、従来のバイポーラトランジスタと比較して、例
えば最大遮断周波数fTmaxが約３倍となる。
第１図は本発明の第１の実施例のバイポーラトランジス
タの断面図、第２図は従来のバイポーラトランジスタの
断面図、第３図は本発明の第１の実施例のエミッタ、ベ
ース、コレクタの非飽和大電流動作時のバンド図、第４
図は従来のトランジスタの場合の同様なバンド図、第５
図は本発明の第２の実施例のバイポーラトランジスタの
断面図、第６図は第５図におけるAA断面のGe含有比率及
び禁制帯幅を示す図、第７図は第５図に示したバイポー
ラトランジスタの非飽和大電流動作時のバンド図、第８
図及び第10図はそれぞれ本発明の第３、第４の実施例の
バイポーラトランジスタの断面図、第９図及び第11図は
それぞれ第８図及び第10図におけるBB、CC断面のGe含有
比率及び禁制帯幅を示す図、第12図は本発明の各実施例
及び従来のバイポーラトランジスタのコレクタ電流Icと
遮断周波数fTの関係を示す図、第13図は本発明の第１の
実施例のバイポーラトランジスタの製造工程を説明する
工程図である。 １……Ｐ型Si基板 ２……高不純物濃度コレクタ層 ２′……高濃度ｎ型Si層 ３……低不純物濃度コレクタ層 ３′……低濃度ｎ型SiGe層 ４……ベース層、４′……Ｐ型SiGe層 ５……高濃度Ｐ型Si０、８Ge０、２層 ６……SiO2層、７……エミッタ層 ７′、19……ｎ型Si層 ８、９、10……金属電極 12……低濃度ｎ型SiGe層 13……Ｐ型SiGe層、14、18……Ｐ型Si層 15……高濃度Ｐ型Si層 16……Ｐ型多結晶Si膜 17……ｎ型微結晶Si膜 101、102、103……曲線
タの断面図、第２図は従来のバイポーラトランジスタの
断面図、第３図は本発明の第１の実施例のエミッタ、ベ
ース、コレクタの非飽和大電流動作時のバンド図、第４
図は従来のトランジスタの場合の同様なバンド図、第５
図は本発明の第２の実施例のバイポーラトランジスタの
断面図、第６図は第５図におけるAA断面のGe含有比率及
び禁制帯幅を示す図、第７図は第５図に示したバイポー
ラトランジスタの非飽和大電流動作時のバンド図、第８
図及び第10図はそれぞれ本発明の第３、第４の実施例の
バイポーラトランジスタの断面図、第９図及び第11図は
それぞれ第８図及び第10図におけるBB、CC断面のGe含有
比率及び禁制帯幅を示す図、第12図は本発明の各実施例
及び従来のバイポーラトランジスタのコレクタ電流Icと
遮断周波数fTの関係を示す図、第13図は本発明の第１の
実施例のバイポーラトランジスタの製造工程を説明する
工程図である。 １……Ｐ型Si基板 ２……高不純物濃度コレクタ層 ２′……高濃度ｎ型Si層 ３……低不純物濃度コレクタ層 ３′……低濃度ｎ型SiGe層 ４……ベース層、４′……Ｐ型SiGe層 ５……高濃度Ｐ型Si０、８Ge０、２層 ６……SiO2層、７……エミッタ層 ７′、19……ｎ型Si層 ８、９、10……金属電極 12……低濃度ｎ型SiGe層 13……Ｐ型SiGe層、14、18……Ｐ型Si層 15……高濃度Ｐ型Si層 16……Ｐ型多結晶Si膜 17……ｎ型微結晶Si膜 101、102、103……曲線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】高不純物濃度コレクタ層、低不純物濃度コ
レクタ層、ベース層及びエミッタ層の積層よりなり、該
低不純物濃度コレクタ層と該ベース層とがSiとGeの混晶
よりなるヘテロ接合バイポーラトランジスタの製造方法
であって、 上記高不純物濃度コレクタ層が形成されたシリコン基板
を準備する工程と、 上記シリコン基板の上記高不純物濃度コレクタ層上に、
上記低不純物濃度コレクタ層と上記ベース層と上記エミ
ッタ層とをエピタキシー法によって形成する工程とを含
むヘテロ接合バイポーラトランジスタの製造方法におい
て、 上記混晶のGeの比率が、上記低不純物濃度コレクタ層と
上記ベース層との境界から上記低不純物濃度コレクタ層
と上記高不純物濃度コレクタ層との境界にかけて平坦で
あるか又は増大していることを特徴とするヘテロ接合バ
イポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26215689A JP2963704B2 (ja) | 1989-10-09 | 1989-10-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26215689A JP2963704B2 (ja) | 1989-10-09 | 1989-10-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03125476A JPH03125476A (ja) | 1991-05-28 |
| JP2963704B2 true JP2963704B2 (ja) | 1999-10-18 |
Family
ID=17371841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26215689A Expired - Fee Related JP2963704B2 (ja) | 1989-10-09 | 1989-10-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963704B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| US7064416B2 (en) | 2001-11-16 | 2006-06-20 | International Business Machines Corporation | Semiconductor device and method having multiple subcollectors formed on a common wafer |
| IN2014DN07520A (ja) | 2012-04-10 | 2015-04-24 | Nippon Steel & Sumitomo Metal Corp |
-
1989
- 1989-10-09 JP JP26215689A patent/JP2963704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03125476A (ja) | 1991-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US4771326A (en) | Composition double heterojunction transistor | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0445475A2 (en) | Heterojunction bipolar transistor | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| JPH02504205A (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JP3515944B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR940010914B1 (ko) | 저매늄을 컬렉터로 사용하는 규소 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2600969B2 (ja) | ゲルマニウム・砒化ガリウム接合とヘテロ構造バイポーラ・トランジスタ | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP3117766B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0452627B2 (ja) | ||
| US5523594A (en) | Heterojunction bipolar transistor | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |