JPH0452627B2 - - Google Patents
Info
- Publication number
- JPH0452627B2 JPH0452627B2 JP13640285A JP13640285A JPH0452627B2 JP H0452627 B2 JPH0452627 B2 JP H0452627B2 JP 13640285 A JP13640285 A JP 13640285A JP 13640285 A JP13640285 A JP 13640285A JP H0452627 B2 JPH0452627 B2 JP H0452627B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 53
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトラン
ジスタの製造方法に関するものである。
ジスタの製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を
第５図に示す。図において、１２はｎ型シリコン
基板、１３はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１４は拡散によつ
て設けられたｐ型ベース、１５は拡散または合金
によつて設けられたｎ型エミツタ、１６はコレク
タ電極、１７はベース電極、１８はエミツタ電極
である。
第５図に示す。図において、１２はｎ型シリコン
基板、１３はエピタキシヤル成長によつてその上
に設けられたｎ＋型コレクタ、１４は拡散によつ
て設けられたｐ型ベース、１５は拡散または合金
によつて設けられたｎ型エミツタ、１６はコレク
タ電極、１７はベース電極、１８はエミツタ電極
である。
これはnpnトランジスタであるが、pnpトラン
ジスタでも同様に構成することができる。
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを
用いて、エミツタ、ベース、コレクタを形成して
いる。
用いて、エミツタ、ベース、コレクタを形成して
いる。
ところで、エミツタをベースよりも禁制帯エネ
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツターベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
ルギー幅の大きい半導体を用いて形成（ヘテロ接
合バイポーラトランジスタ）すると、非常に高い
電流利得の得られることが知られている。これは
材料を適当に選ぶことにより、エミツターベース
接合部のバンド構造を、電子に対してはあまり障
壁にならず、ホールに対して大きな障壁となるよ
うに構成できることによる。その代表的な例は、
エミツタにAlxGa1-xAsを、ベースとコレクタに
GaAsを用いたものである。
更にこのような構造とすることにより、高周波
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数 Fcは Fc＝√１（8） Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしｐ型ベース層とｎ型コレクタ層との接
合面積が大きくコレクタ容量が大きいため、(1)式
からわかるように高周波特性の充分優れたものが
得られなかつた。
特性がいちじるしく改善されることが知られてい
る。バイポーラトランジスタの最大遮断周波数 Fcは Fc＝√１（8） Rb；ベース抵抗 Cc；コレクタ容量 であらわされる。エミツタをベースよりも禁制帯
エネルギーの大きい半導体を用いて形成すると、
前述の如く、材料を適当に選ぶことにより、エミ
ツターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな
障壁となるように構成できる。そのため、ベース
のキヤリア濃度（ホール濃度）を非常に高くする
ことができる。したがつて、ベース抵抗を極端に
小さくすることができ、その結果として最大遮断
周波数Fcの非常に大きな値が得られるものであ
る。しかしｐ型ベース層とｎ型コレクタ層との接
合面積が大きくコレクタ容量が大きいため、(1)式
からわかるように高周波特性の充分優れたものが
得られなかつた。
発明が解決しようとする問題点
このような従来の構成では、コレクタ容量およ
びエミツタ容量共小さい素子を得ることが困難で
あり、高周波特性の充分優れたものが得られな
い。
びエミツタ容量共小さい素子を得ることが困難で
あり、高周波特性の充分優れたものが得られな
い。
本発明はかかる点に鑑みなされたもので、コレ
クタ容量およびエミツタ容量共に小さい構造を提
供することを目的としている。
クタ容量およびエミツタ容量共に小さい構造を提
供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、基板側に
エミツタを有する構成において、あらかじめ半絶
縁性半導体層を形成したのち、エツチングによつ
て該半絶縁性半導体層の一部を除去し、その上に
ベース層およびコレクタ層を分子線エピタキシー
などのエピタキシヤル成長技術を用いて再成長さ
せることによつて、コレクタ容量およびエミツタ
容量共に小さい構造を提供するものである。
エミツタを有する構成において、あらかじめ半絶
縁性半導体層を形成したのち、エツチングによつ
て該半絶縁性半導体層の一部を除去し、その上に
ベース層およびコレクタ層を分子線エピタキシー
などのエピタキシヤル成長技術を用いて再成長さ
せることによつて、コレクタ容量およびエミツタ
容量共に小さい構造を提供するものである。
作 用
本発明は上記した構造により、コレクタ容量お
よびエミツタ容量共に小さいので高周波特性が改
善される。
よびエミツタ容量共に小さいので高周波特性が改
善される。
実施例
第１図は本発明の構造の一実施例を示したもの
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsエミツタ１層（電極取り出
し層）、３はｎ型AlxGa1-xAs（ｘ＝0.3）エミツタ
２層、４はAlyGa1-yAs（ｙ＝0.3）半絶縁性半導
体層、５はｐ型GaAsベース層、６はｎ型GaAs
コレクタ１層、７はｎ＋型GaAsコレクタ２層
（電極取り出し層）、８はエミツタ電極、９はベー
ス電極、１０はコレクタ電極である。
である。第１図において、１は半絶縁性GaAs基
板、２はｎ＋型GaAsエミツタ１層（電極取り出
し層）、３はｎ型AlxGa1-xAs（ｘ＝0.3）エミツタ
２層、４はAlyGa1-yAs（ｙ＝0.3）半絶縁性半導
体層、５はｐ型GaAsベース層、６はｎ型GaAs
コレクタ１層、７はｎ＋型GaAsコレクタ２層
（電極取り出し層）、８はエミツタ電極、９はベー
ス電極、１０はコレクタ電極である。
各層の厚みは、１の半絶縁性GaAs基板が
400μm，２のｎ＋型GaAsエミツタ１層が4000
Å、３のｎ型AlxGa1-xAsエミツタ２層が2000Å、
４のAlyGa1-yAs半絶縁性半導体層が2000Å、５
のｐ型GaAsベース層が1000Å、６のｎ型GaAs
コレクタ１層は1500Å、７の電極取り出し用ｎ＋
型GaAsエミツタ２層は1500Åである。２〜７の
各層は、分子線エピタキシー（MBE）によつて
形成された。
400μm，２のｎ＋型GaAsエミツタ１層が4000
Å、３のｎ型AlxGa1-xAsエミツタ２層が2000Å、
４のAlyGa1-yAs半絶縁性半導体層が2000Å、５
のｐ型GaAsベース層が1000Å、６のｎ型GaAs
コレクタ１層は1500Å、７の電極取り出し用ｎ＋
型GaAsエミツタ２層は1500Åである。２〜７の
各層は、分子線エピタキシー（MBE）によつて
形成された。
次に本実施例の素子の製造方法について述べ
る。第２図に示すように、先ず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、２
〜４の各層を所定の厚みに形成した。次に通常の
ホトリソグラフイー法によりレジストマスクを形
成し、このレジストマスクによつて、第３図に示
すように、４のAlyGa1-yAs半絶縁性半導体層の
一部をエツチングして、３のエミツタ２層の一部
を露出させた。この場合エツチングは第３図の点
線で示したように、エミツタ層内まですすんでも
かまわない。AlyGa1-yAsのエツチングは、H2
SO4−H2O2−H2Ｏ混合液を用いて行なつた。
GaAs基板として、（001）を用いることにより、
〔110〕方向から見て第３図に示すような逆台形の
形にエツチング部を形成することができた。
る。第２図に示すように、先ず１の半絶縁性
GaAs基板の上に分子線エピタキシーにより、２
〜４の各層を所定の厚みに形成した。次に通常の
ホトリソグラフイー法によりレジストマスクを形
成し、このレジストマスクによつて、第３図に示
すように、４のAlyGa1-yAs半絶縁性半導体層の
一部をエツチングして、３のエミツタ２層の一部
を露出させた。この場合エツチングは第３図の点
線で示したように、エミツタ層内まですすんでも
かまわない。AlyGa1-yAsのエツチングは、H2
SO4−H2O2−H2Ｏ混合液を用いて行なつた。
GaAs基板として、（001）を用いることにより、
〔110〕方向から見て第３図に示すような逆台形の
形にエツチング部を形成することができた。
次にレジストをアセトンで除去し、分子線エピ
タキシーにより、1000Åのｐ型GaAsベース層お
よび1500Åのｎ型GaAsコレクタ１層、1500Åの
ｎ＋型GaAsコレクタ２層を第４図に示すように
再成長させた。
タキシーにより、1000Åのｐ型GaAsベース層お
よび1500Åのｎ型GaAsコレクタ１層、1500Åの
ｎ＋型GaAsコレクタ２層を第４図に示すように
再成長させた。
次にホトリソグラフイー法によつて、該半絶縁
性半導体層のある部分の一部をH2SO4−H2O2−
H2Ｏ混合液を用いてエツチングし、ベース層お
よびエミツタ１層の一部を露出させた。
性半導体層のある部分の一部をH2SO4−H2O2−
H2Ｏ混合液を用いてエツチングし、ベース層お
よびエミツタ１層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常の
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該半絶縁性半導体層のない部分に１
０のコレクタ電極を、露出させたベース、エミツ
タ層に、それぞれ９，８のベース電極、エミツタ
電極を形成した。
ホトリソグラフイーおよび真空蒸着および熱処理
技術により、該半絶縁性半導体層のない部分に１
０のコレクタ電極を、露出させたベース、エミツ
タ層に、それぞれ９，８のベース電極、エミツタ
電極を形成した。
本実施例の構造のコレクタ容量Ccは、再成長
部のコレクタとベースの接合面積に比例する。こ
の面積はコレクタのメサエツチングの面積と同じ
に成り、したがつてホトリソグラフイーのマスク
の寸法とすることができる。そのためコレクタを
基板側に形成した場合よりも面積を小さくできる
ことは明らかである。コレクタ容量がちいさくな
れば、(1)式より高周波特性の改善されることは明
らかである。
部のコレクタとベースの接合面積に比例する。こ
の面積はコレクタのメサエツチングの面積と同じ
に成り、したがつてホトリソグラフイーのマスク
の寸法とすることができる。そのためコレクタを
基板側に形成した場合よりも面積を小さくできる
ことは明らかである。コレクタ容量がちいさくな
れば、(1)式より高周波特性の改善されることは明
らかである。
本実施例の構造のエミツタ容量Ceは５と３の
pn接合部の接合容量と、４と３の接合部の接合
容量の和となる。
pn接合部の接合容量と、４と３の接合部の接合
容量の和となる。
一般にpn接合の容量Cpnは
ａ；接合部面積
ｑ；電荷
NA1；ｐ型半導体のアクセプタ濃度
ND2；ｎ型半導体のドナー濃度
ε1；ｐ型半導体の誘電率
ε2；ｎ型半導体の誘電率
Vb；バイアス電圧
で与えられる。
これより、アクセプタ濃度とドナー濃度の差が
大きい場合には、近似的にをその大きさの小さい
方で決ることがわかる。本実施例のｐ型GaAsベ
ース層のアクセプタ濃度は１・1019／cm3、ｎ型
GaAsエミツタ層のドナー濃度は５・1017／cm3で
ある。したがつてエミツタ容量は近似的に Cpn∝√2 (3) となる。
大きい場合には、近似的にをその大きさの小さい
方で決ることがわかる。本実施例のｐ型GaAsベ
ース層のアクセプタ濃度は１・1019／cm3、ｎ型
GaAsエミツタ層のドナー濃度は５・1017／cm3で
ある。したがつてエミツタ容量は近似的に Cpn∝√2 (3) となる。
一方、ｎ型GaAs層と、AlyGa1-yAs半絶縁性半
導体層との接合容量は、半絶縁性半導体層のアク
セプタ濃度が１・1014／cm3以下であるため、接合
容量は、このアクセプタ濃度の平方根に比例し、
その値は、(3)式の値よりもはるかに小さいものと
なる。もし半絶縁性半導体層がない場合には、４
と３の接合容量は、ｎ型GaAs層のキヤリア濃度
が、１・1018／cm3と大きいため、この部分のエミ
ツタ容量が大きなものとなる。ｐ型GaAsに代え
てｐ型AlxGa1-xAsを用いても、接合容量はほと
んどかわらない。以上の理由から、本実施例のよ
うに、ｐ型ベース層とｎ型GaAsエミツタ層との
間に、半絶縁性半導体層を形成することにより、
同一面積の構成であればエミツタ容量をはるかに
小さくできる。
導体層との接合容量は、半絶縁性半導体層のアク
セプタ濃度が１・1014／cm3以下であるため、接合
容量は、このアクセプタ濃度の平方根に比例し、
その値は、(3)式の値よりもはるかに小さいものと
なる。もし半絶縁性半導体層がない場合には、４
と３の接合容量は、ｎ型GaAs層のキヤリア濃度
が、１・1018／cm3と大きいため、この部分のエミ
ツタ容量が大きなものとなる。ｐ型GaAsに代え
てｐ型AlxGa1-xAsを用いても、接合容量はほと
んどかわらない。以上の理由から、本実施例のよ
うに、ｐ型ベース層とｎ型GaAsエミツタ層との
間に、半絶縁性半導体層を形成することにより、
同一面積の構成であればエミツタ容量をはるかに
小さくできる。
トランジスタの電流増幅率が１となる最大周波数
Ftは Ft＝（１／2π）・（Ａ・Ce＋Ｂ）-1 Ａ，Ｂ；定数 で与えられる。
Ftは Ft＝（１／2π）・（Ａ・Ce＋Ｂ）-1 Ａ，Ｂ；定数 で与えられる。
従つて、エミツタ容量Ceを減らすことにより、
高周波特性を改善することができる。
高周波特性を改善することができる。
本実施例では、ヘテロ接合バイポーラトランジ
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。そのため最大遮断周波数の極め
て高い高周波特性に優れたトランジスタを得るこ
とができる。
スタの特徴を生かして、ベース領域のキヤリア濃
度を極めて高くできる（実施例では１・1019／cm3
のキヤリア濃度を用いた）ため、ベース抵抗Rb
は極めて小さい。そのため最大遮断周波数の極め
て高い高周波特性に優れたトランジスタを得るこ
とができる。
本実施例で得られたヘテロ接合トランジスタは
予想されたようにコレクタ容量およびエミツタ容
量が共に大幅に小さくなつたことから、同一寸法
の場合、従来のものに比べて高周波特性が非常に
向上した。
予想されたようにコレクタ容量およびエミツタ容
量が共に大幅に小さくなつたことから、同一寸法
の場合、従来のものに比べて高周波特性が非常に
向上した。
本実施例分子線エピタキシー技術を用いたが、
そのほかに、例えば、有機金属化学気相成長
（MO−CVD）法を用いても同様に作成すること
ができる。
そのほかに、例えば、有機金属化学気相成長
（MO−CVD）法を用いても同様に作成すること
ができる。
また本実施例だは、半導体としてGaAs−Alx
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3，ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。
Ga1-xAsを用いたが、他の半導体材料、例えば
InP−InGaAsP等を用いても作成することができ
る。またAl濃度として、ｘ＝0.3，ｙ＝0.3を用い
たが、これは０〜１の範囲で任意に選ぶことがで
きる。
本実施例では、半絶縁性層としてAlyGa1-yAs
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
（0.3）を用いたが、ｙ＝０すなわちGaAsを用い
ても、コレクタ容量を低減させるということで
は、同じ効果を有することは明らかである。
本実施例では、ｙ＝0.3を用いたが、Aly，
Ga1-yAsはGaAsよりも禁制帯エネルギーが大き
いため、これによりｐ型ベース電極取り出し用
GaAs層とｎ型コレクタ層との間のもれ電流を、
更に少なくすることができる。もれ電流はトラン
ジスタの電流増幅率を低下させるため、もれ電流
を低減させることにより電流増幅率を向上させる
ことができる。
Ga1-yAsはGaAsよりも禁制帯エネルギーが大き
いため、これによりｐ型ベース電極取り出し用
GaAs層とｎ型コレクタ層との間のもれ電流を、
更に少なくすることができる。もれ電流はトラン
ジスタの電流増幅率を低下させるため、もれ電流
を低減させることにより電流増幅率を向上させる
ことができる。
本実施例では、−化合物半導体を用いた
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセルを用いて、コレクタ容量
およびエミツタ容量共に極めて小さいバイポーラ
トランジスタを得ることができた。得られたSiバ
イポーラトランジスタも優れた高周波特性を示し
た。
が、シリコン（Si）を用いても分子線エピタキシ
ーにより同様のプロセルを用いて、コレクタ容量
およびエミツタ容量共に極めて小さいバイポーラ
トランジスタを得ることができた。得られたSiバ
イポーラトランジスタも優れた高周波特性を示し
た。
本実施例では、エミツタ、コレクタをｎ型に、
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることもできる。
ベースをｐ型にしたが、エミツタ、コレクタをｐ
型に、ベースをｎ型にすることもできる。
発明の効果
以上述べた如く、本発明は、コレクタ容量およ
びエミツタ容量共に著しく小さくすることによ
り、高周波特性に優れたバイポーラトランジスタ
を、提供するものである。
びエミツタ容量共に著しく小さくすることによ
り、高周波特性に優れたバイポーラトランジスタ
を、提供するものである。
第１図は本発明の一実施例を示す図、第２図〜
第４図は本発明の構造を実現するための製造途中
の構造を示す図、第５図は従来のバイポーラトラ
ンジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋型
GaAsエミツタ１層、３……ｎ型AlxGa1-xAsエミ
ツタ２層、４……AlyGa1-yAs半絶縁性半導体層、
５……ｐ型GaAsベース層、６……ｎ型GaAsコ
レクタ１層、７……ｎ＋型GaAsコレクタ２層
（電極取り出し層）、８……エミツタ電極、９……
ベース電極、１０……コレクタ電極、１１……レ
ジスト。
第４図は本発明の構造を実現するための製造途中
の構造を示す図、第５図は従来のバイポーラトラ
ンジスタの構造を示す図である。 １……半絶縁性GaAs基板、２……ｎ＋型
GaAsエミツタ１層、３……ｎ型AlxGa1-xAsエミ
ツタ２層、４……AlyGa1-yAs半絶縁性半導体層、
５……ｐ型GaAsベース層、６……ｎ型GaAsコ
レクタ１層、７……ｎ＋型GaAsコレクタ２層
（電極取り出し層）、８……エミツタ電極、９……
ベース電極、１０……コレクタ電極、１１……レ
ジスト。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の上にエミツタ層を形成し、その
上に半絶縁性半導体層を形成した後、該半絶縁性
半導体層の一部を除去して、該エミツタ層の一部
を露出させ、その上にベース層、コレクタ層を順
次エピタキシヤル成長させ、次に該半絶縁性半導
体層のない部分に形成された該コレクタ層の上
に、コレクタ電極を、また該半絶縁性半導体層の
ある部分の一部を除去して、該ベース層、該エミ
ツタ層の一部を露出させ、それぞれにベース電
極、エミツタ電極を形成したことを特徴とするバ
イポーラトランジスタの製造方法。 ２ 少なくともエミツタの禁制帯エネルギー幅が
ベースの禁制帯エネルギー幅よりも大きいことを
特徴とする特許請求の範囲第１項記載のバイポー
ラトランジスタの製造方法。 ３ 半絶縁性半導体層の禁制帯エネルギー幅がベ
ースの禁制帯エネルギー幅よりも大きいことを特
徴とする特許請求の範囲第１項記載のバイポーラ
トランジスタの製造方法。 ４ −化合物半導体を用いたことを特徴とす
る特許請求の範囲第１項記載のバイポーラトラン
ジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640285A JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
| EP86304785A EP0206787B1 (en) | 1985-06-21 | 1986-06-20 | Heterojunction bipolar transistor and method of manufacturing same |
| DE8686304785T DE3682959D1 (de) | 1985-06-21 | 1986-06-20 | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| US07/048,470 US4746626A (en) | 1985-06-21 | 1987-05-08 | Method of manufacturing heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640285A JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294857A JPS61294857A (ja) | 1986-12-25 |
| JPH0452627B2 true JPH0452627B2 (ja) | 1992-08-24 |
Family
ID=15174324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640285A Granted JPS61294857A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294857A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168049A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPH02159723A (ja) * | 1988-12-14 | 1990-06-19 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
-
1985
- 1985-06-21 JP JP13640285A patent/JPS61294857A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294857A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| JPH0452627B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0453108B2 (ja) | ||
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0575170B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0577174B2 (ja) | ||
| JPH0453106B2 (ja) | ||
| JPS63272076A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法並びにそれを用いたメモリセル | |
| JPH0575169B2 (ja) | ||
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2924007B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0453109B2 (ja) | ||
| JPH0453107B2 (ja) | ||
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS63250174A (ja) | ヘテロ接合型バイポ−ラトランジスタ |