JPH031543A - パイポーラトランジスタの製造方法 - Google Patents
パイポーラトランジスタの製造方法Info
- Publication number
- JPH031543A JPH031543A JP13493889A JP13493889A JPH031543A JP H031543 A JPH031543 A JP H031543A JP 13493889 A JP13493889 A JP 13493889A JP 13493889 A JP13493889 A JP 13493889A JP H031543 A JPH031543 A JP H031543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- emitter
- mask
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 125000006850 spacer group Chemical group 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 description 18
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラトランジスタの製造方法に関する
ものである。
ものである。
従来の技術
半導体装置の動向は、高密度集積化と高速化・高周波化
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子の一つに最大発振周波数ｆ
ｗａｘがある。ｆ １Ｉａｘは一般につぎの式で表わ
される。
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子の一つに最大発振周波数ｆ
ｗａｘがある。ｆ １Ｉａｘは一般につぎの式で表わ
される。
（ｆ ｗａｘ ） ２− ｂ ／ （８ｔｔ Ｒｂ Ｃ
ｂｃ） −＝ｉｌ）ここで、ｒ７は最大遮断周波数であ
り、ベース・エミッタ間容量Ｃｂｅ、ベース・コレクタ
間容量Ｃｂｃの増加と共にｆ、は減少する。また、Ｒｈ
はベース抵抗である。従って、ＲｈやＣｂｅおよびＣｂ
ｃの低減はバイポーラトランジスタにおける高周波化の
必要事項である。
ｂｃ） −＝ｉｌ）ここで、ｒ７は最大遮断周波数であ
り、ベース・エミッタ間容量Ｃｂｅ、ベース・コレクタ
間容量Ｃｂｃの増加と共にｆ、は減少する。また、Ｒｈ
はベース抵抗である。従って、ＲｈやＣｂｅおよびＣｂ
ｃの低減はバイポーラトランジスタにおける高周波化の
必要事項である。
最近高周波デバイスとして、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ベースの半導体よりも大きな禁
制帯幅を有する半導体をエミッタに用い、エミッタ・ベ
ース間でヘテからエミッタ側へのキャリア注入が低減さ
れるため、高周波化のためベースを薄（かつ高濃度にし
ても充分な電流増幅率が得られるという利点がある。従
来のへテロ接合バイポーラトランジスタでは、エミッタ
トップ型の場合、エミッタはエツチングを用いたメサ形
で形成され、Ｃｂｅは構造上最小であったが、一方、Ｃ
ｂｃは基板側に位置するため、外部ベース領域とその下
のコレクタ領域との間に不要な接合容量が存在し、トラ
ンジスタの高周波化の妨げになっていた。そこで、外部
ベース頷城下のコレクタ層のキャリアをイオン注入で減
少させて絶縁化し、その領域の接合容量をなくすことで
、Ｃｂｃを低減していた。また、上記イオン注入により
上記外部ベース領域の結晶性が悪くなり抵抗が増加する
ため、さらに不純物を上記外部ベース領域にイオン注入
してキャリアを増加させ、Ｒｈを低減していた。その例
を第３図に示す。
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ベースの半導体よりも大きな禁
制帯幅を有する半導体をエミッタに用い、エミッタ・ベ
ース間でヘテからエミッタ側へのキャリア注入が低減さ
れるため、高周波化のためベースを薄（かつ高濃度にし
ても充分な電流増幅率が得られるという利点がある。従
来のへテロ接合バイポーラトランジスタでは、エミッタ
トップ型の場合、エミッタはエツチングを用いたメサ形
で形成され、Ｃｂｅは構造上最小であったが、一方、Ｃ
ｂｃは基板側に位置するため、外部ベース領域とその下
のコレクタ領域との間に不要な接合容量が存在し、トラ
ンジスタの高周波化の妨げになっていた。そこで、外部
ベース頷城下のコレクタ層のキャリアをイオン注入で減
少させて絶縁化し、その領域の接合容量をなくすことで
、Ｃｂｃを低減していた。また、上記イオン注入により
上記外部ベース領域の結晶性が悪くなり抵抗が増加する
ため、さらに不純物を上記外部ベース領域にイオン注入
してキャリアを増加させ、Ｒｈを低減していた。その例
を第３図に示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したコレ
クタコンタクト領域２、ｎ型不純物を含有したコレクタ
領域３、ｐ型不純物を高濃度に含有したベース領域４、
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミック領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタク）ｔＪ域６が順に形成され、抵抗を低減
させるためにｐ型不純物をイオン注入した外部ベース領
域１６と、外部ベース領域１６直下のコレクタ層にイオ
ン注入によりキャリアを低減された絶縁領域１７とが形
成され、周辺にはイオン注入により絶縁化された素子間
分離領域１８が形成されている。また、コレクタコンタ
クト領域２、外部ベース領域１６およびエミッタコンタ
クト領域６上にそれぞれオーミック接触するコレクタを
極１１、ベース電極１２およびエミッタ電極１３が形成
されている。１ＥＥＥエレクトロン デバイスレターズ
シｏ１．ＥＤＬ−５．３１０ （１９８４）発明が解
決しようとする課題 しかし上記のような構成では、外部ベース領域下の接合
容量を消すためのイオン注入により、外部ベース領域の
結晶性が悪化してＲｂが増大した。
クタコンタクト領域２、ｎ型不純物を含有したコレクタ
領域３、ｐ型不純物を高濃度に含有したベース領域４、
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミック領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタク）ｔＪ域６が順に形成され、抵抗を低減
させるためにｐ型不純物をイオン注入した外部ベース領
域１６と、外部ベース領域１６直下のコレクタ層にイオ
ン注入によりキャリアを低減された絶縁領域１７とが形
成され、周辺にはイオン注入により絶縁化された素子間
分離領域１８が形成されている。また、コレクタコンタ
クト領域２、外部ベース領域１６およびエミッタコンタ
クト領域６上にそれぞれオーミック接触するコレクタを
極１１、ベース電極１２およびエミッタ電極１３が形成
されている。１ＥＥＥエレクトロン デバイスレターズ
シｏ１．ＥＤＬ−５．３１０ （１９８４）発明が解
決しようとする課題 しかし上記のような構成では、外部ベース領域下の接合
容量を消すためのイオン注入により、外部ベース領域の
結晶性が悪化してＲｂが増大した。
さらにこれを防ぐために、上記外部ベース饅域内にイオ
ン注入されたｐ型不純物が下方に拡散する七、Ｃｂｃが
増加するという問題があった。また、Ｃｂｃを構造上最
小にするために、コレクタを上側に配置したコレクタト
シプ型でも同様に、ＲｈとＣｂｅの増大が生じ、いずれ
の場合も、トランジスタをより高周波化する上で問題で
あった。
ン注入されたｐ型不純物が下方に拡散する七、Ｃｂｃが
増加するという問題があった。また、Ｃｂｃを構造上最
小にするために、コレクタを上側に配置したコレクタト
シプ型でも同様に、ＲｈとＣｂｅの増大が生じ、いずれ
の場合も、トランジスタをより高周波化する上で問題で
あった。
本発明は、上記の課題を大きく改良するもので、自己整
合でＲｈを増加することなく外部ベース領域直下の接合
容量を大幅に解消するパイポーラトランジスタの製造方
法を提供することを目的とする。
合でＲｈを増加することなく外部ベース領域直下の接合
容量を大幅に解消するパイポーラトランジスタの製造方
法を提供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明のバイポーラトランジ
スタの製造方法は、エミッタトップ型の場合、半絶縁性
基板上に、基板側から少なくともコレクタ領域となるコ
レクタ層と、スペーサー層とを結晶成長で形成する工程
と、上記スペーサー層上に第一のマスクを形成する工程
と、上記第一のマスクを用いて、トランジスタ動作部と
なる領域上のスペーサー層を除去する工程と、上記第一
のマスクを除去する工程と、上記基板上に基板側から少
なくとも、外部ベース領域およびベース領域となるベー
ス層と、エミッタ領域となるエミッタ層とを結晶成長で
形成する工程と、トランジスタ動作部となる領域上の上
記エミッタ層の凹部に埋込まれた第二のマスクを形成す
る工程と、上記第二のマスクを用いて上記エミッタ層の
周辺を除去し、エミッタ領域を形成する工程と、上記ス
ペーサー層上に外部ベース領域を形成する工程とを有す
ることを特徴とする。また、コレクタトップ型の場合、
上記トランジスタの製造方法における、エミッタ層とコ
レクタ層とを入れ換えることにより形成される。
スタの製造方法は、エミッタトップ型の場合、半絶縁性
基板上に、基板側から少なくともコレクタ領域となるコ
レクタ層と、スペーサー層とを結晶成長で形成する工程
と、上記スペーサー層上に第一のマスクを形成する工程
と、上記第一のマスクを用いて、トランジスタ動作部と
なる領域上のスペーサー層を除去する工程と、上記第一
のマスクを除去する工程と、上記基板上に基板側から少
なくとも、外部ベース領域およびベース領域となるベー
ス層と、エミッタ領域となるエミッタ層とを結晶成長で
形成する工程と、トランジスタ動作部となる領域上の上
記エミッタ層の凹部に埋込まれた第二のマスクを形成す
る工程と、上記第二のマスクを用いて上記エミッタ層の
周辺を除去し、エミッタ領域を形成する工程と、上記ス
ペーサー層上に外部ベース領域を形成する工程とを有す
ることを特徴とする。また、コレクタトップ型の場合、
上記トランジスタの製造方法における、エミッタ層とコ
レクタ層とを入れ換えることにより形成される。
作用
上記構成のバイポーラトランジスタの製造方法は、エミ
ッタトップ型では、トランジスタ動作部のコレクタ領域
上と周辺のスペーサー層上に、ベース層を結晶成長で形
成し、トランジスタ動作部上にエミッタ領域を自己整合
で結晶成長するので、外部ベース領域下の接合容量がな
くなり、従来のイオン注入方式に比べて、Ｒｂを増大す
ることなく外部ベース領域とコレクタコンタクト領域間
の浮遊容量が大幅に低減できる。これはコレクタトップ
型でも同様の効果が得られ、高周波化に大きく貢献する
。
ッタトップ型では、トランジスタ動作部のコレクタ領域
上と周辺のスペーサー層上に、ベース層を結晶成長で形
成し、トランジスタ動作部上にエミッタ領域を自己整合
で結晶成長するので、外部ベース領域下の接合容量がな
くなり、従来のイオン注入方式に比べて、Ｒｂを増大す
ることなく外部ベース領域とコレクタコンタクト領域間
の浮遊容量が大幅に低減できる。これはコレクタトップ
型でも同様の効果が得られ、高周波化に大きく貢献する
。
実施例
以下、本発明の一実施例のバイポーラトランジスタの製
造方法について、第１図〜第２図を参照しながら説明す
る。
造方法について、第１図〜第２図を参照しながら説明す
る。
第１図（ａ）〜（ｅ）は、本発明の第一の実施例におけ
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。まず砒
化ガリウムの半絶縁性基板２１上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有した砒化ガリ
ウムのコレクタコンタクト層２２、コレクタ領域となる
、ｎ型不純物を含有した砒化ガリウムのコレクタ層２３
、砒化ガリウムのスペーサー層３７を結晶成長により結
晶成長し、第一のマスク４１を用いてトランジスタ動作
部となる領域上の上記スペーサー層３７の一部を除去す
る（第１図（ａ））、このとき、湿式の等方性エツチン
グを用いても、同図のような順メサ形状は得られるが、
異方性エツチングを用いると、より正確な順メサ形状が
得られる。上記第一・のマスク４１を除去した後、外部
ベース領域およびベース領域となる、ｐ型不純物を高濃
度に含有した砒化ガリウムのベース層２４、エミッタ領
域となる、ｎ型不純物を含有した砒化ガリウムのエミッ
タ！Ｉ２５、およびエミッタコンタクト領域となる、ｎ
型不純物を高濃度に含有した砒化ガリウムのエミッタコ
ンタクト層２６を結晶成長により形成する。続いて、表
面にレジストを塗布して平坦化し、乾式エツチングを用
いてトランジスタ動作部上の凹部に、埋め込まれた第二
のマスク４２を形成する（第１図（ハ））０次に、上記
エミッタコンタクト層２６および上記エミッタ層２５の
周辺を除去して、エミッタコンタクト領域およびエミッ
タ領域を形成する。これにより、エミッタコンタクト領
域およびエミッタ領域が自己整合で形成される（第１図
（Ｃ））、さらに上記エミッタコンタクト領域と外部ベ
ース領域となる領域上に、レジスト等を用いて第三のマ
スク４３を形成し、上記ベース１１２４、上記スペーサ
ー層３７および上記コレクタ層２３の周辺を除去して、
外部ベース領域の形成およびコレクタコンタクト層２２
の頭出しをする（第１図＠）、上記コレクタコンタクト
領域２２上にコレクタ電極３１、上記外部ベース領域２
４上にベース電極３２、上記エミッタコンタクト領域２
６上にエミッタ電極３３をそれぞれ形成し、本実施例に
おけるバイポーラトランジスタが完成する（第１図（ｅ
））。
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。まず砒
化ガリウムの半絶縁性基板２１上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有した砒化ガリ
ウムのコレクタコンタクト層２２、コレクタ領域となる
、ｎ型不純物を含有した砒化ガリウムのコレクタ層２３
、砒化ガリウムのスペーサー層３７を結晶成長により結
晶成長し、第一のマスク４１を用いてトランジスタ動作
部となる領域上の上記スペーサー層３７の一部を除去す
る（第１図（ａ））、このとき、湿式の等方性エツチン
グを用いても、同図のような順メサ形状は得られるが、
異方性エツチングを用いると、より正確な順メサ形状が
得られる。上記第一・のマスク４１を除去した後、外部
ベース領域およびベース領域となる、ｐ型不純物を高濃
度に含有した砒化ガリウムのベース層２４、エミッタ領
域となる、ｎ型不純物を含有した砒化ガリウムのエミッ
タ！Ｉ２５、およびエミッタコンタクト領域となる、ｎ
型不純物を高濃度に含有した砒化ガリウムのエミッタコ
ンタクト層２６を結晶成長により形成する。続いて、表
面にレジストを塗布して平坦化し、乾式エツチングを用
いてトランジスタ動作部上の凹部に、埋め込まれた第二
のマスク４２を形成する（第１図（ハ））０次に、上記
エミッタコンタクト層２６および上記エミッタ層２５の
周辺を除去して、エミッタコンタクト領域およびエミッ
タ領域を形成する。これにより、エミッタコンタクト領
域およびエミッタ領域が自己整合で形成される（第１図
（Ｃ））、さらに上記エミッタコンタクト領域と外部ベ
ース領域となる領域上に、レジスト等を用いて第三のマ
スク４３を形成し、上記ベース１１２４、上記スペーサ
ー層３７および上記コレクタ層２３の周辺を除去して、
外部ベース領域の形成およびコレクタコンタクト層２２
の頭出しをする（第１図＠）、上記コレクタコンタクト
領域２２上にコレクタ電極３１、上記外部ベース領域２
４上にベース電極３２、上記エミッタコンタクト領域２
６上にエミッタ電極３３をそれぞれ形成し、本実施例に
おけるバイポーラトランジスタが完成する（第１図（ｅ
））。
第２図（１）〜（５）は、本発明の第二の実施例におけ
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
一の実施例と同様に、まず砒化ガリウムの半ｔ＠縁性基
板２１上に、コレクタコンタクト領域となる、ｎ型不純
物を高濃度に含有した砒化ガリウムのコレクタコンタク
ト１２２、コレクタ領域となる、ｎ型不純物を含有した
砒化ガリウムのコレクタ層２３、ゲルマニウムのスペー
サー層３７を結晶成長により結晶成長し、第一のマスク
４１を用いてトランジスタ動作部となる領域上の上記ス
ペーサー層３７の一部を除去する（第２図（ａ））、上
記第一のマスク４１を除去した後、外部ベース領域およ
びベース領域となる、ｐ型不純物を高濃度に含有した砒
化ガリウムのベース層２４、エミッタ領域となる、ｎ型
不純物を含有した砒化ガリウムのエミッタ層２５、およ
びエミッタコンタクト領域となる、ｎ型不純物を高濃度
に含有した砒化ガリウムのエミッタコンタクト層２６を
結晶成長により形成する。続いて、表面にレジストを塗
布して平坦化し、乾式１ンチングを用いてトランジスタ
動作部上の凹部に、埋め込まれた第二のマスク４２を形
成する（第２図う））。
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
一の実施例と同様に、まず砒化ガリウムの半ｔ＠縁性基
板２１上に、コレクタコンタクト領域となる、ｎ型不純
物を高濃度に含有した砒化ガリウムのコレクタコンタク
ト１２２、コレクタ領域となる、ｎ型不純物を含有した
砒化ガリウムのコレクタ層２３、ゲルマニウムのスペー
サー層３７を結晶成長により結晶成長し、第一のマスク
４１を用いてトランジスタ動作部となる領域上の上記ス
ペーサー層３７の一部を除去する（第２図（ａ））、上
記第一のマスク４１を除去した後、外部ベース領域およ
びベース領域となる、ｐ型不純物を高濃度に含有した砒
化ガリウムのベース層２４、エミッタ領域となる、ｎ型
不純物を含有した砒化ガリウムのエミッタ層２５、およ
びエミッタコンタクト領域となる、ｎ型不純物を高濃度
に含有した砒化ガリウムのエミッタコンタクト層２６を
結晶成長により形成する。続いて、表面にレジストを塗
布して平坦化し、乾式１ンチングを用いてトランジスタ
動作部上の凹部に、埋め込まれた第二のマスク４２を形
成する（第２図う））。
次に、上記エミッタコンタクトＮ２６および上記エミッ
タ層２５の周辺を除去して、エミッタコンタク）？ｉＪ
ｔ域およびエミッタ領域を形成する。これにより、エミ
ッタコンタクト領域およびエミッタ領域が自己整合で形
成される。さらに、上記第二のマスク４２を残したまま
、ベース電極となるベース電極層５２を全面に蒸着する
（第２図（Ｃ））。
タ層２５の周辺を除去して、エミッタコンタク）？ｉＪ
ｔ域およびエミッタ領域を形成する。これにより、エミ
ッタコンタクト領域およびエミッタ領域が自己整合で形
成される。さらに、上記第二のマスク４２を残したまま
、ベース電極となるベース電極層５２を全面に蒸着する
（第２図（Ｃ））。
上記第二のマスク４２を除去した後、上記エミッタコン
タクト領域と外部ベース領域となる領域上に、レジスト
等を用いて第三のマスク４３を形成し、上記ベース電極
層５２、上記ベースＮ２４、上記スペーサーＪ１３７お
よび上記コレクタ層２３の周辺を除去して、ベース電極
５２ａ、外部ベース領域の形成およびコレクタコンタク
ト層２２の頭出しをする。これにより、ベース電極が自
己整合で形成される（第２図（ｄ））。上記コレクタコ
ンタクト領域２２上にコレクタ電極３１、上記エミッタ
コンタクト領域２６上にエミッタ層上３３をそれぞれ形
成し、本実施例におけるバイポーラトランジスタが完成
する（第２図（ｅ））。
タクト領域と外部ベース領域となる領域上に、レジスト
等を用いて第三のマスク４３を形成し、上記ベース電極
層５２、上記ベースＮ２４、上記スペーサーＪ１３７お
よび上記コレクタ層２３の周辺を除去して、ベース電極
５２ａ、外部ベース領域の形成およびコレクタコンタク
ト層２２の頭出しをする。これにより、ベース電極が自
己整合で形成される（第２図（ｄ））。上記コレクタコ
ンタクト領域２２上にコレクタ電極３１、上記エミッタ
コンタクト領域２６上にエミッタ層上３３をそれぞれ形
成し、本実施例におけるバイポーラトランジスタが完成
する（第２図（ｅ））。
上記第一および第二の実施例における製造方法は、コレ
クタを上側、エミッタを基板側としたコレクタトップ型
でも同様に用いることができる。
クタを上側、エミッタを基板側としたコレクタトップ型
でも同様に用いることができる。
この場合は上記製造方法において、エミッタをコレクタ
、コレクタをエミッタと置き換えればよい。
、コレクタをエミッタと置き換えればよい。
上記第一から第二の実施例における製造方法を、より高
周波特性に優れたヘテロ接合バイポーラトランジスタに
用いることもでき、この場合は膜成長の時にベース層に
用いた半導体よりも大きな禁制帯幅を有する半導体をエ
ミッタ層に用いればよい、さらに、ｐｎｐ型トランジス
タにおいても適用しうる。
周波特性に優れたヘテロ接合バイポーラトランジスタに
用いることもでき、この場合は膜成長の時にベース層に
用いた半導体よりも大きな禁制帯幅を有する半導体をエ
ミッタ層に用いればよい、さらに、ｐｎｐ型トランジス
タにおいても適用しうる。
発明の効果
以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、トランジスタ動作部のコ【・フタ
層またはエミッタ層上にベース層を結晶成長で形成し、
トランジスタ動作部上にエミッタ領域またはコレクタ領
域を自己整合で形成するので、従来のイオン注入方式に
比べ、ベース抵抗の増加を伴わずに外部ベース領域下の
浮遊容量を大幅に低減したトランジスタを形成すること
ができ、高周波化に大きく貢献する。
ジスタの製造方法は、トランジスタ動作部のコ【・フタ
層またはエミッタ層上にベース層を結晶成長で形成し、
トランジスタ動作部上にエミッタ領域またはコレクタ領
域を自己整合で形成するので、従来のイオン注入方式に
比べ、ベース抵抗の増加を伴わずに外部ベース領域下の
浮遊容量を大幅に低減したトランジスタを形成すること
ができ、高周波化に大きく貢献する。
第１図は本発明の第一の実施例におけるトランジスタの
製造方法を示す断面図、第２図は本発明の第二の実施例
におけるトランジスタの製造方法を示す断面図、第３図
は従来のトランジスタの構成を示す断面図である。 ２１・・・・・・半絶縁性基板、２２・・・・・・コレ
クタコンタクト層、２３・・・・・・コレクタ層、２４
・・・・・・ベース層、２５・・・・・・エミッタ層、
２６工ミツタコンタクト層、３１・・・・・・コレクタ
電極、３２・・・・・・ベース電極、３３・・・・・・
エミッタ層上、３７・・・・・・スペーサーＪｉ、４１
・・・・・・第一のマスク、４２・・・・・・第二のマ
スク、４３・・・・・・第三のマスク、５２・・・・・
・ベース電極層。
製造方法を示す断面図、第２図は本発明の第二の実施例
におけるトランジスタの製造方法を示す断面図、第３図
は従来のトランジスタの構成を示す断面図である。 ２１・・・・・・半絶縁性基板、２２・・・・・・コレ
クタコンタクト層、２３・・・・・・コレクタ層、２４
・・・・・・ベース層、２５・・・・・・エミッタ層、
２６工ミツタコンタクト層、３１・・・・・・コレクタ
電極、３２・・・・・・ベース電極、３３・・・・・・
エミッタ層上、３７・・・・・・スペーサーＪｉ、４１
・・・・・・第一のマスク、４２・・・・・・第二のマ
スク、４３・・・・・・第三のマスク、５２・・・・・
・ベース電極層。
Claims (12)
- （１）半絶縁性基板上に、基板側から少なくともコレク
タ領域となるコレクタ層と、スペーサー層とを結晶成長
で形成する工程と、上記スペーサー層上に第一のマスク
を形成する工程と、上記第一のマスクを用いて、トラン
ジスタ動作部となる領域上のスペーサー層を除去する工
程と、上記第一のマスクを除去する工程と、上記基板上
に基板側から少なくとも、外部ベース領域およびベース
領域となるベース層と、エミッタ領域となるエミッタ層
とを結晶成長で形成する工程と、トランジスタ動作部と
なる領域上の上記エミッタ層の凹部に埋込まれた第二の
マスクを形成する工程と、上記第二のマスクを用いて上
記エミッタ層の周辺を除去し、エミッタ領域を形成する
工程と、上記スペーサー層上に外部ベース領域を形成す
る工程とを有することを特徴とするバイポーラトランジ
スタの製造方法。 - （２）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いる工程を有することを特徴と
する請求項（１）記載のバイポーラトランジスタの製造
方法。 - （３）トランジスタ動作部上のスペーサー層を除去する
工程として、外部ベースの引出し方向が順メサとなるよ
うな異方性エッチングを用いてスペーサー層を除去する
工程を有することを特徴とする請求項（２）記載のバイ
ポーラトランジスタの製造方法。 - （４）半絶縁性基板上に、基板側から少なくともエミッ
タ領域となるエミッタ層と、スペーサー層とを結晶成長
で形成する工程と、上記スペーサー層上に第一のマスク
を形成する工程と、上記第一のマスクを用いて、トラン
ジスタ動作部となる領域上のスペーサー層を除去する工
程と、上記第一のマスクを除去する工程と、上記基板上
に基板側から少なくとも、外部ベース領域およびベース
領域となるベース層と、コレクタ領域となるコレクタ層
とを結晶成長で形成する工程と、トランジスタ動作部と
なる領域上の上記コレクタ層の凹部に埋込まれた第二の
マスクを形成する工程と、上記第二のマスクを用いて上
記コレクタ層の周辺を除去し、コレクタ領域を形成する
工程と、上記スペーサー層上に外部ベース領域を形成す
る工程とを有することを特徴とするバイポーラトランジ
スタの製造方法。 - （５）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いる工程を有することを特徴と
する特許請求の範囲第４項記載のバイポーラトランジス
タの製造方法。 - （６）トランジスタ動作部上のスペーサー層を除去する
工程として、外部ベースの引出し方向が順メサとなるよ
うな異方性エッチングを用いてスペーサー層を除去する
工程を有することを特徴とする請求項（５）記載のバイ
ポーラトランジスタの製造方法。 - （７）半絶縁性基板上に、基板側から少なくともコレク
タ領域となるコレクタ層と、スペーサー層とを結晶成長
で形成する工程と、上記スペーサー層上に第一のマスク
を形成する工程と、上記第一のマスクを用いて、トラン
ジスタ動作部となる領域上のスペーサー層を除去する工
程と、上記第一のマスクを除去する工程と、上記基板上
に基板側から少なくとも、外部ベース領域およびベース
領域となるベース層と、エミッタ領域となるエミッタ層
とを結晶成長で形成する工程と、トランジスタ動作部と
なる領域上の上記エミッタ層の凹部に埋込まれた第二の
マスクを形成する工程と、上記第二のマスクを用いて上
記エミッタ層の周辺を除去し、エミッタ領域を形成する
工程と、上記第二のマスクを残したまま、ベース電極と
なる電極層を形成する工程と、上記第二のマスクを除去
する工程と、上記エミッタ領域および外部ベース領域と
なる領域上に第三のマスクを形成する工程と、上記第三
のマスクを用いて少なくとも、上記電極層および上記ベ
ース層の周辺を除去し、上記スペーサー層上にベース電
極および外部ベース領域を形成する工程とを有すること
を特徴とするバイポーラトランジスタの製造方法。 - （８）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いる工程を有することを特徴と
する請求項（７）記載のバイポーラトランジスタの製造
方法。 - （９）トランジスタ動作部上のスペーサー層を除去する
工程として、外部ベースの引出し方向が順メサとなるよ
うな異方性エッチングを用いてスペーサー層を除去する
工程を有することを特徴とする請求項（８）記載のバイ
ポーラトランジスタの製造方法。 - （１０）半絶縁性基板上に、基板側から少なくともエミ
ッタ領域となるエミッタ層と、スペーサー層とを結晶成
長で形成する工程と、上記スペーサー層上に第一のマス
クを形成する工程と、上記第一のマスクを用いて、トラ
ンジスタ動作部となる領域上のスペーサー層を除去する
工程と、上記第一のマスクを除去する工程と、上記基板
上に基板側から少なくとも、外部ベース領域およびベー
ス領域となるベース層と、コレクタ領域となるコレクタ
層とを結晶成長で形成する工程と、トランジスタ動作部
となる領域上の上記コレクタ層の凹部に埋込まれた第二
のマスクを形成する工程と、上記第二のマスクを用いて
上記コレクタ層の周辺を除去し、コレクタ領域を形成す
る工程と、上記第二のマスクを残したまま、ベース電極
となる電極層を形成する工程と、上記第二のマスクを除
去する工程と、上記コレクタ領域および外部ベース領域
となる領域上に第三のマスクを形成する工程と、上記第
三のマスクを用いて少なくとも、上記電極層および上記
ベース層の周辺を除去し、上記スペーサー層上にベース
電極および外部ベース領域を形成する工程とを有するこ
とを特徴とするバイポーラトランジスタの製造方法。 - （１１）ベース層に用いる半導体よりも禁制帯幅の大き
い半導体をエミッタ層に用いる工程を有することを特徴
とする請求項（１０）記載のバイポーラトランジスタの
製造方法。 - （１２）トランジスタ動作部上のスペーサー層を除去す
る工程として、外部ベースの引出し方向が順メサとなる
ような異方性エッチングを用いてスペーサー層を除去す
る工程を有することを特徴とする請求項（１１）記載の
バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493889A JPH031543A (ja) | 1989-05-29 | 1989-05-29 | パイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493889A JPH031543A (ja) | 1989-05-29 | 1989-05-29 | パイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031543A true JPH031543A (ja) | 1991-01-08 |
Family
ID=15140066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13493889A Pending JPH031543A (ja) | 1989-05-29 | 1989-05-29 | パイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031543A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283234A (ja) * | 1994-04-13 | 1995-10-27 | Trw Inc | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294862A (ja) * | 1985-06-24 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS61294857A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS63202067A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-29 JP JP13493889A patent/JPH031543A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294857A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS61294862A (ja) * | 1985-06-24 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS63202067A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283234A (ja) * | 1994-04-13 | 1995-10-27 | Trw Inc | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| US6838348B2 (en) | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices | |
| US5166081A (en) | Method of producing a bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPH031543A (ja) | パイポーラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| US5640025A (en) | High frequency semiconductor transistor | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR940007658B1 (ko) | 결정박막 성장법을 이용한 자기정렬 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02158137A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159037A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02158138A (ja) | バイポーラトランジスタの製造方法 |