JP2718115B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2718115B2 JP2718115B2 JP31340488A JP31340488A JP2718115B2 JP 2718115 B2 JP2718115 B2 JP 2718115B2 JP 31340488 A JP31340488 A JP 31340488A JP 31340488 A JP31340488 A JP 31340488A JP 2718115 B2 JP2718115 B2 JP 2718115B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- mask
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関す
るものである。
るものである。
従来の技術 半導体装置の動向は、高密度集積化当と高速化・高周
波化にある。バイポーラトランジスタにおいて、高周波
化を考える場合の基本的性能因子の一つに最大発振周波
数f maxがある。f maxは一般につぎの式で表わされる。
波化にある。バイポーラトランジスタにおいて、高周波
化を考える場合の基本的性能因子の一つに最大発振周波
数f maxがある。f maxは一般につぎの式で表わされる。
（f max）２＝fT/（８πRbCbc） ……（１） ここで、fTは最大遮断周波数、Rbはベース抵抗、Cbc
はベース・コレクタ間容量である。従って、RbおよびCb
cの低減はバイポーラトランジスタにおける高周波化の
必要事項である。
はベース・コレクタ間容量である。従って、RbおよびCb
cの低減はバイポーラトランジスタにおける高周波化の
必要事項である。
最近高周波デバイスとして、シリコンよりも速い電子
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体をエミッタに用い、エミッタ・
ベース間でヘテロ接合が形成されている。これにより、
ベース側からエミッタ側へのキャリア注入が低減される
ため、高周波化のためベースを薄くかつ高濃度にしても
充分な電流増幅率が得られるという利点がある。従来の
ヘテロ接合バイポーラトランジスタは、エミッタ領域直
下の真性ベース領域から引き出された外部ベース領域下
のコレクタ層のキャリアをイオン注入で減少させて絶縁
化し、その領域の接合容量をなくすことで、Cbcを低減
していた。また、上記イオン注入により上記外部ベース
領域の結晶性が悪くなり抵抗が増加するため、さらに不
純物を上記外部ベース領域にイオン注入してキャリアを
増加させ、Rbを低減していた。その例を第５図に示す。
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体をエミッタに用い、エミッタ・
ベース間でヘテロ接合が形成されている。これにより、
ベース側からエミッタ側へのキャリア注入が低減される
ため、高周波化のためベースを薄くかつ高濃度にしても
充分な電流増幅率が得られるという利点がある。従来の
ヘテロ接合バイポーラトランジスタは、エミッタ領域直
下の真性ベース領域から引き出された外部ベース領域下
のコレクタ層のキャリアをイオン注入で減少させて絶縁
化し、その領域の接合容量をなくすことで、Cbcを低減
していた。また、上記イオン注入により上記外部ベース
領域の結晶性が悪くなり抵抗が増加するため、さらに不
純物を上記外部ベース領域にイオン注入してキャリアを
増加させ、Rbを低減していた。その例を第５図に示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したコ
レクタコンタクト領域２、ｎ型不純物を含有したコレク
タ領域３、ｐ型不純物を高濃度に含有した真性ベース領
域４、ヘテロ接合を形成するためにベース領域よりも大
きい禁制帯幅を有する半導体からなる、ｎ型不純物を含
有したエミッタ領域５およびｎ型不純物を高濃度に含有
したエミッタコンタクト領域６が順に形成され、抵抗を
低減させるためのｐ型不純物をイオン注入した外部ベー
ス領域12が、外部ベース領域12直下のコレクタ層にはイ
オン注入によりキャリアを低減された絶縁領域11が形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域13が形成されている。また、コレクタコンタクト
領域２、外部ベース領域12およびエミッタコンタクト領
域６上にそれぞれオーミック接触するコレクタ電極７、
ベース電極８およびエミッタ電極９が形成されている。
例えば、IEEE エレクトロン デバイス レターズ vo
l.EDL−5,310（1984）。
レクタコンタクト領域２、ｎ型不純物を含有したコレク
タ領域３、ｐ型不純物を高濃度に含有した真性ベース領
域４、ヘテロ接合を形成するためにベース領域よりも大
きい禁制帯幅を有する半導体からなる、ｎ型不純物を含
有したエミッタ領域５およびｎ型不純物を高濃度に含有
したエミッタコンタクト領域６が順に形成され、抵抗を
低減させるためのｐ型不純物をイオン注入した外部ベー
ス領域12が、外部ベース領域12直下のコレクタ層にはイ
オン注入によりキャリアを低減された絶縁領域11が形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域13が形成されている。また、コレクタコンタクト
領域２、外部ベース領域12およびエミッタコンタクト領
域６上にそれぞれオーミック接触するコレクタ電極７、
ベース電極８およびエミッタ電極９が形成されている。
例えば、IEEE エレクトロン デバイス レターズ vo
l.EDL−5,310（1984）。
発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレク
タ電極の引出し用であるコレクタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とコレクタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、Rbを低減するために、上記外部ベース領域内にイオ
ン注入されたｐ型不純物が下方に拡散すると、Cbcが増
加するという矛盾があった。従って、Rbc Cbcの低減に
は構造上の限界があり、トランジスタをより高周波化す
る上で問題であった。
タ電極の引出し用であるコレクタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とコレクタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、Rbを低減するために、上記外部ベース領域内にイオ
ン注入されたｐ型不純物が下方に拡散すると、Cbcが増
加するという矛盾があった。従って、Rbc Cbcの低減に
は構造上の限界があり、トランジスタをより高周波化す
る上で問題であった。
本発明は、上記の問題点を大きく改良するもので、外
部ベース領域直下の浮遊容量を解消することにより、Cb
cを構造上ほとんど最小にするバイポーラトランジスタ
の製造方法を提供することを目的とする。
部ベース領域直下の浮遊容量を解消することにより、Cb
cを構造上ほとんど最小にするバイポーラトランジスタ
の製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともコレクタコンタクト領域となるコレクタコンタ
クト層と、コレクタ領域となるコレクタ層と、真性ベー
ス領域となるベース層と、エミッタ領域となるエミッタ
層との多層膜を形成する工程と、上記多層膜上に第一の
マスクを形成する工程と、上記第一のマスクを用いて上
記多層膜の周辺を上記基板まで除去する工程と、上記基
板上に基板側から少なくとも絶縁領域となる絶縁層と、
外部ベース領域となる外部ベース層とを結晶成長により
形成する工程と、上記第一のマスクを除去する工程と、
少なくとも上記第一のマスク下にあった領域の一部と上
記一部に続く上記外部ベース層の部分とを覆うように第
二のマスクを形成する工程と、上記第二のマスクを用い
て少なくとも上記エミッタ層、上記ベース層および上記
外部ベース層の周辺を除去る工程とを有することを特徴
とする。
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともコレクタコンタクト領域となるコレクタコンタ
クト層と、コレクタ領域となるコレクタ層と、真性ベー
ス領域となるベース層と、エミッタ領域となるエミッタ
層との多層膜を形成する工程と、上記多層膜上に第一の
マスクを形成する工程と、上記第一のマスクを用いて上
記多層膜の周辺を上記基板まで除去する工程と、上記基
板上に基板側から少なくとも絶縁領域となる絶縁層と、
外部ベース領域となる外部ベース層とを結晶成長により
形成する工程と、上記第一のマスクを除去する工程と、
少なくとも上記第一のマスク下にあった領域の一部と上
記一部に続く上記外部ベース層の部分とを覆うように第
二のマスクを形成する工程と、上記第二のマスクを用い
て少なくとも上記エミッタ層、上記ベース層および上記
外部ベース層の周辺を除去る工程とを有することを特徴
とする。
作用 上記構成のバイポーラトランジスタの製造方法は、コ
レクタコンタクト領域およびコレクタ領域の周辺の半絶
縁性基板上に外部ベース領域を結晶成長で形成するの
で、上記コレクタコンタクト領域およびコレクタ領域と
外部ベース領域が実効的に重なることなく形成でき、Cb
cが構造上ほとんど最小になるトランジスタを形成する
ことができる。また、外部ベース領域を厚くできるの
で、Rbを大幅に低減でき高周波化に大きく貢献する。
レクタコンタクト領域およびコレクタ領域の周辺の半絶
縁性基板上に外部ベース領域を結晶成長で形成するの
で、上記コレクタコンタクト領域およびコレクタ領域と
外部ベース領域が実効的に重なることなく形成でき、Cb
cが構造上ほとんど最小になるトランジスタを形成する
ことができる。また、外部ベース領域を厚くできるの
で、Rbを大幅に低減でき高周波化に大きく貢献する。
実施例 以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
第１図は、本発明の実施例における砒化ガリウム系np
n型バイポーラトランジスタの製造方法を示す構成図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ）はトランジスタを上からみたときの構成図、
第１図（ｂ），第２図（ｂ），第３図（ｂ），第４図
（ｂ）は第１図（ａ）のＡ−Ａ′に沿っての断面図、第
１図（ｃ），第２図（ｃ），第３図（ｃ），第４図
（ｃ）は第１図（ａ）のＢ−Ｂ′に沿っての断面図であ
る。まず砒化ガリウムの半絶縁性基板21上に、コレクタ
コンタクト領域となる、ｎ型不純物を高濃度に含有した
コレクタコンタクト層22、コレクタ領域となる、ｎ型不
純物を含有したコレクタ層23、真性ベース領域となる、
ｐ型不純物を高濃度に含有したベース層24、エミッタ領
域となる、ｎ型不純物を含有したエミッタ層25、および
エミッタコンタクト領域となる、ｎ型不純物を高濃度に
含有したエミッタコンタクト層26の多層膜を結晶成長に
より形成し、エミッタコンタクト層26の上に第一のマス
ク41をシリコンの酸化膜等を用いて形成して、上記多層
膜の周辺を湿式エッチングで少なくとも上記半絶縁性基
板21まで除去する（第１図（ａ），（ｂ），（ｃ））。
次に、絶縁領域となる、不純物を含有しない絶縁層31、
外部ベース領域となる、ｐ型不純物を高濃度に含有した
外部ベース層32を順に結晶成長により形成する。この時
上記第一のマスク41上に不要な非晶質の半導体が形成さ
れるが、上記第一のマスク41を除去することにより同時
に除去される（第２図（ａ），（ｂ），（ｃ））。第二
のマスク42をレジスト等を用いて、上記エミッタコンタ
クト層26にまたがるように細長く形成し、上記エミッタ
コンタクト層26、上記エミッタ層25、上記ベース層24、
上記コレクタ層23および上記外部ベース層32の周辺を湿
式エッチングで同時に除去し、上記コレクタコンタクト
層22の頭出しを行う（第３図（ａ），（ｂ），
（ｃ））。以上により、第一のマスク41でコレクタコン
タクト層22からコレクタコンタクト領域が、また第二の
マスク42で外部ベース層32から外部ベース領域がそれぞ
れ独立に形成され、かつ第一のマスク41と第二のマスク
42との重なり部分が自己整合的にエミッタ領域、真性ベ
ース領域およびコレクタ領域になる。最後に、上記コレ
クタコンタクト領域22上にコレクタ電極27、上記外部ベ
ース領域32上にベース電極28、上記エミッタコンタクト
領域26上にエミッタ電極29をそれぞれ形成し、本実施例
におけるnpn型バイポーラトランジスタが完成する（第
４図（ａ），（ｂ），（ｃ））。
n型バイポーラトランジスタの製造方法を示す構成図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ）はトランジスタを上からみたときの構成図、
第１図（ｂ），第２図（ｂ），第３図（ｂ），第４図
（ｂ）は第１図（ａ）のＡ−Ａ′に沿っての断面図、第
１図（ｃ），第２図（ｃ），第３図（ｃ），第４図
（ｃ）は第１図（ａ）のＢ−Ｂ′に沿っての断面図であ
る。まず砒化ガリウムの半絶縁性基板21上に、コレクタ
コンタクト領域となる、ｎ型不純物を高濃度に含有した
コレクタコンタクト層22、コレクタ領域となる、ｎ型不
純物を含有したコレクタ層23、真性ベース領域となる、
ｐ型不純物を高濃度に含有したベース層24、エミッタ領
域となる、ｎ型不純物を含有したエミッタ層25、および
エミッタコンタクト領域となる、ｎ型不純物を高濃度に
含有したエミッタコンタクト層26の多層膜を結晶成長に
より形成し、エミッタコンタクト層26の上に第一のマス
ク41をシリコンの酸化膜等を用いて形成して、上記多層
膜の周辺を湿式エッチングで少なくとも上記半絶縁性基
板21まで除去する（第１図（ａ），（ｂ），（ｃ））。
次に、絶縁領域となる、不純物を含有しない絶縁層31、
外部ベース領域となる、ｐ型不純物を高濃度に含有した
外部ベース層32を順に結晶成長により形成する。この時
上記第一のマスク41上に不要な非晶質の半導体が形成さ
れるが、上記第一のマスク41を除去することにより同時
に除去される（第２図（ａ），（ｂ），（ｃ））。第二
のマスク42をレジスト等を用いて、上記エミッタコンタ
クト層26にまたがるように細長く形成し、上記エミッタ
コンタクト層26、上記エミッタ層25、上記ベース層24、
上記コレクタ層23および上記外部ベース層32の周辺を湿
式エッチングで同時に除去し、上記コレクタコンタクト
層22の頭出しを行う（第３図（ａ），（ｂ），
（ｃ））。以上により、第一のマスク41でコレクタコン
タクト層22からコレクタコンタクト領域が、また第二の
マスク42で外部ベース層32から外部ベース領域がそれぞ
れ独立に形成され、かつ第一のマスク41と第二のマスク
42との重なり部分が自己整合的にエミッタ領域、真性ベ
ース領域およびコレクタ領域になる。最後に、上記コレ
クタコンタクト領域22上にコレクタ電極27、上記外部ベ
ース領域32上にベース電極28、上記エミッタコンタクト
領域26上にエミッタ電極29をそれぞれ形成し、本実施例
におけるnpn型バイポーラトランジスタが完成する（第
４図（ａ），（ｂ），（ｃ））。
上記製造方法におけるエミッタ電極およびベース電極
の配置は、第一のマスクと第二のマスクの形状により、
種々の組み合わせをとることが可能である。また、第二
のマスクによるエッチングは、少なくとも上記エミッタ
コンタクト層26、上記エミッタ層25、上記ベース層24お
よび上記外部ベース層32の周辺の周辺で良く、上記コレ
クタコンタクト層22の頭出しは別途行っても良い。
の配置は、第一のマスクと第二のマスクの形状により、
種々の組み合わせをとることが可能である。また、第二
のマスクによるエッチングは、少なくとも上記エミッタ
コンタクト層26、上記エミッタ層25、上記ベース層24お
よび上記外部ベース層32の周辺の周辺で良く、上記コレ
クタコンタクト層22の頭出しは別途行っても良い。
上記製造方法を、より高周波特性に優れたヘテロ接合
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラ
ンジスタの製造方法は、コレクタコンタクト領域をきめ
る第一のマスクと、外部ベース領域をきめる第二のマス
クとの自己整合により、エミッタ領域は、真性ベース領
域およびコレクタ領域をきめるので、上記コレクタコン
タクト領域およびコレクタ領域と外部ベース領域が実効
的に重なることなく形成でき、Cbcが構造上ほとんど最
小になるトランジスタを形成することができる。また、
結晶成長により外部ベース領域を形成するので、真性ベ
ース領域の厚さとは独立に上記外部ベース領域を厚くす
ることができる。これにより、Rbの大幅な低減が図れ、
高周波化に大きく貢献する。
ンジスタの製造方法は、コレクタコンタクト領域をきめ
る第一のマスクと、外部ベース領域をきめる第二のマス
クとの自己整合により、エミッタ領域は、真性ベース領
域およびコレクタ領域をきめるので、上記コレクタコン
タクト領域およびコレクタ領域と外部ベース領域が実効
的に重なることなく形成でき、Cbcが構造上ほとんど最
小になるトランジスタを形成することができる。また、
結晶成長により外部ベース領域を形成するので、真性ベ
ース領域の厚さとは独立に上記外部ベース領域を厚くす
ることができる。これにより、Rbの大幅な低減が図れ、
高周波化に大きく貢献する。
第１図〜第４図は本発明の一実施例におけるトランジス
タの製造方法を示す構成図、第５図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……コレクタコンタクト層、23
……コレクタ層、24……ベース層、25……エミッタ層、
26……エミッタコンタクト層、27……コレクタ電極、28
……ベース電極、29……エミッタ電極、31……絶縁層、
32……外部ベース層、41……第一のマスク、42……第二
のマスク。
タの製造方法を示す構成図、第５図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……コレクタコンタクト層、23
……コレクタ層、24……ベース層、25……エミッタ層、
26……エミッタコンタクト層、27……コレクタ電極、28
……ベース電極、29……エミッタ電極、31……絶縁層、
32……外部ベース層、41……第一のマスク、42……第二
のマスク。
Claims (2)
- 【請求項１】半絶縁性基板上に、基板側から少なくとも
コレクタコンタクト領域となるコレクタコンタクト層
と、コレクタ領域となるコレクタ層と、真性ベース領域
となるベース層と、エミッタ領域となるエミッタ層との
多層膜を形成する工程と、上記多層膜上に第一のマスク
を形成する工程と、上記第一のマスクを用いて上記多層
膜の周辺を上記基板まで除去する工程と、上記基板上に
基板側から少なくとも絶縁領域となる絶縁層と、外部ベ
ース領域となる外部ベース層とを結晶成長により形成す
る工程と、上記第一のマスクを除去する工程と、少なく
とも上記第一のマスク下にあった領域の一部と上記一部
に続く上記外部ベース層の部分とを覆うように第二のマ
スクを形成する工程と、上記第二のマスクを用いて少な
くとも上記エミッタ層、上記ベース層および上記外部ベ
ース層の周辺を除去する工程とを有することを特徴とす
るバイポーラトランジスタの製造方法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いる工程を有することを
特徴とする請求項（１）記載のバイポーラトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340488A JP2718115B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340488A JP2718115B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158139A JPH02158139A (ja) | 1990-06-18 |
| JP2718115B2 true JP2718115B2 (ja) | 1998-02-25 |
Family
ID=18040865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31340488A Expired - Lifetime JP2718115B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718115B2 (ja) |
-
1988
- 1988-12-12 JP JP31340488A patent/JP2718115B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158139A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0458703B2 (ja) | ||
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0513427A (ja) | バイポーラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH02159723A (ja) | バイポーラトランジスタの製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0638425B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638426B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR960011637B1 (ko) | 이종 접합 바이폴라 트랜지스터 제조방법 |