JPH031542A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH031542A JPH031542A JP13493589A JP13493589A JPH031542A JP H031542 A JPH031542 A JP H031542A JP 13493589 A JP13493589 A JP 13493589A JP 13493589 A JP13493589 A JP 13493589A JP H031542 A JPH031542 A JP H031542A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- spacer layer
- base
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 125000006850 spacer group Chemical group 0.000 claims abstract description 82
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000203 mixture Substances 0.000 claims description 20
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 13
- 229910052738 indium Inorganic materials 0.000 claims description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 24
- 239000012535 impurity Substances 0.000 description 23
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラトランジスタの製造方法に関する
ものである。
ものである。
従来の技術
半導体装置の動向は、高密度集積化と高速化・高周波化
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子の一つに最大発振周波数ｆ
ｗａｘがある。ｆＩＩＩａｘは一般につぎの式で表わ
される。
にある。バイポーラトランジスタにおいて、高周波化を
考える場合の基本的性能因子の一つに最大発振周波数ｆ
ｗａｘがある。ｆＩＩＩａｘは一般につぎの式で表わ
される。
（ｆ ｗａｘ ）２＝ ｆＴ／（８ｔｔ Ｒｂ Ｃｂｃ
） −＝（１）ここで、ｆＴは最大遮断周波数であり
、ベース・エミッタ間容量Ｃｂｅ、ベース・コレクタ間
容量Ｃｂｃの増加と共にｆＴは減少する。また、Ｒｈは
ベース抵抗である。従って、ＲｂやＣｂｅおよびＣｂｃ
の低減はバイポーラトランジスタにおける高周波化の必
要事項である。
） −＝（１）ここで、ｆＴは最大遮断周波数であり
、ベース・エミッタ間容量Ｃｂｅ、ベース・コレクタ間
容量Ｃｂｃの増加と共にｆＴは減少する。また、Ｒｈは
ベース抵抗である。従って、ＲｂやＣｂｅおよびＣｂｃ
の低減はバイポーラトランジスタにおける高周波化の必
要事項である。
最近高周波デバイスとして、シリコンよりも速い電子移
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ベースの半導体よりも大きな禁
制帯幅を有する半導体をエミッタに用い、エミッタ・ベ
ース間でヘテロ接合が形成されている。これにより、ベ
ース側からエミッタ側へのキャリア注入が低減されるた
め、高周波化のためベースを薄くかつ高濃度にしても充
分な電流増幅率が得られるという利点がある。従来のへ
テロ接合バイポーラトランジスタでは、エミッタトップ
型の場合、エミッタはエツチングを用いたメサ形で形成
され、Ｃｂｅは構造上最小であったが、一方、Ｃｂｃは
基板側に位置するため、外部ベース領域とその下のコレ
クタ領域との間に不要な接合容量が存在し、トランジス
タの高周波化の妨げになっていた。そこで、外部ベース
領域下のコレクタ層のキャリアをイオン注入で減少させ
て絶縁化し、その領域の接合容量をなくすことで、Ｃｂ
ｃを低減していた。また、上記イオン注入により上記外
部ベース領域の結晶性が悪くなり抵抗が増加するため、
さらに不純物を上記外部ベース領域に１°オン注入して
キャリアを増加させ、Ｒｂを低減していた。その例を第
４図に示す。
動度を有する砒化ガリウム系を用いたヘテロ接合バイポ
ーラトランジスタが注目されている。ヘテロ接合バイポ
ーラトランジスタでは、ベースの半導体よりも大きな禁
制帯幅を有する半導体をエミッタに用い、エミッタ・ベ
ース間でヘテロ接合が形成されている。これにより、ベ
ース側からエミッタ側へのキャリア注入が低減されるた
め、高周波化のためベースを薄くかつ高濃度にしても充
分な電流増幅率が得られるという利点がある。従来のへ
テロ接合バイポーラトランジスタでは、エミッタトップ
型の場合、エミッタはエツチングを用いたメサ形で形成
され、Ｃｂｅは構造上最小であったが、一方、Ｃｂｃは
基板側に位置するため、外部ベース領域とその下のコレ
クタ領域との間に不要な接合容量が存在し、トランジス
タの高周波化の妨げになっていた。そこで、外部ベース
領域下のコレクタ層のキャリアをイオン注入で減少させ
て絶縁化し、その領域の接合容量をなくすことで、Ｃｂ
ｃを低減していた。また、上記イオン注入により上記外
部ベース領域の結晶性が悪くなり抵抗が増加するため、
さらに不純物を上記外部ベース領域に１°オン注入して
キャリアを増加させ、Ｒｂを低減していた。その例を第
４図に示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したコレ
クタコンタクト領域２、ｎ型不純物を含有したコレクタ
領域３、ｎ型不純物を高濃度に含有したベース領域４、
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミッタ領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタクト領域６が順に形成され、抵抗を低減さ
せるためにｎ型不純物をイオン注入した外部ベース領域
１６と、外部ベース領域１６直下のコレクタ層にイオン
注入によりキャリアを低減された絶縁領域１７とが形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域１８が形成されている。また、コレクタコンタク
ト領域２、外部ベース領域１６およびエミッタコンタク
ト領域６上にそれぞれオーミック接触するコレクタ電極
１１、ベース電極１２およびエミッタ電極１３が形成さ
れている。Ｉ ＥＥＥ エレクトロン デバイスレタ
ーズｖｏ１．ＥＤＬ−５，３１０（１９８４）発明が解
決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレクタ
電極の引出し用であるコレクタコンタクト領域が存在す
るために、外部ベース領域直下に依然として、その外部
ベース領域とコレクタコンタクト領域を電極とし、半絶
縁性砒化ガリウムを間に挟んだ平行平板コンデンサーの
ような浮遊容量が存在する。さらに、Ｒｈを低減するた
めに、上記外部ベース領域内にイオン注入されたｎ型不
純物が下方に拡散すると、Ｃｂｃが増加するという矛盾
があった。従って、ＲｈおよびＣｂｃの低減には構造上
の限界があった。また、Ｃｂｃを構造上最小にするため
に、コレクタを上側に配置したコレクタトップ型では、
逆にＣｂｅが浮遊容量を含み、いずれの場合も、トラン
ジスタをより高周波化する上で問題であった。
クタコンタクト領域２、ｎ型不純物を含有したコレクタ
領域３、ｎ型不純物を高濃度に含有したベース領域４、
ヘテロ接合を形成するためにベース領域よりも大きい禁
制帯幅を有する半導体からなる、ｎ型不純物を含有した
エミッタ領域５およびｎ型不純物を高濃度に含有したエ
ミッタコンタクト領域６が順に形成され、抵抗を低減さ
せるためにｎ型不純物をイオン注入した外部ベース領域
１６と、外部ベース領域１６直下のコレクタ層にイオン
注入によりキャリアを低減された絶縁領域１７とが形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域１８が形成されている。また、コレクタコンタク
ト領域２、外部ベース領域１６およびエミッタコンタク
ト領域６上にそれぞれオーミック接触するコレクタ電極
１１、ベース電極１２およびエミッタ電極１３が形成さ
れている。Ｉ ＥＥＥ エレクトロン デバイスレタ
ーズｖｏ１．ＥＤＬ−５，３１０（１９８４）発明が解
決しようとする課題 しかし上記のような構成では、絶縁領域の下にコレクタ
電極の引出し用であるコレクタコンタクト領域が存在す
るために、外部ベース領域直下に依然として、その外部
ベース領域とコレクタコンタクト領域を電極とし、半絶
縁性砒化ガリウムを間に挟んだ平行平板コンデンサーの
ような浮遊容量が存在する。さらに、Ｒｈを低減するた
めに、上記外部ベース領域内にイオン注入されたｎ型不
純物が下方に拡散すると、Ｃｂｃが増加するという矛盾
があった。従って、ＲｈおよびＣｂｃの低減には構造上
の限界があった。また、Ｃｂｃを構造上最小にするため
に、コレクタを上側に配置したコレクタトップ型では、
逆にＣｂｅが浮遊容量を含み、いずれの場合も、トラン
ジスタをより高周波化する上で問題であった。
本発明は、上記の課題を大きく改良するもので、Ｒｂを
増加することな（外部ベース領域直下の浮遊容量を大幅
に解消し、ＣｂｃあるいはＣｂｅを構造上はとんど最小
にするバイポーラトランジスタの製造方法を提供するこ
とを目的とする。
増加することな（外部ベース領域直下の浮遊容量を大幅
に解消し、ＣｂｃあるいはＣｂｅを構造上はとんど最小
にするバイポーラトランジスタの製造方法を提供するこ
とを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明のバイポーラトランジ
スタの製造方法は、エミッタトップ型の場合、半絶縁性
基板上に、基板側から少なくともコレクタ領域となるコ
レクタ層と、スペーサー層とを結晶成長で形成する工程
と、上記スペーサー層上にマスクを形成する工程と、上
記マスクを用いて、トランジスタ動作部となる領域上の
スペーサー層を除去する工程と、上記マスクを除去する
工程と、上記基板上に基板側から少なくとも、外部ベー
ス領域およびベース領域となるベース層と、エミッタ領
域となるエミッタ層とを結晶成長で形成する工程と、上
記トランジスタ動作部となる領域上に、上記エミッタ層
の周辺を除去してエミッタ領域を形成する工程と、上記
スペーサー層上に外部ベース領域を形成する工程と、上
記外部ベース領域上にベース電極を形成して、上記外部
ベース領域下の上記スペーサー層の少なくとも一部を選
択的に除去する工程とを有することを特徴とする。また
、コレクタトップ型の場合、上記トランジスタの製造方
法における、エミッタ層とコレクタ層とを入れ換えるこ
とにより形成される。
スタの製造方法は、エミッタトップ型の場合、半絶縁性
基板上に、基板側から少なくともコレクタ領域となるコ
レクタ層と、スペーサー層とを結晶成長で形成する工程
と、上記スペーサー層上にマスクを形成する工程と、上
記マスクを用いて、トランジスタ動作部となる領域上の
スペーサー層を除去する工程と、上記マスクを除去する
工程と、上記基板上に基板側から少なくとも、外部ベー
ス領域およびベース領域となるベース層と、エミッタ領
域となるエミッタ層とを結晶成長で形成する工程と、上
記トランジスタ動作部となる領域上に、上記エミッタ層
の周辺を除去してエミッタ領域を形成する工程と、上記
スペーサー層上に外部ベース領域を形成する工程と、上
記外部ベース領域上にベース電極を形成して、上記外部
ベース領域下の上記スペーサー層の少なくとも一部を選
択的に除去する工程とを有することを特徴とする。また
、コレクタトップ型の場合、上記トランジスタの製造方
法における、エミッタ層とコレクタ層とを入れ換えるこ
とにより形成される。
作用
上記構成のバイポーラトランジスタの製造方法は、エミ
ッタトップ型では、トランジスタ動作部のコレクタ領域
上と周辺のスペーサー層上に、ベース層を結晶成長で形
成し、上記スペーサー層を選択的に除去するので、外部
ベース領域下の接合容量がなくなり、従来のイオン注入
方式に比べて外部ベース領域とコレクタコンタクト領域
間の浮遊容量が大幅に低減できる。例えば、コレクタに
砒化ガリウム系を用いた場合、比誘電率はおよそ１３で
あり、これを除去することにより、外部ベース領域下の
浮遊容量は１３分の１になる。従って、Ｃｂｃが構造上
はとんど最小になるトランジスタを形成することができ
る。これはコレクタトップ型でも同様の効果が得られる
。また、ベース層を再成長で形成するので、イオン注入
による損傷を受けることもなく、Ｒｈの増加を防ぎ高周
波化に大きく貢献する。
ッタトップ型では、トランジスタ動作部のコレクタ領域
上と周辺のスペーサー層上に、ベース層を結晶成長で形
成し、上記スペーサー層を選択的に除去するので、外部
ベース領域下の接合容量がなくなり、従来のイオン注入
方式に比べて外部ベース領域とコレクタコンタクト領域
間の浮遊容量が大幅に低減できる。例えば、コレクタに
砒化ガリウム系を用いた場合、比誘電率はおよそ１３で
あり、これを除去することにより、外部ベース領域下の
浮遊容量は１３分の１になる。従って、Ｃｂｃが構造上
はとんど最小になるトランジスタを形成することができ
る。これはコレクタトップ型でも同様の効果が得られる
。また、ベース層を再成長で形成するので、イオン注入
による損傷を受けることもなく、Ｒｈの増加を防ぎ高周
波化に大きく貢献する。
実施例
以下、本発明の一実施例のバイポーラトランジスタの製
造方法について、第１図〜第３図を参照しなから説明す
る。
造方法について、第１図〜第３図を参照しなから説明す
る。
第１図（ａ）〜（６）は、本発明の第一の実施例におけ
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。まず砒
化ガリウムの半絶縁性基板２１上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有した砒化ガリ
ウムのコレクタコンタクト層２２、コレクタ領域となる
、ｎ型不純物を含有した砒化ガリウムのコレクタ層２３
、ゲルマニウムのスペーサー層３７を結晶成長により結
晶成長し、第一のマスク４１を用いてトランジスタ動作
部となる領域上の上記スペーサー層３７の一部を除去す
る（第１図（ａ））、このとき、湿式の等方性エツチン
グを用いても、同図のような順メサ形状は得られるが、
異方性エツチングを用いると、より正確な順メサ形状が
得られる。上記第一のマスク４１を除去した後、外部ベ
ース領域およびベース領域となる、ｐ型不純物を高濃度
に含有した砒化ガリウムのベース層２４、エミッタ領域
となる、ｎ型不純物を含有した砒化ガリウムのエミッタ
層２５、およびエミッタコンタクト領域となる、ｎ型不
純物を高濃度に含有した砒化ガリウムのエミッタコンタ
クト層２６を結晶成長により形成する（第１図（ｂ））
、次に、トランジスタ動作部となる領域の上記エミッタ
コンタクト層２６上に、レジスト等を用いてマスクを形
成し、上記エミッタコンタクト層２６および上記エミッ
タ層２５の周辺を除去して、エミッタコンタクト領域お
よびエミッタ領域を形成する。さらに上記エミッタコン
タクト層域と外部ベース領域となる領域上に、レジスト
等を用いてマスクを形成し、上記ベース層２４、上記ス
ペーサー層３７および上記コレクタ層２３の周辺を除去
して、外部ベース領域の形成およびコレクタコンタクト
層２２の頭出しをする（第１図（Ｃ））、上記コレクタ
コンタクトＳＲ域２２上にコレクタ電極３１、上記外部
ベース領域２４上にベース電極３２、上記エミッタコン
タクト領域２６上にエミッタ電極３３をそれぞれ形成し
、上記外部ベース領域下のスペーサーＮ３７を湿式エツ
チング（例えば、過酸化水素：水＝１：４）で選択的に
除去し、本実施例におけるバイポーラトランジスタが完
成する（第１図（ｄ））。
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。まず砒
化ガリウムの半絶縁性基板２１上に、コレクタコンタク
ト領域となる、ｎ型不純物を高濃度に含有した砒化ガリ
ウムのコレクタコンタクト層２２、コレクタ領域となる
、ｎ型不純物を含有した砒化ガリウムのコレクタ層２３
、ゲルマニウムのスペーサー層３７を結晶成長により結
晶成長し、第一のマスク４１を用いてトランジスタ動作
部となる領域上の上記スペーサー層３７の一部を除去す
る（第１図（ａ））、このとき、湿式の等方性エツチン
グを用いても、同図のような順メサ形状は得られるが、
異方性エツチングを用いると、より正確な順メサ形状が
得られる。上記第一のマスク４１を除去した後、外部ベ
ース領域およびベース領域となる、ｐ型不純物を高濃度
に含有した砒化ガリウムのベース層２４、エミッタ領域
となる、ｎ型不純物を含有した砒化ガリウムのエミッタ
層２５、およびエミッタコンタクト領域となる、ｎ型不
純物を高濃度に含有した砒化ガリウムのエミッタコンタ
クト層２６を結晶成長により形成する（第１図（ｂ））
、次に、トランジスタ動作部となる領域の上記エミッタ
コンタクト層２６上に、レジスト等を用いてマスクを形
成し、上記エミッタコンタクト層２６および上記エミッ
タ層２５の周辺を除去して、エミッタコンタクト領域お
よびエミッタ領域を形成する。さらに上記エミッタコン
タクト層域と外部ベース領域となる領域上に、レジスト
等を用いてマスクを形成し、上記ベース層２４、上記ス
ペーサー層３７および上記コレクタ層２３の周辺を除去
して、外部ベース領域の形成およびコレクタコンタクト
層２２の頭出しをする（第１図（Ｃ））、上記コレクタ
コンタクトＳＲ域２２上にコレクタ電極３１、上記外部
ベース領域２４上にベース電極３２、上記エミッタコン
タクト領域２６上にエミッタ電極３３をそれぞれ形成し
、上記外部ベース領域下のスペーサーＮ３７を湿式エツ
チング（例えば、過酸化水素：水＝１：４）で選択的に
除去し、本実施例におけるバイポーラトランジスタが完
成する（第１図（ｄ））。
第２図（ａ）〜（ｅ）は、本発明の第二の実施例におけ
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
一の実施例と同様に、まず砒化ガリラムの半絶縁性基板
２１上に、コレクタコンタクト領域となる、ｎ型不純物
を高濃度に含有した砒化ガリウムのコレクタコンタクト
層２２、コレクタ領域となる、ｎ型不純物を含有した砒
化ガリウムのコレクタ層２３、ゲルマニウムのスペーサ
ー層３７を結晶成長により結晶成長し、第一のマスク４
１を用いてトランジスタ動作部となる領域上の上記スペ
ーサー層３７の一部を除去する（第２図（ａ））。上記
第一のマスク４１を除去した後、外部ベース領域および
ベース領域となる、ｐ型不純物を高濃度に含有した砒化
ガリウムのベース層２４、エミッタ領域となる、ｎ型不
純物を含有した砒化ガリウムのエミッタ層２５、および
エミッタコンタクト領域となる、ｎ型不純物を高濃度に
含有した砒化ガリウムのエミッタコンタクト層２６を結
晶成長により形成する。続いて、表面にレジストを塗布
して平坦化し、乾式エツチングを用いてトランジスタ動
作部上の凹部に、埋め込まれた第二のマスク４２を形成
する（第２図（ｂ））。
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
一の実施例と同様に、まず砒化ガリラムの半絶縁性基板
２１上に、コレクタコンタクト領域となる、ｎ型不純物
を高濃度に含有した砒化ガリウムのコレクタコンタクト
層２２、コレクタ領域となる、ｎ型不純物を含有した砒
化ガリウムのコレクタ層２３、ゲルマニウムのスペーサ
ー層３７を結晶成長により結晶成長し、第一のマスク４
１を用いてトランジスタ動作部となる領域上の上記スペ
ーサー層３７の一部を除去する（第２図（ａ））。上記
第一のマスク４１を除去した後、外部ベース領域および
ベース領域となる、ｐ型不純物を高濃度に含有した砒化
ガリウムのベース層２４、エミッタ領域となる、ｎ型不
純物を含有した砒化ガリウムのエミッタ層２５、および
エミッタコンタクト領域となる、ｎ型不純物を高濃度に
含有した砒化ガリウムのエミッタコンタクト層２６を結
晶成長により形成する。続いて、表面にレジストを塗布
して平坦化し、乾式エツチングを用いてトランジスタ動
作部上の凹部に、埋め込まれた第二のマスク４２を形成
する（第２図（ｂ））。
次に、上記エミッタコンタクト層２６および上記エミッ
タ層２５の周辺を除去して、エミッタコンタクト層域お
よびエミッタ領域を形成する。これにより、エミッタコ
ンタクト領域およびエミッタ領域が自己整合で形成され
る（第２図（Ｃ））。さらに上記エミッタコンタクト領
域と外部ベース領域となる領域上に、レジスト等を用い
て第三のマスク４３を形成し、上記ベース層２４、上記
スペーサー層３７および上記コレクタ層２３の周辺を除
去して、外部ベース領域の形成およびコレクタコンタク
ト層２２の頭出しをする（第２図（ｄ））。上記コレク
タコンタクト領域２２上にコレクタ電極３１、上記外部
ベース領域２４上にベース電極３２、上記エミッタコン
タクト領域２６上にエミッタ電極３３をそれぞれ形成し
、上記外部ベース領域下のスペーサー層３７を湿式エツ
チング（例えば、過酸化水素：水−１：４）で選択的に
除去し、本実施例におけるバイポーラトランジスタが完
成する（第２図（ｅ））。
タ層２５の周辺を除去して、エミッタコンタクト層域お
よびエミッタ領域を形成する。これにより、エミッタコ
ンタクト領域およびエミッタ領域が自己整合で形成され
る（第２図（Ｃ））。さらに上記エミッタコンタクト領
域と外部ベース領域となる領域上に、レジスト等を用い
て第三のマスク４３を形成し、上記ベース層２４、上記
スペーサー層３７および上記コレクタ層２３の周辺を除
去して、外部ベース領域の形成およびコレクタコンタク
ト層２２の頭出しをする（第２図（ｄ））。上記コレク
タコンタクト領域２２上にコレクタ電極３１、上記外部
ベース領域２４上にベース電極３２、上記エミッタコン
タクト領域２６上にエミッタ電極３３をそれぞれ形成し
、上記外部ベース領域下のスペーサー層３７を湿式エツ
チング（例えば、過酸化水素：水−１：４）で選択的に
除去し、本実施例におけるバイポーラトランジスタが完
成する（第２図（ｅ））。
第３図（ａ）〜（ｅ）は、本発明の第三の実施例におけ
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
二の実施例と同様に、まず砒化ガリウムの半絶縁性！［
２１上に、コレクタコンタクト６ｉ域となる、ｎ型不純
物を高濃度に含有した砒化ガリウムのコレクタコンタク
トＩＪ２２、コレクタ領域となる、ｎ型不純物を含有し
た砒化ガリウムのコレクタ層２３、ゲルマニウムのスペ
ーｔ −Ｊｉ３７を結晶成長により結晶成長し、第一の
マスク４１を用いてトランジスタ動作部となる領域上の
上記スペーサー層３７の一部を除去する（第３図（ａ）
）、上記第一のマスク４１を除去した後、外部ベース領
域およびベース領域となる、ｐ型不純物を高濃度に含有
した砒化ガリウムのベース層２４、エミッタ領域となる
、ｎ型不純物を含有した砒化ガリウムのエミッタｌ１２
５、およびエミッタコンタクト層域となる、ｎ型不純物
を高濃度に含有した砒化ガリウムのエミッタコンタクト
層２６を結晶成長により形成する。続いて、表面にレジ
ストを塗布して平坦化し、乾式エツチングを用いてトラ
ンジスタ動作部上の凹部に、埋め込まれた第二のマスク
４２を形成する（第３図う））。
る、エミッタトップ型砒化ガリウム系ｎｐｎ−バイポー
ラトランジスタの製造方法を示す断面図である。上記第
二の実施例と同様に、まず砒化ガリウムの半絶縁性！［
２１上に、コレクタコンタクト６ｉ域となる、ｎ型不純
物を高濃度に含有した砒化ガリウムのコレクタコンタク
トＩＪ２２、コレクタ領域となる、ｎ型不純物を含有し
た砒化ガリウムのコレクタ層２３、ゲルマニウムのスペ
ーｔ −Ｊｉ３７を結晶成長により結晶成長し、第一の
マスク４１を用いてトランジスタ動作部となる領域上の
上記スペーサー層３７の一部を除去する（第３図（ａ）
）、上記第一のマスク４１を除去した後、外部ベース領
域およびベース領域となる、ｐ型不純物を高濃度に含有
した砒化ガリウムのベース層２４、エミッタ領域となる
、ｎ型不純物を含有した砒化ガリウムのエミッタｌ１２
５、およびエミッタコンタクト層域となる、ｎ型不純物
を高濃度に含有した砒化ガリウムのエミッタコンタクト
層２６を結晶成長により形成する。続いて、表面にレジ
ストを塗布して平坦化し、乾式エツチングを用いてトラ
ンジスタ動作部上の凹部に、埋め込まれた第二のマスク
４２を形成する（第３図う））。
次に、上記エミッタコンタクト層２６および上記エミッ
タ層２５の周辺を除去して、エミッタコンタクト領域お
よびエミッタ領域を形成する。これにより、エミッタコ
ンタクト領域およびエミッタ領域が自己整合で形成され
る。さらに、上記第一のマスク４２を残したまま、ベー
ス電極となるベース電極層５２を全面に蒸着する第３図
（Ｃ））。上記第二のマスク４２を除去した後、上記エ
ミッタコンタクト領域と外部ベース領域となる領域上に
、レジスト等を用いて第三のマスク４３を形成し、上記
ベース電極層５２、上記ベース層２４、上記スペーサー
層３７および上記コレクタ層２３の周辺を除去して、ベ
ース電極５２ａ１外部ベース領域の形成およびコレクタ
コンタクト１１２２の頭出しをする。これにより、ベー
ス電極が自己整合で形成される（第３図（ｄ））、上記
コレクタコンタクト６ｉ域２２上にコレクタ電極３１、
上記エミッタコンタクト領域２６上にエミッタ電極３３
をそれぞれ形成し、上記外部ベース領域下のスペーサー
層３７を湿式エツチング（例えば、過酸化水素：水−１
：４）で選択的に除去し、本実施例におけるバイポーラ
トランジスタが完成する。（第３図（ｅ））上記第一か
ら第三の実施例における製造方法は、コレクタを上側、
エミッタを基板側としたコレクタトップ型でも同様に用
いることができる。この場合は上記製造方法において、
エミッタをコレクタ、コレクタをエミッタと置き換えれ
ばよい。
タ層２５の周辺を除去して、エミッタコンタクト領域お
よびエミッタ領域を形成する。これにより、エミッタコ
ンタクト領域およびエミッタ領域が自己整合で形成され
る。さらに、上記第一のマスク４２を残したまま、ベー
ス電極となるベース電極層５２を全面に蒸着する第３図
（Ｃ））。上記第二のマスク４２を除去した後、上記エ
ミッタコンタクト領域と外部ベース領域となる領域上に
、レジスト等を用いて第三のマスク４３を形成し、上記
ベース電極層５２、上記ベース層２４、上記スペーサー
層３７および上記コレクタ層２３の周辺を除去して、ベ
ース電極５２ａ１外部ベース領域の形成およびコレクタ
コンタクト１１２２の頭出しをする。これにより、ベー
ス電極が自己整合で形成される（第３図（ｄ））、上記
コレクタコンタクト６ｉ域２２上にコレクタ電極３１、
上記エミッタコンタクト領域２６上にエミッタ電極３３
をそれぞれ形成し、上記外部ベース領域下のスペーサー
層３７を湿式エツチング（例えば、過酸化水素：水−１
：４）で選択的に除去し、本実施例におけるバイポーラ
トランジスタが完成する。（第３図（ｅ））上記第一か
ら第三の実施例における製造方法は、コレクタを上側、
エミッタを基板側としたコレクタトップ型でも同様に用
いることができる。この場合は上記製造方法において、
エミッタをコレクタ、コレクタをエミッタと置き換えれ
ばよい。
上記第一から第三の実施例における製造方法を、より高
周波特性に優れたヘテロ接合バイポーラトランジスタに
用いることもでき、この場合は膜成長の時にベース層に
用いた半導体よりも大きな禁制帯幅を有する半導体をエ
ミッタ層に用いればよい、さらに、ｐｎｐ型トランジス
タにおいても適用しうる。
周波特性に優れたヘテロ接合バイポーラトランジスタに
用いることもでき、この場合は膜成長の時にベース層に
用いた半導体よりも大きな禁制帯幅を有する半導体をエ
ミッタ層に用いればよい、さらに、ｐｎｐ型トランジス
タにおいても適用しうる。
上記第一から第三の実施例における製造方法におけるベ
ース層は、砒化インジウムガリウムの混晶でインジウム
の組成がＯから１の半導体で形成しても良い。またスペ
ーサー層は、砒化アルミニウムガリウムの混晶でアルミ
ニウムの組成が０．５から１の半導体で形成しても良い
。この時は砒化アルミニウムガリウムの選択エツチング
液として、例えば、弗酸：水−１：４を用いる。さらに
、上記スペーサー層は完全に除去する必要はなく、コレ
クタ領域の側面に少し残留しても、大幅な浮遊容量の増
加にはつなからない。
ース層は、砒化インジウムガリウムの混晶でインジウム
の組成がＯから１の半導体で形成しても良い。またスペ
ーサー層は、砒化アルミニウムガリウムの混晶でアルミ
ニウムの組成が０．５から１の半導体で形成しても良い
。この時は砒化アルミニウムガリウムの選択エツチング
液として、例えば、弗酸：水−１：４を用いる。さらに
、上記スペーサー層は完全に除去する必要はなく、コレ
クタ領域の側面に少し残留しても、大幅な浮遊容量の増
加にはつなからない。
発明の効果
以上に記したように、本発明の構成のバイポーラトラン
ジスタの製造方法は、トランジスタ動作部のコレクタ層
またはエミッタ層上にベース層を結晶成長で形成し、上
記スペーサー層を選択的に除去するので、従来のイオン
注入方式に比べ、ベース抵抗の増加を伴わずに外部ベー
ス領域下の浮遊容量を大幅に低減し、ＣｂｃあるいはＣ
ｂｅが構造上はとんど最小になるトランジスタを形成す
ることができ、高周波化に大きく貢献する。
ジスタの製造方法は、トランジスタ動作部のコレクタ層
またはエミッタ層上にベース層を結晶成長で形成し、上
記スペーサー層を選択的に除去するので、従来のイオン
注入方式に比べ、ベース抵抗の増加を伴わずに外部ベー
ス領域下の浮遊容量を大幅に低減し、ＣｂｃあるいはＣ
ｂｅが構造上はとんど最小になるトランジスタを形成す
ることができ、高周波化に大きく貢献する。
第１図は本発明の第一の実施例におけるトランジスタの
製造方法を示す断面図、第２図は本発明の第二の実施例
におけるトランジスタの製造方法を示す断面図、第３図
は本発明の第三の実施例におけるトランジスタの製造方
法を示す断面図、第４図は従来のトランジスタの構成を
示す断面図である。 ２１・・・・・・半絶縁性基板、２２・・・・・・コレ
クタコンタクト層、２３・・・・・・コレクタ層、２４
・・・・・・ベース層、２５・・・・・・エミッタ層、
２６・・・・・・エミッタコンタクト層、３１・・・・
・・コレクタ電極、３２・・・・・・ベース電極、３３
・・・・・・エミッタ電極、３７・・・・・・スペーサ
ー層、４１・・・・・・第一のマスク、４２・・・・・
・第二のマスク、４３・・・・・・第三のマスク、５２
・・・・・・ベース電極層。 代理人の氏名 弁理士 粟野重孝 はか１名第２図 々−第二のマスク ｑ−第三のマスク μ 印 阜 へ ｖ！りｆ１１印レー休 区 ５２− ベーズｌｉ′蛍層 ５２ａ−−−ベースを醤
製造方法を示す断面図、第２図は本発明の第二の実施例
におけるトランジスタの製造方法を示す断面図、第３図
は本発明の第三の実施例におけるトランジスタの製造方
法を示す断面図、第４図は従来のトランジスタの構成を
示す断面図である。 ２１・・・・・・半絶縁性基板、２２・・・・・・コレ
クタコンタクト層、２３・・・・・・コレクタ層、２４
・・・・・・ベース層、２５・・・・・・エミッタ層、
２６・・・・・・エミッタコンタクト層、３１・・・・
・・コレクタ電極、３２・・・・・・ベース電極、３３
・・・・・・エミッタ電極、３７・・・・・・スペーサ
ー層、４１・・・・・・第一のマスク、４２・・・・・
・第二のマスク、４３・・・・・・第三のマスク、５２
・・・・・・ベース電極層。 代理人の氏名 弁理士 粟野重孝 はか１名第２図 々−第二のマスク ｑ−第三のマスク μ 印 阜 へ ｖ！りｆ１１印レー休 区 ５２− ベーズｌｉ′蛍層 ５２ａ−−−ベースを醤
Claims (30)
- （１）半絶縁性基板上に、基板側から少なくともコレク
タ領域となるコレクタ層と、スペーサー層とを結晶成長
で形成する工程と、上記スペーサー層上にマスクを形成
する工程と、上記マスクを用いて、トランジスタ動作部
となる領域上のスペーサー層を除去する工程と、上記マ
スクを除去する工程と、上記基板上に基板側から少なく
とも、外部ベース領域およびベース領域となるベース層
と、エミッタ領域となるエミッタ層とを結晶成長で形成
する工程と、上記トランジスタ動作部となる領域上に、
上記エミッタ層の周辺を除去してエミッタ領域を形成す
る工程と、上記スペーサー層上に外部ベース領域を形成
する工程と、上記外部ベース領域上にベース電極を形成
して、上記外部ベース領域下の上記スペーサー層の少な
くとも一部を選択的に除去する工程とを有することを特
徴とするバイポーラトランジスタの製造方法。 - （２）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いる工程を有することを特徴と
する請求項（１）記載のバイポーラトランジスタの製造
方法。 - （３）トランジスタ動作部上のスペーサー層を除去する
工程として、外部ベースの引出し方向が順メサとなるよ
うな異方性エッチングを用いてスペーサー層を除去する
工程を有することを特徴とする請求項（２）記載のバイ
ポーラトランジスタの製造方法。 - （４）ベース層に用いる半導体として砒化インジウムガ
リウムの混晶でインジウムの組成比が０から１の半導体
、スペーサー層に用いる半導体としてゲルマニウムを用
いる工程を有することを特徴とする請求項（３）記載の
バイポーラトランジスタの製造方法。 - （５）ベース層に用いる半導体として砒化インジウムガ
リウムの混晶でインジウムの組成比が０から１の半導体
、スペーサー層に用いる半導体として砒化アルミニウム
ガリウムの混晶でアルミニウムの組成比が０．５から１
の半導体を用いる工程を有することを特徴とする請求項
（３）記載のバイポーラトランジスタの製造方法。 - （６）半絶縁性基板上に、基板側から少なくともエミッ
タ領域となるエミッタ層と、スペーサー層とを結晶成長
で形成する工程と、上記スペーサー層上にマスクを形成
する工程と、上記マスクを用いて、トランジスタ動作部
となる領域上のスペーサー層を除去する工程と、上記マ
スクを除去する工程と、上記基板上に基板側から少なく
とも、外部ベース領域およびベース領域となるベース層
と、コレクタ領域となるコレクタ層とを結晶成長で形成
する工程と、上記トランジスタ動作部となる領域上に、
上記コレクタ層の周辺を除去してコレクタ領域を形成す
る工程と、上記スペーサー層上に外部ベース領域を形成
する工程と、上記外部ベース領域上にベース電極を形成
して、上記外部ベース領域下の上記スペーサー層の少な
くとも一部を選択的に除去する工程とを有することを特
徴とするバイポーラトランジスタの製造方法。 - （７）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いる工程を有することを特徴と
する請求項（６）記載のバイポーラトランジスタの製造
方法。 - （８）トランジスタ動作部上のスペーサー層を除去する
工程として、外部ベースの引出し方向が順メサとなるよ
うな異方性エッチングを用いてスペーサー層を除去する
工程を有することを特徴とする請求項（７）記載のバイ
ポーラトランジスタの製造方法。 - （９）ベース層に用いる半導体として砒化インジウムガ
リウムの混晶でインジウムの組成比が０から１の半導体
、スペーサー層に用いる半導体としてゲルマニウムを用
いる工程を有することを特徴とする請求項（８）記載の
バイポーラトランジスタの製造方法。 - （１０）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体として砒化アルミニウ
ムガリウムの混晶でアルミニウムの組成比が０．５から
１の半導体を用いる工程を有することを特徴とする請求
項（８）記載のバイポーラトランジスタの製造方法。 - （１１）半絶縁性基板上に、基板側から少なくともコレ
クタ領域となるコレクタ層と、スペーサー層とを結晶成
長で形成する工程と、上記スペーサー層上に第一のマス
クを形成する工程と、上記第一のマスクを用いて、トラ
ンジスタ動作部となる領域上のスペーサー層を除去する
工程と、上記第一のマスクを除去する工程と、上記基板
上に基板側から少なくとも、外部ベース領域およびベー
ス領域となるベース層と、エミッタ領域となるエミッタ
層とを結晶成長で形成する工程と、トランジスタ動作部
となる領域上の上記エミッタ層の凹部に埋込まれた第二
のマスクを形成する工程と、上記第二のマスクを用いて
上記エミッタ層の周辺を除去し、エミッタ領域を形成す
る工程と、上記スペーサー層上に外部ベース領域を形成
する工程と、上記外部ベース領域上にベース電極を形成
して、上記外部ベース領域下の上記スペーサー層の少な
くとも一部を選択的に除去する工程とを有することを特
徴とするバイポーラトランジスタの製造方法。 - （１２）ベース層に用いる半導体よりも禁制帯幅の大き
い半導体をエミッタ層に用いる工程を有することを特徴
とする請求項（１１）記載のバイポーラトランジスタの
製造方法。 - （１３）トランジスタ動作部上のスペーサー層を除去す
る工程として、外部ベースの引出し方向が順メサとなる
ような異方性エッチングを用いてスペーサー層を除去す
る工程を有することを特徴とする請求項（１２）記載の
バイポーラトランジスタの製造方法。 - （１４）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体としてゲルマニウムを
用いる工程を有することを特徴とする請求項（１３）記
載のバイポーラトランジスタの製造方法。 - （１５）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体として砒化アルミニウ
ムガリウムの混晶でアルミニウムの組成比が０．５から
１の半導体を用いる工程を有することを特徴とする請求
項（１３）記載のバイポーラトランジスタの製造方法。 - （１６）半絶縁性基板上に、基板側から少なくともエミ
ッタ領域となるエミッタ層と、スペーサー層とを結晶成
長で形成する工程と、上記スペーサー層上に第一のマス
クを形成する工程と、上記第一のマスクを用いて、トラ
ンジスタ動作部となる領域上のスペーサー層を除去する
工程と、上記第一のマスクを除去する工程と、上記基板
上に基板側から少なくとも、外部ベース領域およびベー
ス領域となるベース層と、コレクタ領域となるコレクタ
層とを結晶成長で形成する工程と、トランジスタ動作部
となる領域上の上記コレクタ層の凹部に埋込まれた第二
のマスクを形成する工程と、上記第二のマスクを用いて
上記コレクタ層の周辺を除去し、コレクタ領域を形成す
る工程と、上記スペーサー層上に外部ベース領域を形成
する工程と、上記外部ベース領域上にベース電極を形成
して、上記外部ベース領域下の上記スペーサー層の少な
くとも一部を選択的に除去する工程とを有することを特
徴とするバイポーラトランジスタの製造方法。 - （１７）ベース層に用いる半導体よりも禁制帯幅の大き
い半導体をエミッタ層に用いる工程を有することを特徴
とする請求項（１６）記載のバイポーラトランジスタの
製造方法。 - （１８）トランジスタ動作部上のスペーサー層を除去す
る工程として、外部ベースの引出し方向が順メサとなる
ような異方性エッチングを用いてスペーサー層を除去す
る工程を有することを特徴とする請求項（１７）記載の
バイポーラトランジスタの製造方法。 - （１９）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体としてゲルマニウムを
用いる工程を有することを特徴とする請求項（１８）記
載のバイポーラトランジスタの製造方法。 - （２０）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体として砒化アルミニウ
ムガリウムの混晶でアルミニウムの組成比が０．５から
１の半導体を用いる工程を有することを特徴とする請求
項（１８）記載のバイポーラトランジスタの製造方法。 - （２１）半絶縁性基板上に、基板側から少なくともコレ
クタ領域となるコレクタ層と、スペーサー層とを結晶成
長で形成する工程と、上記スペーサー層上に第一のマス
クを形成する工程と、上記第一のマスクを用いて、トラ
ンジスタ動作部となる領域上のスペーサー層を除去する
工程と、上記第一のマスクを除去する工程と、上記基板
上に基板側から少なくとも、外部ベース領域およびベー
ス領域となるベース層と、エミッタ領域となるエミッタ
層とを結晶成長で形成する工程と、トランジスタ動作部
となる領域上の上記エミッタ層の凹部に埋込まれた第二
のマスクを形成する工程と、上記第二のマスクを用いて
上記エミッタ層の周辺を除去し、エミッタ領域を形成す
る工程と、上記第二のマスクを残したまま、ベース電極
となる電極層を形成する工程と、上記第二のマスクを除
去する工程と、上記エミッタ領域および外部ベース領域
となる領域上に第三のマスクを形成する工程と、上記第
三のマスクを用いて少なくとも、上記電極層および上記
ベース層の周辺を除去し、上記スペーサー層上にベース
電極および外部ベース領域を形成する工程と、上記外部
ベース領域下の上記スペーサー層の少なくとも一部を選
択的に除去する工程とを有することを特徴とするバイポ
ーラトランジスタの製造方法。 - （２２）ベース層に用いる半導体よりも禁制帯幅の大き
い半導体をエミッタ層に用いる工程を有することを特徴
とする請求項（２１）記載のバイポーラトランジスタの
製造方法。 - （２３）トランジスタ動作部上のスペーサー層を除去す
る工程として、外部ベースの引出し方向が順メサとなる
ような異方性エッチングを用いてスペーサー層を除去す
る工程を有することを特徴とする請求項（２２）記載の
バイポーラトランジスタの製造方法。 - （２４）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体としてゲルマニウムを
用いる工程を有することを特徴とする請求項（２３）記
載のバイポーラトランジスタの製造方法。 - （２５）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体として砒化アルミニウ
ムガリウムの混晶でアルミニウムの組成比が０．５から
１の半導体を用いる工程を有することを特徴とする請求
項（２３）記載のバイポーラトランジスタの製造方法。 - （２６）半絶縁性基板上に、基板側から少なくともエミ
ッタ領域となるエミッタ層と、スペーサー層とを結晶成
長で形成する工程と、上記スペーサー層上に第一のマス
クを形成する工程と、上記第一のマスクを用いて、トラ
ンジスタ動作部となる領域上のスペーサー層を除去する
工程と、上記第一のマスクを除去する工程と、上記基板
上に基板側から少なくとも、外部ベース領域およびベー
ス領域となるベース層と、コレクタ領域となるコレクタ
層とを結晶成長で形成する工程と、トランジスタ動作部
となる領域上の上記コレクタ層の凹部に埋込まれた第二
のマスクを形成する工程と、上記第二のマスクを用いて
上記コレクタ層の周辺を除去し、コレクタ領域を形成す
る工程と、上記第二のマスクを残したまま、ベース電極
となる電極層を形成する工程と、上記第二のマスクを除
去する工程と、上記コレクタ領域および外部ベース領域
となる領域上に第三のマスクを形成する工程と、上記第
三のマスクを用いて少なくとも、上記電極層および上記
ベース層の周辺を除去し、上記スペーサー層上にベース
電極および外部ベース領域を形成する工程と、上記外部
ベース領域下の上記スペーサー層の少なくとも一部を選
択的に除去する工程とを有することを特徴とするバイポ
ーラトランジスタの製造方法。 - （２７）ベース層に用いる半導体よりも禁制帯幅の大き
い半導体をエミッタ層に用いる工程を有することを特徴
とする請求項（２６）記載のバイポーラトランジスタの
製造方法。 - （２８）トランジスタ動作部上のスペーサー層を除去す
る工程として、外部ベースの引出し方向が順メサとなる
ような異方性エッチングを用いてスペーサー層を除去す
る工程を有することを特徴とする請求項（２７）記載の
バイポーラトランジスタの製造方法。 - （２９）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体としてゲルマニウムを
用いる工程を有することを特徴とする請求項（２８）記
載のバイポーラトランジスタの製造方法。 - （３０）ベース層に用いる半導体として砒化インジウム
ガリウムの混晶でインジウムの組成比が０から１の半導
体、スペーサー層に用いる半導体として砒化アルミニウ
ムガリウムの混晶でアルミニウムの組成比が０．５から
１の半導体を用いる工程を有することを特徴とする請求
項（２８）記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493589A JPH031542A (ja) | 1989-05-29 | 1989-05-29 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493589A JPH031542A (ja) | 1989-05-29 | 1989-05-29 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031542A true JPH031542A (ja) | 1991-01-08 |
Family
ID=15140000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13493589A Pending JPH031542A (ja) | 1989-05-29 | 1989-05-29 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH031542A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105661A (en) * | 1997-10-31 | 2000-08-22 | Nec Corporation | Cooling Apparatus |
| EP2250666A1 (en) * | 2008-02-28 | 2010-11-17 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| DE102021107480A1 (de) | 2020-05-21 | 2021-11-25 | Toyota Jidosha Kabushiki Kaisha | Brennstoffzellenfahrzeug |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294857A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS61294862A (ja) * | 1985-06-24 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS62139354A (ja) * | 1985-12-13 | 1987-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 |
| JPS62273755A (ja) * | 1986-05-21 | 1987-11-27 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| JPS63202067A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-29 JP JP13493589A patent/JPH031542A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294857A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS61294862A (ja) * | 1985-06-24 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS62139354A (ja) * | 1985-12-13 | 1987-06-23 | Nippon Telegr & Teleph Corp <Ntt> | ダブルヘテロ接合バイポ−ラトランジスタ及びその製法 |
| JPS62273755A (ja) * | 1986-05-21 | 1987-11-27 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
| JPS63202067A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6105661A (en) * | 1997-10-31 | 2000-08-22 | Nec Corporation | Cooling Apparatus |
| EP2250666A1 (en) * | 2008-02-28 | 2010-11-17 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| DE102021107480A1 (de) | 2020-05-21 | 2021-11-25 | Toyota Jidosha Kabushiki Kaisha | Brennstoffzellenfahrzeug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5828753B2 (ja) | 縦形電界効果トランジスタの製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH031543A (ja) | パイポーラトランジスタの製造方法 | |
| JPH02159723A (ja) | バイポーラトランジスタの製造方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3715477B2 (ja) | バイポーラトランジスタ | |
| JPH02158138A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02158137A (ja) | バイポーラトランジスタの製造方法 | |
| JPH07245316A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2002124522A (ja) | バイポーラトランジスタとその製造方法 |