JPS63202067A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202067A JPS63202067A JP62034854A JP3485487A JPS63202067A JP S63202067 A JPS63202067 A JP S63202067A JP 62034854 A JP62034854 A JP 62034854A JP 3485487 A JP3485487 A JP 3485487A JP S63202067 A JPS63202067 A JP S63202067A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- epitaxial layer
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 13
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000007670 refining Methods 0.000 abstract 1
- 238000007738 vacuum evaporation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造プロセスに関するものであ
る。
る。
ヘテロ接合バイポーラトランジスタ（以下ＨＢＴという
）としては、例えば電子通信学会電子デバイス研究会資
料ＥＤ８６−１０７に示されたものがある。
）としては、例えば電子通信学会電子デバイス研究会資
料ＥＤ８６−１０７に示されたものがある。
そして第２図（ａ）〜（ｈ）は、このようなＨＢＴにお
ける従来の製造方法を示す主工程断面図である。以下に
従来のＨＢＴの製造方法について説明する。
ける従来の製造方法を示す主工程断面図である。以下に
従来のＨＢＴの製造方法について説明する。
第２図（ａ）：まず、半導体基板（１）上に、コレクタ
層（２）、ベース層（３）、エミツタ層（４）の半導体
層から成るエピタキシャル層を成長させる。その後、こ
のエミツタ層（４）の表面全面にレジス） （５）を塗
布し、写真製版法によ）、エミッタ電極用のリセス部を
形成する。
層（２）、ベース層（３）、エミツタ層（４）の半導体
層から成るエピタキシャル層を成長させる。その後、こ
のエミツタ層（４）の表面全面にレジス） （５）を塗
布し、写真製版法によ）、エミッタ電極用のリセス部を
形成する。
第２図（ｂ）：次に、上記表面全面にエミッタ電極用金
属（６）を蒸着する。
属（６）を蒸着する。
第２図（Ｃ）二次に、リフトオフ法により上記レジスト
（５）及びその上部のエミッタ電極用金属（６）を除去
しエミッタ電極（６ａ）を形成する。
（５）及びその上部のエミッタ電極用金属（６）を除去
しエミッタ電極（６ａ）を形成する。
第２図（ｄ）：次に、再度、上記表面全面にレジスト（
７）を塗布する＠ 第２図（ｅ）：次に、再度、写真製版法にょシェミツタ
メサエッチング用のレジストマスク（７ａ）を形成する
。
７）を塗布する＠ 第２図（ｅ）：次に、再度、写真製版法にょシェミツタ
メサエッチング用のレジストマスク（７ａ）を形成する
。
第２図げ）：次に、ウェットエツチングによるサイドエ
ツチングを利用して、エミッタメサエ・ソチングを実施
する。
ツチングを利用して、エミッタメサエ・ソチングを実施
する。
第２図（ｇ）：次に、上記表面にペース電極用金属（８
）を蒸着する。
）を蒸着する。
第２図（ｈ）二次に、リフトオフ法によりエミツタメサ
（４ａ）及びエミッタ電極（６ａ）上のレジストマスク
（７ａ）とベース電極用金属（８）を除去し、ベース電
極（８ａ）を形成する。
（４ａ）及びエミッタ電極（６ａ）上のレジストマスク
（７ａ）とベース電極用金属（８）を除去し、ベース電
極（８ａ）を形成する。
従来のＨＢＴの製造方法は以上のように構成されておシ
、エミッタメサエッチングのために、レジストマスク（
７ａ）をエミッタを極（６ａ）を覆うように写真製版法
により形成することが必要であり、ベース電極をエミッ
タに対して自己整合的に形成できる製造方法ではあるが
、エミッタ寸法の微細化を困難にするとともにエミッタ
とベース電極の間隔の短いＨＢＴが容易に得られないな
どの問題点があった。
、エミッタメサエッチングのために、レジストマスク（
７ａ）をエミッタを極（６ａ）を覆うように写真製版法
により形成することが必要であり、ベース電極をエミッ
タに対して自己整合的に形成できる製造方法ではあるが
、エミッタ寸法の微細化を困難にするとともにエミッタ
とベース電極の間隔の短いＨＢＴが容易に得られないな
どの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、エミッタ電極の形成、エミッタメサエッチン
グ、ベース電極の形成を自己整合的に行うことができる
とともに、エミッタ寸法の微細化が容易で、かつ、エミ
ッタとベースＷｌ極の間隔の短いＨＢＴの製造方法を得
ることを目的とする。
たもので、エミッタ電極の形成、エミッタメサエッチン
グ、ベース電極の形成を自己整合的に行うことができる
とともに、エミッタ寸法の微細化が容易で、かつ、エミ
ッタとベースＷｌ極の間隔の短いＨＢＴの製造方法を得
ることを目的とする。
この発明に係る半導体装置の製造方法は、半導体層とし
ての通常のエピタキシャル層の上に余分なエピタキシャ
ル層を設け、この余分なエピタキシャル層を選択エツチ
ングしてリセス部（くぼみ部）を形成し、このリセス部
内に金属蒸着により所望の電極を形成した後、このリセ
ス部内をレジストで埋め、このレジストをマスクとして
上記余分のエピタキシャル層及び上記通常のエピタキシ
ャル層の所望の部位のエツチングと他の所望の電極形成
を行なうものである。
ての通常のエピタキシャル層の上に余分なエピタキシャ
ル層を設け、この余分なエピタキシャル層を選択エツチ
ングしてリセス部（くぼみ部）を形成し、このリセス部
内に金属蒸着により所望の電極を形成した後、このリセ
ス部内をレジストで埋め、このレジストをマスクとして
上記余分のエピタキシャル層及び上記通常のエピタキシ
ャル層の所望の部位のエツチングと他の所望の電極形成
を行なうものである。
この発明における半導体装置の製造方法は、上記の余分
なエピタキシャル層を選択エツチングして形成したリセ
ス部を利用して、電極の形成及び通常のエピタキシャル
層のエツチングを自己整合的に行なう。
なエピタキシャル層を選択エツチングして形成したリセ
ス部を利用して、電極の形成及び通常のエピタキシャル
層のエツチングを自己整合的に行なう。
以下、この発明の一実施例を図について説明する。第１
図（ａ）〜（ｈ）はこの発明であるＨＢＴの製造方法を
示す主工程断面図である。図において、（１）〜（８）
は上記従来製造方法と同様のものである。（９）はエミ
ツタ層（４）の上部に成長させたエピタキシャル層であ
る。
図（ａ）〜（ｈ）はこの発明であるＨＢＴの製造方法を
示す主工程断面図である。図において、（１）〜（８）
は上記従来製造方法と同様のものである。（９）はエミ
ツタ層（４）の上部に成長させたエピタキシャル層であ
る。
第１図（ａ）：まず、半導体基板（１）上に、コレクタ
Ｗ（２）１ベ一ス層（３）、エミツタ層（４）の半導体
層から成るエピタキシャル層を成長させる。更にこのエ
ミツタ層（４）の上部に一定厚さのエピタキシャル層（
９）を成長させる。その後、このエピタキシャル層（９
）上全面にレジスト（５）を塗布し、写真製版法により
、エミッタ電極用レジストパターンを形成し、このレジ
ストパターンをマスクとしてウェットエツチングにより
余分なエピタキシャル層（９）を選択エツチングし、リ
セス部（くぼみ部）を形成する。
Ｗ（２）１ベ一ス層（３）、エミツタ層（４）の半導体
層から成るエピタキシャル層を成長させる。更にこのエ
ミツタ層（４）の上部に一定厚さのエピタキシャル層（
９）を成長させる。その後、このエピタキシャル層（９
）上全面にレジスト（５）を塗布し、写真製版法により
、エミッタ電極用レジストパターンを形成し、このレジ
ストパターンをマスクとしてウェットエツチングにより
余分なエピタキシャル層（９）を選択エツチングし、リ
セス部（くぼみ部）を形成する。
第１図（ｂ）二次に、上記のレジストマスク（５）を利
用して表面よシュミッタ電極用金属（６）を蒸着する。
用して表面よシュミッタ電極用金属（６）を蒸着する。
第１図（Ｃ）：次に、リフトオフ法により、上記レジス
トマスク＋５）及びエミッタ電極用金属（６）を除去し
、上記リセス部内にエミッタ電極（６ａ）を形成する。
トマスク＋５）及びエミッタ電極用金属（６）を除去し
、上記リセス部内にエミッタ電極（６ａ）を形成する。
第１図（ｄ）：次に、再度、上記表面よりレジスト（７
）を塗布し、上記リセス部を埋める。
）を塗布し、上記リセス部を埋める。
第１図（ｅ）：次に、上記レジスト（７）をドライエツ
チングし、上記リセス部を除いてエピタキシャル層（９
）を露出させる。
チングし、上記リセス部を除いてエピタキシャル層（９
）を露出させる。
第１図（ｆ）：次に、上記リセス部に残したレジヌ）
（７ａ）をマスクとして、ウェットエツチングによりエ
ミツタメサ（４ａ）を形成する。
（７ａ）をマスクとして、ウェットエツチングによりエ
ミツタメサ（４ａ）を形成する。
第１図（ｇ）：次に、上記表面よりベース電極用金属（
８）を蒸着する。
８）を蒸着する。
第１図（ｈ）：次に、リフトオフ法により、エミッタメ
サ（４ａ）及びエミッタ電極（６ａ）上のレジスト（７
ａ）とペース電極用金属（８）を除去し、ペース電極（
８ａ）を形成する。
サ（４ａ）及びエミッタ電極（６ａ）上のレジスト（７
ａ）とペース電極用金属（８）を除去し、ペース電極（
８ａ）を形成する。
以上のように、この発明によれば余分なエピタキシャル
層を選択エツチングして形成したリセス部を利用して電
極の形成及び通常のエピタキシャル層のエツチングを自
己整合的に行えるので、通常のエピタキシャル層のエツ
チング後の仕上り寸法の小さい、かつ、このエツチング
後の通常のエピタキシャル層と電極との間隔が短かい半
導体装置が容易に得られる効果がある。また、通常のエ
ピタキシャル層のエツチングの際に、電極をレジストで
覆っているので、異常エツチングを防げる効果もある。
層を選択エツチングして形成したリセス部を利用して電
極の形成及び通常のエピタキシャル層のエツチングを自
己整合的に行えるので、通常のエピタキシャル層のエツ
チング後の仕上り寸法の小さい、かつ、このエツチング
後の通常のエピタキシャル層と電極との間隔が短かい半
導体装置が容易に得られる効果がある。また、通常のエ
ピタキシャル層のエツチングの際に、電極をレジストで
覆っているので、異常エツチングを防げる効果もある。
第１図（ａ）〜（ｈ）はこの発明の一実施例によるヘテ
ロ接合バイポーフトランジスタ（ＨＢＴ）の製造方法を
示す主工程断面図、第２図（ａ）〜（ｈ）は従来のＨＢ
Ｔの製造方法を示す主工程断面図である。 図において、（１）は半導体基板、（２）はコレクタ層
、（３）はベース層、（４）はエミツタ層、（５）はレ
ジスト、（６ａ）はエミッタ電極、（７）はレジスト、
（８ａ）はペースｆｉ４ｉ、（９）はエピタキシャル層
でアル。 なお、各図中同一符号は同一または相当部分を示す。
ロ接合バイポーフトランジスタ（ＨＢＴ）の製造方法を
示す主工程断面図、第２図（ａ）〜（ｈ）は従来のＨＢ
Ｔの製造方法を示す主工程断面図である。 図において、（１）は半導体基板、（２）はコレクタ層
、（３）はベース層、（４）はエミツタ層、（５）はレ
ジスト、（６ａ）はエミッタ電極、（７）はレジスト、
（８ａ）はペースｆｉ４ｉ、（９）はエピタキシャル層
でアル。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体層としての通常のエピタキシャル層の上に余分な
エピタキシャル層を設け、この余分なエピタキシャル層
を選択エッチングしてリセス部を形成し、このリセス部
内の、露出する通常のエピタキシャル層上に金属蒸着に
より所望の第１の電極を形成した後、このリセス部内を
レジストで埋め、このレジストをマスクとして、上記余
分のエピタキシャル層及び上記通常のエピタキシャル層
の所望の部位のエッチングと、そのエッチングされて露
出する半導体層上に所望の第２電極の形成とを行うこと
を特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034854A JPS63202067A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
| US07/152,496 US4824805A (en) | 1987-02-17 | 1988-02-05 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034854A JPS63202067A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202067A true JPS63202067A (ja) | 1988-08-22 |
Family
ID=12425763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034854A Pending JPS63202067A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4824805A (ja) |
| JP (1) | JPS63202067A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
| US7404733B2 (en) | 2004-03-03 | 2008-07-29 | Lg Electronics Inc. | Device and method for coupling a battery to a mobile terminal |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028549A (en) * | 1989-04-10 | 1991-07-02 | Rockwell International | Etched back edge isolation process for heterojunction bipolar transistors |
| US5272095A (en) * | 1992-03-18 | 1993-12-21 | Research Triangle Institute | Method of manufacturing heterojunction transistors with self-aligned metal contacts |
| US5318916A (en) * | 1992-07-31 | 1994-06-07 | Research Triangle Institute | Symmetric self-aligned processing |
| US6368930B1 (en) | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
| US6841795B2 (en) * | 2002-10-25 | 2005-01-11 | The University Of Connecticut | Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation |
| TW200945596A (en) * | 2008-04-16 | 2009-11-01 | Mosel Vitelic Inc | A method for making a solar cell with a selective emitter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038110A (en) * | 1974-06-17 | 1977-07-26 | Ibm Corporation | Planarization of integrated circuit surfaces through selective photoresist masking |
| US4545852A (en) * | 1984-06-20 | 1985-10-08 | Hewlett-Packard Company | Planarization of dielectric films on integrated circuits |
| JPH0642482B2 (ja) * | 1984-11-15 | 1994-06-01 | 株式会社東芝 | 半導体装置の製造方法 |
| NL8501339A (nl) * | 1985-05-10 | 1986-12-01 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4675984A (en) * | 1985-09-19 | 1987-06-30 | Rca Corporation | Method of exposing only the top surface of a mesa |
| US4689113A (en) * | 1986-03-21 | 1987-08-25 | International Business Machines Corporation | Process for forming planar chip-level wiring |
| JPS6318673A (ja) * | 1986-07-11 | 1988-01-26 | Yamaha Corp | 半導体装置の製法 |
| JPS6377122A (ja) * | 1986-09-19 | 1988-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP62034854A patent/JPS63202067A/ja active Pending
-
1988
- 1988-02-05 US US07/152,496 patent/US4824805A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031542A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
| US7404733B2 (en) | 2004-03-03 | 2008-07-29 | Lg Electronics Inc. | Device and method for coupling a battery to a mobile terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| US4824805A (en) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63202067A (ja) | 半導体装置の製造方法 | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| US5739062A (en) | Method of making bipolar transistor | |
| JP2926957B2 (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| US4343078A (en) | IGFET Forming method | |
| JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JP2522280B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JPS6348863A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH02110939A (ja) | プレーナ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH02192731A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02116133A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01166559A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH02116135A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPH03268330A (ja) | ヘテロ接合バイポーラトランジスタの配線形成法 | |
| JPS6139745B2 (ja) | ||
| JPH07120661B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS62150746A (ja) | 半導体装置の配線形成方法 | |
| JPH03163830A (ja) | 半導体装置の製造方法 | |
| JPH03268334A (ja) | 半導体装置の製造方法 |