JPH07120661B2 - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超高速，超高周波トランジスタとして有望なヘ
テロ接合バイポーラトランジスタおよびその製造方法に
関するものである。

従来の技術 近年、バイポーラトランジスタのエミッタとしてベース
よりもバンドギャップの大きい半導体材料を用いたヘテ
ロ接合バイポーラトランジスタは超高速．超高周波トラ
ンジスタの有力候補の一つとして研究がさかんに行われ
るにいたっている。

以下図面を参照しながら、従来のヘテロ接合バイポーラ
トランジスタおよびその製造方法について説明する。

第９図，第10図，第11図は、従来のエミッタを上側に設
けた正常型のヘテロ接合バイポーラトランジスタの構造
例を示す。第９図と第10図はトランジスタの断面図、第
11図はトランジスタの上面図である。第10図は第９図の
構造よりもベース電極取り出し層を厚くしベース電極の
形成を容易にしかつベース抵抗を小さくする工夫をした
ものである。第12図，第13図は、第９図，第10図，第11
図に示したヘテロ接合バイポーラトランジスタの製造方
法を示す。第９図，第10図，第11図と第12図，第13図に
おいて、１は基板、２はコレクタのオーミック電極の形
成を容易にしかつ基板の欠陥の影響を緩和するためのコ
レクタと同タイプの下地層、３はコレクタまたはコレク
タを形成するための層、４はベースまたはベースを形成
するための層、５はエミッタまたはエミッタを形成する
ための層、６はエミッタのオーミックコンタクト電極の
形成を容易にするためのエミッタと同型のキャリアを有
する高濃度ドープ層、７−１はエミッタ電極金属、７−
２はエミッタ電極配線金属、８−１はベース電極金属、
８−２はベース電極配線金属、９−１はコレクタ電極金
属、９−２はコレクタ電極配線金属、10はベースと同型
のキャリアの高ドープ領域、11はイオン注入による半絶
縁性領域、12は絶縁膜である。

以上のように構成されたヘテロ接合バイポーラトランジ
スタについてその動作について説明する。

ヘテロ接合バイポーラトランジスタの高速動作の指標で
あるf_Tおよびf_mは次のように表わされる。

ここに、τ_E（エミッタ空乏層走向時間）＝γ_E（C_BC＋C
_EB＋C_PB）、τ_B（ベース走向時間）＝W_B ²／πD_B、τ
_C（コレクタ空乏層走向時間）＝W_C/2V_S、τ_CC（コレク
タ空乏層充電時間）＝（R_EE＋R_C）（C_BC＋C_PC）R_Bはベ
ース抵抗、C_CBはベース・コレクタ間容量、C_EBはベース
・エミッタ間容量、C_PBはベース層浮遊容量、C_PCはコレ
クタ層浮遊容量、W_Bはベース層の厚さ、D_Bはベース層拡
散係数、W_Cはコレクタ空乏層の厚さ、V_Sはコレクタ走向
速度、R_EEはエミッタコンタクト抵抗、R_Cはコレクタ抵
抗、γ_Eはエミッタの動抵抗である。

ヘテロ接合バイポーラトランジスタではエミッタとして
ベースよりもバンドギャップの大きい半導体材料を用い
ることによりベースからエミッタへの正孔のリーク（np
n型の場合）がおさえられるので、通常のバイポーラト
ランジスタと反対にベースを高ドープ、エミッタとコレ
クタを低ドープにすることができる。このことによりト
ランジスタの高速．高周波化にとって重要なベース抵抗
R_Bの低減をはかることができるのでf_mが大きくなる。さ
らに、一般にバイポーラトランジスタにおいてはC_EB、C
_CBは接合容量のドーピングによる因子C_EB（n,h）、C_CB
（n,h）、と接合面積A_EB，A_CBとの積で表わされる。ヘ
テロ接合バイポーラトランジスタでは、エミッタとコレ
クタが低ドープ、ベースが高ドープとなっているため、
C_EB（n,h）、C_CB（n,h）はエミッタ・コレクタのドーピ
ングにのみ依存しC_EB，C_CBは次のようになる。

ここで、n_E，n_Cはそれぞれエミッタのキャリア濃度、コ
レクタのキャリア濃度であり、因子C_EB（n,h）はエミッ
タ・ベース間の単位面積あたりの容量、C_CB（n,h）はコ
レクタ・ベース間の単位面積あたりの容量であり、因子
C_EB（n,h）はエミッタ、ベースのキャリア濃度に依存
し、また因子C_CB（n,h）はベース、コレクタのキャリア
濃度に依存する。従って、ヘテロ接合バイポーラトラ６
ジスタでは通常のバイポーラトランジスタに比べて
C_EB，C_CBが小さくなるのでτ_E，τ_CCが小さくなりf_Tの
増大が可能となる。また、C_EBが小さくなるので前記し
たR_Bが小さいことと合わせてf_mを大きくすることが可能
となる。

次にそれらのヘテロ接合バイポーラトランジスタの製造
方法について説明する。第９図のタイプのヘテロ接合バ
イポーラトランジスタでは、まずヘテロ接合バイポーラ
トランジスタの作製のもとになる第12図（ａ），第13図
（ａ）に示したエピタキシー形成した多層構造材料から
フォトリソグラフィとエッチングにより第13図（ｂ）の
ように高ドープ層とエミッタ層５もしくは第12図（ｂ）
のように高ドープ層６を除去して、エミッタとなる部分
を形成し、ついでイオン注入により第12図（ｂ），第13
図（ｂ）のように半絶縁性領域11をまず形成したのちイ
オン注入と活性化熱処理によりベースと同タイプの高ド
ープの領域10を形成する。このあと、第12図（ｃ），第
13図（ｃ）のようにベース・メサを形成しコレクタ電極
形成のために高ドープ層２を露出せしめる。ついで、Si
O_Xなどの絶縁膜12で全面を覆い、第12図（ｄ）と第13図
（ｄ）、第12図（ｅ）と第13図（ｅ）に示すように電極
形成部分にフォトリソグラフィを用いて絶縁膜12に穴を
あけエミッタ電極金属７−1,コレクタ電極金属９−１お
よびベース電極金属８−１を形成する。さらにこの上
に、第12図，第13図に示すように配線金属７−2,8−2,9
−２を形成し第11図のように金属配線が形成される。

発明が解決しようとする問題点 しかしながら、第９図，第10図，第11図および第12図，
第13図のような構造と製造方法では、トランジスタのサ
イズが小さくなればなるほどエミッタの上に電極および
金属配線を施すのが難しいというプロセス上の難点があ
り、エミッタの横幅の非常に小さいトランジスタでは、
実際上電極および金属配線を施すのが不可能に近かっ
た。トランジスタのサイズが小さくなると電極面積の占
める割合が小さくなりエミッタと電極との接触抵抗R_EE
が大きくなるためf_Tを大きくするための障害となるとい
う問題点があった。

本発明は上記問題点に鑑み、第９図，第10図，第11図７
−１のエミッタ電極金属がエミッタの上部の全面を覆い
かつ当該ヘテロ接合バイポーラトランジスタに隣接して
存在する半絶縁性領域に伸張して存在する構造を有する
新しい構造のヘテロ接合バイポーラトランジスタおよび
その製造方法を提供しようとするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のヘテロ接合バイ
ポーラトランジスタでは、当該ヘテロ接合バイポーラト
ランジスタ形成のもとになるエピタキシー形成した多層
構造材料において、当該ヘテロ接合バイポーラトランジ
スタに対応する部分の周辺部を表面から半絶縁性化する
工程と、当該多層構造材料の保護層を形成する工程と、
当該保護層の上に当該エミッタから当該ヘテロ接合バイ
ポーラトランジスタに隣接する当該半絶縁性領域にひろ
がったマスク材料層を形成する工程と、当該マスク材料
層をマスクとして周辺部の当該保護層をエッチング除去
する工程と、当該マスク材料層の周辺部の当該多層構造
材料をエッチングしてベース材料層を露出せしめるか、
もしくは少くとも当該エミッタ材料層の上部の当該エミ
ッタと同型のキャリアを有する高濃度ドープ層をエッチ
ング除去して露出した当該周辺部を少くとも当該ベース
材料層まで当該ベース材料と同型のキャリアを有する半
導体材料に変換するか、もしくは当該周辺部の少くとも
エミッタ材料層をベースと同型のキャリアを有する半導
体材料に変換したのち、当該エミッタ材料層の上部の高
濃度ドープ層をエッチング除去する工程と、当該多層構
造材料の上部をフォトレジストでコートしドライエッチ
ングにより当該フォトレジストをエッチングして当該エ
ミッタの上部に形成されたマスク材料層または当該保護
層の頭出しを行ったのち、当該マスク層および当該保護
層をエッチング除去し、エミッタ周辺部に残されたフォ
トレジストを用いてエミッタ電極金属を蒸着しリフトオ
フ形成する工程とを用いることにより、エミッタ電極が
エミッタの上部の全面を覆いかつ当該ヘテロ接合バイポ
ーラトランジスタに隣接して存在する半絶縁性領域に伸
張した構造を有する新しい構造のヘテロ接合バイポーラ
トランジスタを実現する。

作用 本発明のヘテロ接合バイポーラトランジスタでは、エミ
ッタ電極がエミッタの上部の全面を覆うためエミッタ電
極の接触抵抗を従来に比べて著しく小さくできる。この
ため、従来の製造方法で製造されるヘテロ接合バイポー
ラトランジスタではエミッタのサイズが小さくなるとエ
ミッタ電極面積をエミッタよりも相当小さくしなければ
ならないので接触抵抗が著しく増大し、トランジスタの
高速化が妨げられるという問題点を解決できる。

さらに、本発明の製造方法では非常に小さなサイズのエ
ミッタでもエミッタ電極が確実に形成され、かつその金
属がヘテロ接合バイポーラトランジスタと隣接して存在
する半絶縁性領域に伸張して存在しているのでマスク合
わせが極めて容易となりエミッタ金属配線の形成が極め
て容易となる。このため、従来、微小サイズのエミッタ
の上に電極を形成し、かつ金属配線を施するのが極めて
難しかったプロセスの問題点が解決できる。また、本発
明の製造方法では、エミッタ電極を形成する前の段階で
エミッタ部分の上に保護膜層とマスク材料層からなるダ
ミーエミッタが形成されているので、これをマスクとし
てセルフアライン的にイオン注入と注入層の熱処理のプ
ロセスを入れることができるので、プロセス上のメリッ
トが極めて大きい。

実施例 以下、本発明のヘテロ接合バイポーラトランジスタおよ
びその製造方法の一実施例について図面を参照しながら
説明する。

第１図，第２図，第３図は本発明のヘテロ接合バイポー
ラトランジスタの構造例であり、第１図，第２図は断面
図、第３図は上面図である。第１図と第２図はエッチン
グとイオン注入法とを併用して形成するヘテロ接合バイ
ポーラトランジスタに本発明を適用した例である。従来
例を示す第９図，第10図，第11図とはエミッタ電極金属
７−１がエミッタの上部の全面を覆いかつヘテロ接合バ
イポーラトランジスタと隣接して存在する半絶縁性領域
14に伸張して存在し、金属配線７−２が当該半絶縁性領
域の上にのみ存在している点が異なっている。第４図か
ら第８図は本発明のエミッタ電極およびエミッタ電極配
線の製造方法を示す。第４図と第５図は製造工程での断
面図を示し、第４図の（ａ）ないし（ｄ）のプロセス
は、第５図（ｅ）ないし（ｆ）のプロセスの前段階のプ
ロセスとしても用いる。第６図は第４図（ａ）の上面
図、第７図は第４図（ｄ）の上面図、第８図は第４図
（ｉ）と第５図（ｅ）の上面図を示す。まず、ヘテロ接
合バイポーラトランジスタの作製のもとになるエピタキ
シー形成した第４図（ａ）に示した多層構造材料におい
て、第４図（ｂ）に示すようにヘテロ接合バイポーラト
ランジスタを形成する部分13を第６図のようにマスク
し、周辺部14にイオン注入し半絶縁性領域を形成する。
ついで、マスク13を除去し、第４図（ａ）の多層構造材
料の上に、SiO_X絶縁膜15を第４図（ｃ）のように形成す
る。この上にエミッタに対応する部分にAl層16を第４図
（ｄ），第７図に示すように蒸着，リフトオフ形成す
る。このAl層をマスクとしてマスク周辺部のSiO_xをエッ
チング除去し、さらに第４図（ａ）の多層構造材料をエ
ッチングしてベース形成材料層４を第５図（ａ）のよう
に露出せしめるか、もしくはエミッタの上部に高ドープ
層６を第４図（ｅ）のように露出せしめる。このあと第
４図（ｆ）または第５図（ｂ）のように全面をフォトレ
ジスト17でコートし、ドライエッチング法を用いて第４
図（ｇ）または第５図（ｃ）のようにAl層16またはSiO_X
層15の頭出しを行う。ついでAl層16とSiO_X層15をエッチ
ング除去し、第４図（ｈ）または第５図（ｄ）のように
くぼみ18を形成する。ついで、くぼみ18の周辺部のフォ
トレジスト17をマスクとしてエミッタ電極金属を蒸着，
リフトオフし第４図（ｉ），第８図または第５図
（ｅ），第８図のようにエミッタ電極７−１を形成す
る。

上記したエミッタ電極の形成プロセスはは第１図，第２
図，第３図の各種のタイプのヘテロ接合バイポーラトラ
ンジスタの作製につぎのように用いられる。第１図のタ
イプでは、第４図の（ａ）→（ｂ）→（ｅ）→（ｄ）の
プロセスにつづいて第５図の（ａ）→（ｂ）→（ｃ）→
（ｄ）→（ｅ）→（ｆ）のプロセスによりエミッタ電極
を形成する。そのプロセスの途中で、第５図（ａ）のよ
うにベース材料層を露出したのち、エミッタの上部に形
成されているダミーエミッタをマスクとして用いて二段
階のイオン注入とアニール熱処理により半絶縁性領域11
とベースと同タイプの高ドープの領域10の形成を行う
が、この場合には半絶縁性領域11の形成は目的により必
ずしも必要でない。また、第４図（ｄ）のあと保護層を
エッチング除去した段階でイオン注入し、そのあと第５
図（ａ）に示すようにベース材料層を露出することもで
きる。第５図（ｅ）のプロセスを経てエミッタ電極が形
成されたあとは、コレクタ電極形成のために下地の高ド
ープ層２を第５図（ｆ）のようにエッチングにより露出
せしめ、コレクタ電極９−１を形成し、さらにベース電
極８−１を形成する。このあと、トランジスタの周辺部
をイオン注入により深く絶縁化するかもしくは絶縁膜を
つけてその上に金属配線を施し第３図の上面図の構造と
する。第２図のタイプでは、第４図の（ａ）→（ｂ）→
（ｃ）→（ｄ）→（ｅ）→（ｆ）→（ｇ）→（ｈ）→
（ｉ）→（ｊ）のプロセスによりエミッタ電極を形成す
る。そのプロセスの途中で第４図（ｅ）のようにエミッ
タ材料層を露出したのちエミッタの上部に形成されてい
るダミーエミッタをマスクとして用いて、二段階のイオ
ン注入とアニール熱処理により半絶縁性領域11とベース
と同タイプの高ドープの領域10の形成を行うが、目的に
よっては半絶縁性領域11および高ドープ領域10の形成は
必ずしも必要ではない。このプロセスでは残されている
エミッタ形成半導体材料層をベースと同型のキャリアを
有する半導体材料層に変えるか、または、第４図（ｄ）
のあと保護層をエッチング除去した段階でイオン注入
し、エミッタ材料層をベースと同型のキャリアを有する
半導体材料層に変えたのち、第４図（ｅ）に示すように
エッチングして当該半導体材料層を露出してももちろん
良い。このあと第４図（ｊ）のようにエッチングにより
下地の高ドープ層２を露出せしめ、コレクタ電極９−１
を形成し、さらにベース電極８−１を形成する。このあ
と、トランジスタの周辺部をイオン注入により深く絶縁
化するかもしくは絶縁膜をつけて金属配線を施し、第３
図の上面図の構造とする。

実施例に示したSiO_X15はイオン注入時と多層構造材料の
エッチングのためのマスクとしての役割およびイオン注
入後のアニール熱処理において、多層構造材料層がSiO_X
層の上部に形成した材料の拡散により損われるのを防ぐ
保護層としての役割を果す。保護層としては、SiO_Xの他
にSiN_X薄膜や当該多層構造材料をエッチングするエッチ
ャントもしくはエッチング方式で侵されない材料を用い
ることができる。

実施例に示したエミッタからトランジスタと隣接した半
絶縁性領域に伸張して存在するマスク材料層16は、SiO_X
などの保護層をドライエッチングするためのマスクとし
ての役割を果す。この層は保護層のエッチングのための
マスクとしての役割を果したあとはあってもなくても良
いので各種の金属を用いることができる。

実施例では、トランジスタの構造例として、ベース電極
がエミッタの両サイドに形成された構造を用いている
が、ベース電極の片側にあるタイプでももちろん良い。
また、実施例では、コレクタ電極も上方にとった構造を
用いているが、コレクタ電極は基板１がコレクタと同タ
イプの高ドープの材料の場合には基板の下側からもとる
ことができるのは勿論のことである。また、トランジス
タ周辺の絶縁化のプロセス（第４図（ｂ））の段階で、
ベースとコレクタ電極の間についても、下地の高ドープ
層２が絶縁化されない程度に絶縁化すれば、エミッタ・
ベースおよびコレクタ電極が同一平面に形成されるプレ
ーナ型のヘテロ接合バイポーラトランジスタの作製も可
能である。

発明の効果 以上のように、本発明では、エミッタとコレクタのうち
少くともエミッタとしてのベースよりもバンドギャップ
の大きい半導体材料を用い、エミッタを上方に設けたヘ
テロ接合バイポーラトランジスタを、ヘテロ接合バイポ
ーラトランジスタ形成のもとになるエピタキシー形成し
た多層構造材料から形成するプロセスにおいて、まず、
当該ヘテロ接合バイポーラトランジスタを形成する部分
の周辺部を半絶縁性化し、ついで当該多層構造材料の上
に保護層を設け、当該保護層の上に当該エミッタに対応
する部分から当該半絶縁性領域に伸張したマスク材料層
を形成し、当該マスク材料の周辺部の当該保護層をエッ
チング除去し、さらに当該マスク材料層の周辺部の当該
多層構造材料層をエッチングして当該ベース材料層を露
出せしめるかもしくは当該エミッタ材料層の上部の高濃
度ドープ層をエッチング除去して露出した当該周辺部を
少くとも当該ベース材料層まで当該ベース材料と同型の
キャリアを有する半導体材料に変えるか、もしくは当該
周辺部の少くともエミッタ材料層をベースと同型のキャ
リアを有する半導体材料層に変えたのち、ついで全面を
フォトレジストで覆い、ドライエッチングにより当該フ
ォトレジストをエッチングして当該エミッタの上部に形
成された当該マスク材料層または保護層の頭出しを行っ
たのち、当該マスク材料層および当該保護層をエッチン
グ除去し、当該エミッタ周辺部に残されたフォトレジス
トを用いて当該エミッタから当該半絶縁性領域に伸張し
たエミッタ電極金属を蒸着，リフトオフ形成することを
特徴とする製造方法を用いることにより、エミッタの上
部の全面をエミッタ電極金属が覆いかつ当該ヘテロ接合
バイポーラトランジスタの周辺部の半絶縁性領域に伸張
して存在する構造を有することを特徴とするヘテロ接合
バイポーラトランジスタを作製する。

本発明の製造方法ではエミッタ電極金属がエミッタの上
部の全面に確実に容易に形成され、かつヘテロ接合バイ
ポーラトランジスタに隣接した周辺部の半絶縁性領域に
伸張した構造を有するので、従来極めて難しかった微小
サイズのエミッタへの電極および配線形成のプロセスが
著しく容易になる。また、本発明の製造方法では、イオ
ン注入法によるコレクタ面積の低減プロセスと併用する
ことができるので、ヘテロ接合バイポーラトランジスタ
の製造にとって極めて重要である。また、本発明の製造
方法によって製造される本発明のヘテロ接合バイポーラ
トランジスタでは、エミッタ電極がエミッタの上側全面
に形成されていることからエミッタ電極の接触抵抗が従
来に比べて著しく小さくなり、トランジスタの高速化に
とって極めて有効となる。この効果は、微小サイズのヘ
テロ接合バイポーラトランジスタの作製の場合にとくに
大きくなる。

【図面の簡単な説明】

第１図，第２図は本発明のヘテロ接合バイポーラトラン
ジスタの断面図、第３図は本発明のヘテロ接合バイポー
ラトランジスタの上面図、第４図（ａ）〜（ｊ），第５
図（ａ）〜（ｆ）は、本発明のヘテロ接合バイポーラト
ランジスタの製造方法を示す工程図、第６図は第４図
（ｂ）の上面図、第７図は第４図（ｄ）の上面図、第８
図は第４図（ｉ）と第５図（ｅ）の上面図、第９図，第
10図は従来のヘテロ接合バイポーラトランジスタの断面
図、第11図は従来のヘテロ接合バイポーラトランジスタ
の上面図、第12図（ａ）〜（ｆ），第13図（ａ）〜
（ｆ）はその製造方法を示す工程図である。 １……基板、２……高ドープ下地層、３……コレクタも
しくはコレクタ形成の半導体材料層、４……ベースもし
くはベース形成の半導体材料層、５……エミッタもしく
はエミッタ形成の半導体材料層、６……エミッタのオー
ミック電極を容易にするための高ドープの半導体材料
層、７−１……エミッタ電極金属、７−２……エミッタ
電極配線金属、８−１……ベース電極金属、８−２……
ベース電極配線金属、９−１……コレクタ電極金属、９
−２……コレクタ電極配線金属、10……ベースと同タイ
プの高ドープ領域、11……イオン注入による半絶縁性領
域、12……絶縁膜、13……トランジスタ形成部およびそ
の周辺の絶縁化用マスク、14……トランジスタ周辺の絶
縁化領域、15……保護層、16……金属マスク層、17……
フォトレジスト、18……エミッタのリフトオフ形成のた
めのくぼみ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】バイポーラトランジスタのエミッタとコレ
   クタのうち少くともエミッタとしてベースよりもバンド
   ギャップの大きい半導体材料を用い、前記エミッタを上
   側に設けた前記ヘテロ接合バイポーラトランジスタにお
   いて、前記エミッタの電極金属が前記エミッタの上部の
   全面を覆いかつ前記ヘテロ接合バイポーラトランジスタ
   と隣接して存在する半絶縁性領域に伸張して存在するこ
   とを特徴とするヘテロ接合バイポーラトランジスタ。
2. 【請求項２】バイポーラトランジスタのエミッタとコレ
   クタのうち少くともエミッタとしてベースよりもバンド
   ギャップの大きい半導体材料を用い、前記エミッタを上
   側に設けた前記ヘテロ接合バイポーラトランジスタを、
   前記エミッタ形成のためのバンドギャップの大きい半導
   体材料層、前記ベース形成のための半導体材料層および
   前記コレクタ形成のための半導体材料層を少くとも含む
   エピタキシー形成した多層構造材料から形成する製造プ
   ロセスにおいて、前記多層構造材料の前記ヘテロ接合バ
   イポーラトランジスタを形成する部分の周辺部を半絶縁
   性化する工程と、前記多層構造材料の表面に保護層を設
   ける工程と、前記保護層の上に前記エミッタから前記ヘ
   テロ接合バイポーラトランジスタに隣接する前記半絶縁
   性領域にひろがったマスク材料層を形成する工程と、前
   記マスク材料層の周辺部の前記保護層を除去する工程
   と、前記マスク材料層の周辺部の前記多層構造材料を、
   エッチングして前記ベース材料層を露出するか、もしく
   は少くとも前記エミッタ材料層の上部の前記エミッタと
   同型のキャリアを有する高濃度ドープ層をエッチング除
   去して露出した前記周辺部を少くとも前記ベース材料層
   まで前記ベース材料と同型のキャリアを有する半導体材
   料に変換するか、もしくは前記周辺部の少くともエミッ
   タ材料層をベースと同型のキャリアを有する半導体材料
   に変換したのち、前記エミッタ材料層の上部の高濃度ド
   ープ層をエッチング除去する工程と、前記多層構造材料
   の上部をフォトレジストでコートし、ドライエッチング
   により前記フォトレジストをエッチングして前記エミッ
   タの上部に形成された前記マスク材料層もしくは前記保
   護層の頭出しを行ったのち、前記マスク材料層および前
   記保護層をエッチング除去し、前記エミッタ周辺部に残
   されたフォトレジストを用いてエミッタ電極金属を蒸着
   しリフトオフ形成する工程とを用いて製造することを特
   徴とするヘテロ接合バイポーラトランジスタの製造方
   法。
3. 【請求項３】マスク材料層として金属を用いることを特
   徴とする特許請求の範囲第（２）項記載のヘテロ接合バ
   イポーラトランジスタの製造方法。
4. 【請求項４】保護層として、酸化シリコンもしくは窒化
   シリコンを用いることを特徴とする特許請求の範囲第
   （２）項記載のヘテロ接合バイポーラトランジスタの製
   造方法。
5. 【請求項５】マスク材料層として金属を用い、かつ保護
   層として酸化シリコンもしくは窒化シリコンを用いるこ
   とを特徴とする特許請求の範囲第（２）項記載のヘテロ
   接合バイポーラトランジスタの製造方法。