JPH07120662B2 - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタの製造方法Info
- Publication number
- JPH07120662B2 JPH07120662B2 JP10793786A JP10793786A JPH07120662B2 JP H07120662 B2 JPH07120662 B2 JP H07120662B2 JP 10793786 A JP10793786 A JP 10793786A JP 10793786 A JP10793786 A JP 10793786A JP H07120662 B2 JPH07120662 B2 JP H07120662B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- bipolar transistor
- heterojunction bipolar
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は超高速・超高周波トランジスタとして有望なヘ
テロ接合バイポーラトランジスタの製造方法に関するも
のである。
テロ接合バイポーラトランジスタの製造方法に関するも
のである。
従来の技術 近年、バイポーラトランジスタのエミッタとしてベース
よりもバンドギャップの大きい半導体材料を用いたヘテ
ロ接合バイポーラトランジスタは超高速・超高周波トラ
ンジスタの有力候補の一つとして研究がさかんに行われ
るにいたっている。
よりもバンドギャップの大きい半導体材料を用いたヘテ
ロ接合バイポーラトランジスタは超高速・超高周波トラ
ンジスタの有力候補の一つとして研究がさかんに行われ
るにいたっている。
以下図面を参照しながら、従来のヘテロ接合バイポーラ
トランジスタおよびその製造方法について説明する。
トランジスタおよびその製造方法について説明する。
第７図、第８図は、従来のエミッタを上側に設けた正常
型のヘテロ接合バイポーラトランジスタの構造例を示
す。第７図はトランジスタの断面図、第８図はトランジ
スタの上面図である。第９図は、第７図、第８図に示し
たヘテロ接合バイポーラトランジスタの製造方法を示
す。第７図、第８図と第９図において、１は基板、２は
コレクタのオーミック電極の形成を容易にしかつ基板の
欠陥の影響を緩和するためのコレクタと同タイプの下地
層、３はコレクタまたはコレクタを形成するための層、
４はベースまたはベースを形成するための層、５はエミ
ッタまたはエミッタを形成するための層、６はエミッタ
のオーミックコンタクト電極の形成を容易にするための
高濃度ドープ層、７−１はエミッタ電極金属、７−２は
エミッタ電極配線金属、８−１はベース電極金属、８−
２はベース電極配線金属、９−１はコレクタ電極金属、
９−２はコレクタ電極配線金属、10は絶縁膜である。
型のヘテロ接合バイポーラトランジスタの構造例を示
す。第７図はトランジスタの断面図、第８図はトランジ
スタの上面図である。第９図は、第７図、第８図に示し
たヘテロ接合バイポーラトランジスタの製造方法を示
す。第７図、第８図と第９図において、１は基板、２は
コレクタのオーミック電極の形成を容易にしかつ基板の
欠陥の影響を緩和するためのコレクタと同タイプの下地
層、３はコレクタまたはコレクタを形成するための層、
４はベースまたはベースを形成するための層、５はエミ
ッタまたはエミッタを形成するための層、６はエミッタ
のオーミックコンタクト電極の形成を容易にするための
高濃度ドープ層、７−１はエミッタ電極金属、７−２は
エミッタ電極配線金属、８−１はベース電極金属、８−
２はベース電極配線金属、９−１はコレクタ電極金属、
９−２はコレクタ電極配線金属、10は絶縁膜である。
以上のように構成されたヘテロ接合バイポーラトランジ
スタについてその動作について説明する。
スタについてその動作について説明する。
ヘテロ接合バイポーラトランジスタの高速動作の指標で
あるfTおよびfmは次のように表わされる。
あるfTおよびfmは次のように表わされる。
ここに、τE（エミッタ空乏層走行時間）＝γE（CBC＋C
EB＋CPB）、τB（ベース走向行時間）＝WB 2／nDB、τC
（コレクタ空乏層走向時間）＝WC／2VS、τCC（コレク
タ空乏層充電時間）＝（REE＋RC）（CBC＋CPC）、RBは
ベース抵抗、CCBはベース・コレクタ間容量、CEBはベー
ス・エミッタ間容量、CPBはベース層浮遊容量、CPCはコ
レクタ層浮遊容量、WBはベース層の厚さ、DBはベース層
拡散係数、WCはコレクタ空乏層の厚さ、VSはコレクタ走
向速度、REEはエミッタコンタクト抵抗、RCはコレクタ
抵抗、γEはエミッタの動抵抗である。
EB＋CPB）、τB（ベース走向行時間）＝WB 2／nDB、τC
（コレクタ空乏層走向時間）＝WC／2VS、τCC（コレク
タ空乏層充電時間）＝（REE＋RC）（CBC＋CPC）、RBは
ベース抵抗、CCBはベース・コレクタ間容量、CEBはベー
ス・エミッタ間容量、CPBはベース層浮遊容量、CPCはコ
レクタ層浮遊容量、WBはベース層の厚さ、DBはベース層
拡散係数、WCはコレクタ空乏層の厚さ、VSはコレクタ走
向速度、REEはエミッタコンタクト抵抗、RCはコレクタ
抵抗、γEはエミッタの動抵抗である。
ヘテロ接合バイポーラトランジスタではエミッタとして
ベースよりもバンドギャップの大きい半導体材料を用い
ることによりベースからエミッタへの正孔のリーク（np
n型の場合）がおさえられるので、通常のバイポーラト
ランジスタと反対にベースを高ドープ、エミッタとコレ
クタを低ドープにすることができる。このことによりト
ランジスタの高速・高周波化にとって重要なベース抵抗
RBの低減をはかることができるのでfmが大きくなる。さ
らに、一般にバイポーラトランジスタにおいてはCEB、C
CBは接合容量のドーピングによる因子CEB（n,h）、CCB
（n,h）と接合面積AEB、ACBとの積で表わされる。ヘテ
ロ接合バイポーラトランジスタでは、エミッタとコレク
タが低ドープ、ベースが高ドープとなっているため、C
EB（n,h）、CCB（n,h）はエミッタ、コレクタのドーピ
ングにのみ依存しCEB、CCBは次のようになる。
ベースよりもバンドギャップの大きい半導体材料を用い
ることによりベースからエミッタへの正孔のリーク（np
n型の場合）がおさえられるので、通常のバイポーラト
ランジスタと反対にベースを高ドープ、エミッタとコレ
クタを低ドープにすることができる。このことによりト
ランジスタの高速・高周波化にとって重要なベース抵抗
RBの低減をはかることができるのでfmが大きくなる。さ
らに、一般にバイポーラトランジスタにおいてはCEB、C
CBは接合容量のドーピングによる因子CEB（n,h）、CCB
（n,h）と接合面積AEB、ACBとの積で表わされる。ヘテ
ロ接合バイポーラトランジスタでは、エミッタとコレク
タが低ドープ、ベースが高ドープとなっているため、C
EB（n,h）、CCB（n,h）はエミッタ、コレクタのドーピ
ングにのみ依存しCEB、CCBは次のようになる。
ここで、nE，nCはそれぞれエミッタのキャリア濃度、コ
レクタのキャリア濃度であり、因子CEB（n,h）はエミッ
タ・ベース間の単位面積あたりの容量、CCB（n,h）はコ
レクタ・ベース間の単位面積あたりの容量であり、因子
CEB（n,h）はエミッタ、ベースのキャリア濃度に依存
し、また因子CCB（n,h）はベース、コレクタのキャリア
濃度に依存する。従って、ヘテロ接合バイポーラトラン
ジスタでは通常のバイポーラトランジスタに比べて
CEB、CCBが小さくなるので、τE、τCCが小さくなりfT
の増大が可能となる。また、CEBが小さくなるので前記
したRBが小さいことと合わせてfmを大きくすることが可
能となる。
レクタのキャリア濃度であり、因子CEB（n,h）はエミッ
タ・ベース間の単位面積あたりの容量、CCB（n,h）はコ
レクタ・ベース間の単位面積あたりの容量であり、因子
CEB（n,h）はエミッタ、ベースのキャリア濃度に依存
し、また因子CCB（n,h）はベース、コレクタのキャリア
濃度に依存する。従って、ヘテロ接合バイポーラトラン
ジスタでは通常のバイポーラトランジスタに比べて
CEB、CCBが小さくなるので、τE、τCCが小さくなりfT
の増大が可能となる。また、CEBが小さくなるので前記
したRBが小さいことと合わせてfmを大きくすることが可
能となる。
次にそれらのヘテロ接合バイポーラトランジスタの製造
方法について説明する。第７図のタイプのヘテロ接合バ
イポーラトランジスタでは、まずヘテロ接合バイポーラ
トランジスタの作製のもとになる第９図（ａ）に示した
エピタキシー形成した多層構造材料からフォトリソグラ
フィとエッチングにより、高ドープ層６とエミッタ層５
をエッチングしてエミッタ・メサを形成し、ついでベー
ス・メサを形成し、コレクタ電極形成のために高ドープ
層２を露出せしめ、第９図（ｂ）の構造を形成する。つ
いで、SiOxなどの絶縁膜10で全面を覆い、フォトリソグ
ラフィを用いて絶縁膜10に穴をあけエミッタ電極金属７
−１、コレクタ電極金属９−１およびベース電極金属８
−１を第９図（ｃ）のように形成する。さらにこの上
に、第９図（ｄ）に示すように配線金属７−２、８−
２、９−２を形成し第８図のように金属配線が形成され
る。
方法について説明する。第７図のタイプのヘテロ接合バ
イポーラトランジスタでは、まずヘテロ接合バイポーラ
トランジスタの作製のもとになる第９図（ａ）に示した
エピタキシー形成した多層構造材料からフォトリソグラ
フィとエッチングにより、高ドープ層６とエミッタ層５
をエッチングしてエミッタ・メサを形成し、ついでベー
ス・メサを形成し、コレクタ電極形成のために高ドープ
層２を露出せしめ、第９図（ｂ）の構造を形成する。つ
いで、SiOxなどの絶縁膜10で全面を覆い、フォトリソグ
ラフィを用いて絶縁膜10に穴をあけエミッタ電極金属７
−１、コレクタ電極金属９−１およびベース電極金属８
−１を第９図（ｃ）のように形成する。さらにこの上
に、第９図（ｄ）に示すように配線金属７−２、８−
２、９−２を形成し第８図のように金属配線が形成され
る。
発明が解決しようとする問題点 しかしながら、第７図、第８図および第９図のような構
造と製造方法では、トランジスタのサイズが小さくなれ
ばなるほどエミッタの上に電極および金属配線を施すの
が難しいというプロセス上の難点があり、エミッタの横
巾の非常に小さいトランジスタでは、実際上電極および
金属配線を施すのが不可能に近かった。トランジスタの
サイズが小さくなると電極面積の占める割合が小さくな
りエミッタと電極との接触抵抗REEが大きくなるためfT
を大きくするための障害となるという問題点があった。
造と製造方法では、トランジスタのサイズが小さくなれ
ばなるほどエミッタの上に電極および金属配線を施すの
が難しいというプロセス上の難点があり、エミッタの横
巾の非常に小さいトランジスタでは、実際上電極および
金属配線を施すのが不可能に近かった。トランジスタの
サイズが小さくなると電極面積の占める割合が小さくな
りエミッタと電極との接触抵抗REEが大きくなるためfT
を大きくするための障害となるという問題点があった。
本発明は上記問題点に鑑み、第７図、第８図７−１のエ
ミッタ電極金属がエミッタの上部の全面を覆いかつ当該
ヘテロ接合バイポーラトランジスタに隣接して存在する
半絶縁性領域に伸張して存在する構造を有する新しい構
造のヘテロ接合バイポーラトランジスタの製造方法を提
供しようとするものである。
ミッタ電極金属がエミッタの上部の全面を覆いかつ当該
ヘテロ接合バイポーラトランジスタに隣接して存在する
半絶縁性領域に伸張して存在する構造を有する新しい構
造のヘテロ接合バイポーラトランジスタの製造方法を提
供しようとするものである。
問題点を解決するための手段 上記問題点を解決するために、本発明のヘテロ接合バイ
ポーラトランジスタでは、当該ヘテロ接合バイポーラト
ランジスタ形成のもとになるエピタキシー形成した多層
構造材料において、当該ヘテロ接合バイポーラトランジ
スタに対応する部分の周辺部を表面から半絶縁性化する
工程と、当該エミッタから当該ヘテロ接合バイポーラト
ランジスタに隣接する当該半絶縁性領域にひろがったエ
ミッタ電極金属層を形成する工程と、当該エミッタ電極
金属層をマスクとして当該マスクの周辺部の当該多層構
造材料をエッチングしてベース材料層を露出せしめる工
程と、を用いることにより、エミッタ電極が前記エミッ
タの上部の全面を覆いかつ当該ヘテロ接合バイポーラト
ランジスタに隣接して存在する半絶縁性領域に伸張した
構造を有する新しい構造のヘテロ接合バイポーラトラン
ジスタを実現する。
ポーラトランジスタでは、当該ヘテロ接合バイポーラト
ランジスタ形成のもとになるエピタキシー形成した多層
構造材料において、当該ヘテロ接合バイポーラトランジ
スタに対応する部分の周辺部を表面から半絶縁性化する
工程と、当該エミッタから当該ヘテロ接合バイポーラト
ランジスタに隣接する当該半絶縁性領域にひろがったエ
ミッタ電極金属層を形成する工程と、当該エミッタ電極
金属層をマスクとして当該マスクの周辺部の当該多層構
造材料をエッチングしてベース材料層を露出せしめる工
程と、を用いることにより、エミッタ電極が前記エミッ
タの上部の全面を覆いかつ当該ヘテロ接合バイポーラト
ランジスタに隣接して存在する半絶縁性領域に伸張した
構造を有する新しい構造のヘテロ接合バイポーラトラン
ジスタを実現する。
作用 本発明のヘテロ接合バイポーラトランジスタでは、エミ
ッタ電極がエミッタの上部の全面を覆うためエミッタ電
極の接触抵抗を従来に比べて著しく小さくできる。この
ため、従来の製造方法で製造されるヘテロ接合バイポー
ラトランジスタではエミッタのサイズが小さくなるとエ
ミッタ電極面積をエミッタよりも相当小さくしなければ
ならないので接触抵抗が著しく増大しトランジスタの高
速化が妨げられるという問題点を解決できる。
ッタ電極がエミッタの上部の全面を覆うためエミッタ電
極の接触抵抗を従来に比べて著しく小さくできる。この
ため、従来の製造方法で製造されるヘテロ接合バイポー
ラトランジスタではエミッタのサイズが小さくなるとエ
ミッタ電極面積をエミッタよりも相当小さくしなければ
ならないので接触抵抗が著しく増大しトランジスタの高
速化が妨げられるという問題点を解決できる。
さらに本発明の製造方法では非常に小さなサイズのエミ
ッタでもエミッタ電極が確実に形成され、かつその金属
がヘテロ接合バイポーラトランジスタと隣接して存在す
る半絶縁性領域に伸張して存在しているので金属配線の
形成が極めて容易となる。このため、従来、微小サイズ
のエミッタの上に電極を形成し、かつ金属配線を施する
のが極めて難しかったプロセスの問題点が解決できる。
ッタでもエミッタ電極が確実に形成され、かつその金属
がヘテロ接合バイポーラトランジスタと隣接して存在す
る半絶縁性領域に伸張して存在しているので金属配線の
形成が極めて容易となる。このため、従来、微小サイズ
のエミッタの上に電極を形成し、かつ金属配線を施する
のが極めて難しかったプロセスの問題点が解決できる。
実施例 以下、本発明のヘテロ接合バイポーラトランジスタおよ
びその製造方法の一実施例について図面を参照しながら
説明する。
びその製造方法の一実施例について図面を参照しながら
説明する。
第１図、第２図は本発明の製造方法を用いて形成される
ヘテロ接合バイポーラトランジスタの構造例であり、第
１図は断面図、第２図は上面図である。従来例を示す第
７図、第８図とはエミッタ電極金属７−１がエミッタの
上部の全面を覆いかつヘテロ接合バイポーラトランジス
タと隣接して存在する半絶縁性領域に伸張して存在し、
金属配線が当該半絶縁性領域の上にのみ存在している点
が異なっている。第３図から第６図は本発明のエミッタ
電極およびエミッタ電極配線の製造方法を示す。第３図
は製造工程での断面図を示し、第４図は第３図（ｂ）の
上面図、第５図は第３図（ｃ）の上面図、第６図は第３
図（ｅ）の上面図を示す。まず、ヘテロ接合バイポーラ
トランジスタの作製のもとになるエピタキシー形成し
た、第３図（ａ）に示した多層構造材料において、第３
図（ｂ）に示すようにヘテロ接合バイポーラトランジス
タを形成する部分11を第４図のようにマスクし、周辺部
12にイオン注入し半絶縁性領域を形成する。ついで、マ
スク11を除去し、第３図（ａ）の多層構造材料の上に、
エミッタに対応する部分にエミッタ電極金属層を第３図
（ｃ）、第５図のように形成する。このエミッタ電極金
属層をマスクとしてマスクの周辺部の多層構造材料をエ
ッチングしてベース形成材料層４を第３図（ｄ）のよう
に露出せしめ、ついで第３図（ｅ）のようにエッチング
により、コレクタ電極形成のための高ドープ層２を露出
せしめる。ついで、第３図（ｆ）のように、コレクタ電
極９−１とベース電極８−１を形成し、さらに、電極配
線金属層を形成し、第２図に示したトランジスタの上面
図の構造を形成する。
ヘテロ接合バイポーラトランジスタの構造例であり、第
１図は断面図、第２図は上面図である。従来例を示す第
７図、第８図とはエミッタ電極金属７−１がエミッタの
上部の全面を覆いかつヘテロ接合バイポーラトランジス
タと隣接して存在する半絶縁性領域に伸張して存在し、
金属配線が当該半絶縁性領域の上にのみ存在している点
が異なっている。第３図から第６図は本発明のエミッタ
電極およびエミッタ電極配線の製造方法を示す。第３図
は製造工程での断面図を示し、第４図は第３図（ｂ）の
上面図、第５図は第３図（ｃ）の上面図、第６図は第３
図（ｅ）の上面図を示す。まず、ヘテロ接合バイポーラ
トランジスタの作製のもとになるエピタキシー形成し
た、第３図（ａ）に示した多層構造材料において、第３
図（ｂ）に示すようにヘテロ接合バイポーラトランジス
タを形成する部分11を第４図のようにマスクし、周辺部
12にイオン注入し半絶縁性領域を形成する。ついで、マ
スク11を除去し、第３図（ａ）の多層構造材料の上に、
エミッタに対応する部分にエミッタ電極金属層を第３図
（ｃ）、第５図のように形成する。このエミッタ電極金
属層をマスクとしてマスクの周辺部の多層構造材料をエ
ッチングしてベース形成材料層４を第３図（ｄ）のよう
に露出せしめ、ついで第３図（ｅ）のようにエッチング
により、コレクタ電極形成のための高ドープ層２を露出
せしめる。ついで、第３図（ｆ）のように、コレクタ電
極９−１とベース電極８−１を形成し、さらに、電極配
線金属層を形成し、第２図に示したトランジスタの上面
図の構造を形成する。
実施例では、トランジスタの構造例として、ベース電極
がエミッタの両サイドに形成された構造を用いている
が、ベース電極の片側にあるタイプでももちろん良い。
また、実施例では、コレクタ電極も上方にとった構造を
もちいているが、コレクタ電極は基板１がコレクタと同
タイプの高ドープの材料の場合には基板の下側からもと
ることができるのは勿論のことである。また、トランジ
スタ周辺部の絶縁化のプロセス（第３図（ｂ））の段階
で、ベースとコレクタ電極の間についても、下地の高ド
ープ層２が絶縁化されない程度に絶縁化すれば、エミッ
タ・ベースおよびコレクタ電極がほぼ同一平面に形成さ
れるプレー＋型のヘテロ接合バイポーラトランジスタの
作製も可能である。
がエミッタの両サイドに形成された構造を用いている
が、ベース電極の片側にあるタイプでももちろん良い。
また、実施例では、コレクタ電極も上方にとった構造を
もちいているが、コレクタ電極は基板１がコレクタと同
タイプの高ドープの材料の場合には基板の下側からもと
ることができるのは勿論のことである。また、トランジ
スタ周辺部の絶縁化のプロセス（第３図（ｂ））の段階
で、ベースとコレクタ電極の間についても、下地の高ド
ープ層２が絶縁化されない程度に絶縁化すれば、エミッ
タ・ベースおよびコレクタ電極がほぼ同一平面に形成さ
れるプレー＋型のヘテロ接合バイポーラトランジスタの
作製も可能である。
発明の効果 以上のように、本発明では、エミッタとコレクタのうち
少くともエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用い、エミッタを上方に設けたヘテ
ロ接合バイポーラトランジスタを、ヘテロ接合バイポー
ラトランジスタ形成のもとになるエピタキシー形成した
多層構造材料から形成するプロセスにおいて、まず、当
該ヘテロ接合バイポーラトランジスタを形成する部分の
周辺部を半絶縁性化し、当該エミッタに対応する部分か
ら当該半絶縁性領域に伸張したエミッタ電極金属層を形
成し、当該エミッタ電極金属層をマスクとして当該マス
クの周辺部の当該多層構造材料層をエッチングして当該
ベース材料層を露出せしめることを特徴とする製造方法
を用いることにより、エミッタの上部の全面をエミッタ
電極金属が覆いかつ当該ヘテロ接合バイポーラトランジ
スタの周辺部の半絶縁性領域に伸張して存在する構造を
有することを特徴とするヘテロ接合バイポーラトランジ
スタを作製する。
少くともエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用い、エミッタを上方に設けたヘテ
ロ接合バイポーラトランジスタを、ヘテロ接合バイポー
ラトランジスタ形成のもとになるエピタキシー形成した
多層構造材料から形成するプロセスにおいて、まず、当
該ヘテロ接合バイポーラトランジスタを形成する部分の
周辺部を半絶縁性化し、当該エミッタに対応する部分か
ら当該半絶縁性領域に伸張したエミッタ電極金属層を形
成し、当該エミッタ電極金属層をマスクとして当該マス
クの周辺部の当該多層構造材料層をエッチングして当該
ベース材料層を露出せしめることを特徴とする製造方法
を用いることにより、エミッタの上部の全面をエミッタ
電極金属が覆いかつ当該ヘテロ接合バイポーラトランジ
スタの周辺部の半絶縁性領域に伸張して存在する構造を
有することを特徴とするヘテロ接合バイポーラトランジ
スタを作製する。
本発明の製造方法ではエミッタ電極金属がエミッタの上
部の全面に確実に容易に形成され、かつヘテロ接合バイ
ポーラトランジスタに隣接した周辺部の半絶縁性領域に
伸張した構造を有するので、従来極めて難しかった微小
サイズのエミッタへの電極および配線形成のプロセスが
著しく容易になる。また、本発明の製造方法によって製
造される本発明のヘテロ接合バイポーラトランジスタで
は、エミッタ電極がエミッタの上側全面に形成されてい
ることからエミッタ電極の接触抵抗が従来に比べて著し
く小さくなり、トランジスタの高速化にとって極めて有
効となる。この効果は、微小サイズのヘテロ接合バイポ
ーラトランジスタの作製の場合にとくに大きくなる。
部の全面に確実に容易に形成され、かつヘテロ接合バイ
ポーラトランジスタに隣接した周辺部の半絶縁性領域に
伸張した構造を有するので、従来極めて難しかった微小
サイズのエミッタへの電極および配線形成のプロセスが
著しく容易になる。また、本発明の製造方法によって製
造される本発明のヘテロ接合バイポーラトランジスタで
は、エミッタ電極がエミッタの上側全面に形成されてい
ることからエミッタ電極の接触抵抗が従来に比べて著し
く小さくなり、トランジスタの高速化にとって極めて有
効となる。この効果は、微小サイズのヘテロ接合バイポ
ーラトランジスタの作製の場合にとくに大きくなる。
第１図は本発明のヘテロ接合バイポーラトランジスタの
断面図、第２図は本発明のヘテロ接合パイポーラトラン
ジスタの上面図、第３図（ａ）〜（ｆ）は、本発明のヘ
テロ接合バイポーラトランジスタの製造方法を示す工程
図、第４図は第３図（ｂ）の上面図、第５図は第３図
（ｃ）の上面図、第６図は第３図（ｅ）の上面図、第７
図は従来のヘテロ接合バイポーラトランジスタの断面
図、第８図は従来のヘテロ接合バイポーラトランジスタ
の上面図、第９図（ａ）〜（ｄ）はその製造方法を示す
工程図である。 １……基板、２……高ドープ下地層、３……コレクタも
しくはコレクタ形成の半導体材料層、４……ベースもし
くはベース形成の半導体材料層、５……エミッタもしく
はエミッタ形成の半導体材料層、６……エミッタのオー
ミック電極を容易にするための高ドープの半導体材料
層、７−１……エミッタ電極金属、７−２……エミッタ
電極配線金属、８−１……ベース電極金属、８−２……
ベース電極配線金属、９−１……コレクタ電極金属、９
−２……コレクタ電極配線金属、10……絶縁膜、11……
トランジスタ形成部およびその周辺の絶縁化用マスク、
12……トランジスタ周辺の絶縁化領域。
断面図、第２図は本発明のヘテロ接合パイポーラトラン
ジスタの上面図、第３図（ａ）〜（ｆ）は、本発明のヘ
テロ接合バイポーラトランジスタの製造方法を示す工程
図、第４図は第３図（ｂ）の上面図、第５図は第３図
（ｃ）の上面図、第６図は第３図（ｅ）の上面図、第７
図は従来のヘテロ接合バイポーラトランジスタの断面
図、第８図は従来のヘテロ接合バイポーラトランジスタ
の上面図、第９図（ａ）〜（ｄ）はその製造方法を示す
工程図である。 １……基板、２……高ドープ下地層、３……コレクタも
しくはコレクタ形成の半導体材料層、４……ベースもし
くはベース形成の半導体材料層、５……エミッタもしく
はエミッタ形成の半導体材料層、６……エミッタのオー
ミック電極を容易にするための高ドープの半導体材料
層、７−１……エミッタ電極金属、７−２……エミッタ
電極配線金属、８−１……ベース電極金属、８−２……
ベース電極配線金属、９−１……コレクタ電極金属、９
−２……コレクタ電極配線金属、10……絶縁膜、11……
トランジスタ形成部およびその周辺の絶縁化用マスク、
12……トランジスタ周辺の絶縁化領域。
Claims (1)
- 【請求項１】バイポーラトランジスタのエミッタとコレ
クタのうち少くともエミッタとしてベースよりもバンド
ギャップの大きい半導体材料を用い、前記エミッタを上
側に設けた前記ヘテロ接合バイポーラトランジスタを、
前記エミッタ形成のためのバンドギャップの大きい半導
体材料層、前記ベース形成のための半導体材料層および
前記コレクタ形成のための半導体材料層を少くとも含む
エピタキシー形成した多層構造材料から形成する製造プ
ロセスにおいて、前記多層構造材料の前記ヘテロ接合バ
イポーラトランジスタを形成する部分の周辺部を半絶縁
性化する工程と、前記多層構造材料の上に前記エミッタ
から前記ヘテロ接合バイポーラトランジスタに隣接する
前記半絶縁性領域にひろがったエミッタ電極金属層を形
成する工程と、前記エミッタ電極金属層をマスクとして
前記マスクの周辺部の前記多層構造材料をエッチングし
て前記ベース材料層を露出する工程と、を用いることを
特徴とする、前記エミッタの電極金属が前記エミッタの
上部の全面を覆い、かつ前記ヘテロ接合バイポーラトラ
ンジスタと隣接して存在する前記半絶縁性領域に伸張し
て存在するヘテロ接合バイポーラトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10793786A JPH07120662B2 (ja) | 1986-05-12 | 1986-05-12 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10793786A JPH07120662B2 (ja) | 1986-05-12 | 1986-05-12 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264665A JPS62264665A (ja) | 1987-11-17 |
| JPH07120662B2 true JPH07120662B2 (ja) | 1995-12-20 |
Family
ID=14471829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10793786A Expired - Lifetime JPH07120662B2 (ja) | 1986-05-12 | 1986-05-12 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120662B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189166A (ja) * | 1988-01-25 | 1989-07-28 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
-
1986
- 1986-05-12 JP JP10793786A patent/JPH07120662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264665A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0558100B1 (en) | Bipolar transistor | |
| US4644383A (en) | Subcollector for oxide and junction isolated IC's | |
| US4407059A (en) | Method of producing semiconductor device | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPH07120662B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH07120663B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS6237539B2 (ja) | ||
| JPH10270683A (ja) | 半導体装置及びその製造方法 | |
| JPH07120658B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS60164356A (ja) | 半導体装置 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPH07120661B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH07120659B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07120660B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0612776B2 (ja) | 半導体装置 | |
| JPH06291134A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPS63138774A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS58222568A (ja) | 半導体装置 | |
| JPS6225258B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |