JPH06291134A - ヘテロ接合バイポ―ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ―ラトランジスタの製造方法Info
- Publication number
- JPH06291134A JPH06291134A JP7937693A JP7937693A JPH06291134A JP H06291134 A JPH06291134 A JP H06291134A JP 7937693 A JP7937693 A JP 7937693A JP 7937693 A JP7937693 A JP 7937693A JP H06291134 A JPH06291134 A JP H06291134A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- contact
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半絶縁性基板上に予めコレクタコンタクトと
なる高濃度層をパターン化して形成し、その後極薄ベー
スを含んでエミッタ層までの再成長を行うことに高速化
をはかったＨＢＴを提供する。 【構成】 半絶縁性ＧａＡｓ基板上にコレクタコンタク
ト２０をパターン化して形成し、それに接続する部分を
除いてマスキングを施し、基板上にコレクタ層、ベース
層、エミッタ層及びエミッタコンタクト層２４を連続成
長により順次形成する。次に層２４上のエミッタ電極Ｅ
を形成すべき箇所にマスクキングを施し、層２４をエッ
チングにより除去してエミッタ層を露出させる。次で、
該層上のコレクタ付近にベース層に達する拡散層を形成
し、ベースコンタクトを形成し、層２ａの電極を形成す
べき位置のマスキング部までを除去して２０を露出させ
る。
なる高濃度層をパターン化して形成し、その後極薄ベー
スを含んでエミッタ層までの再成長を行うことに高速化
をはかったＨＢＴを提供する。 【構成】 半絶縁性ＧａＡｓ基板上にコレクタコンタク
ト２０をパターン化して形成し、それに接続する部分を
除いてマスキングを施し、基板上にコレクタ層、ベース
層、エミッタ層及びエミッタコンタクト層２４を連続成
長により順次形成する。次に層２４上のエミッタ電極Ｅ
を形成すべき箇所にマスクキングを施し、層２４をエッ
チングにより除去してエミッタ層を露出させる。次で、
該層上のコレクタ付近にベース層に達する拡散層を形成
し、ベースコンタクトを形成し、層２ａの電極を形成す
べき位置のマスキング部までを除去して２０を露出させ
る。
Description
【０００１】
【産業上の利用分野】本発明は，ヘテロ接合バイポ―ラ
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは高濃度，極薄ベースでありながらコレクタ・ベー
ス間容量の減少をはかったＨＢＴに関する。
トランジスタ（以下，ＨＢＴという）に関し，さらに詳
しくは高濃度，極薄ベースでありながらコレクタ・ベー
ス間容量の減少をはかったＨＢＴに関する。
【０００２】
【従来の技術】図７は従来のＨＢＴの断面構成図を示す
ものである。このような従来のＨＢＴの製作工程の概略
を説明する。 半絶縁性ＧａＡｓ基板１上に第１絶縁膜２を形成する
工程。 前記第１絶縁膜２の所望の箇所を除去して前記基板１
を露出させる工程。 前記第１絶縁膜２をマスクとして露出した基板１を所
定の深さにエッチングする工程。
ものである。このような従来のＨＢＴの製作工程の概略
を説明する。 半絶縁性ＧａＡｓ基板１上に第１絶縁膜２を形成する
工程。 前記第１絶縁膜２の所望の箇所を除去して前記基板１
を露出させる工程。 前記第１絶縁膜２をマスクとして露出した基板１を所
定の深さにエッチングする工程。
【０００３】前記エッチング穴にｎ+ / ｎ- /Undope/
ｐ++ＧａＡｓ層（４〜６）を前記基板１の表面とほぼ同
じ高さになる様にエピタキシャル成長により順次積層す
る工程（以上，図７参照）。 前記第１絶縁膜２を除去し，第２絶縁膜２ａを形成す
るとともに該第２絶縁膜に窓を設けて前記ｐ++ＧａＡｓ
層７を露出させる工程。 前記第２絶縁膜２ａをマスクとして露出したｐ++Ｇａ
Ａｓ層７およびその下の Undope ＧａＡｓ層６をエッチ
ングにより除去して前記ｎ-ＧａＡｓ層５を露出させる
工程。
ｐ++ＧａＡｓ層（４〜６）を前記基板１の表面とほぼ同
じ高さになる様にエピタキシャル成長により順次積層す
る工程（以上，図７参照）。 前記第１絶縁膜２を除去し，第２絶縁膜２ａを形成す
るとともに該第２絶縁膜に窓を設けて前記ｐ++ＧａＡｓ
層７を露出させる工程。 前記第２絶縁膜２ａをマスクとして露出したｐ++Ｇａ
Ａｓ層７およびその下の Undope ＧａＡｓ層６をエッチ
ングにより除去して前記ｎ-ＧａＡｓ層５を露出させる
工程。
【０００４】露出したｎ- 層上にｐ++／Undope／Ｎ−
ＡｌＧａＡｓ層（７ａ，６ａ，５ａ）およびエミッタキ
ャップ層１０を順次エピタキシャル成長により積層し，
前記エミッタキャップ層１０上にエミッタ電極１１を付
着させ，前記第２絶縁膜２ａ上に付着したＮ−ＡｌＧａ
Ａｓ層およびエミッタキャップ層を除去するとともに第
２絶縁膜を除去する工程（以上，図９参照）。 その後Ｐ++ＧａＡｓ層７上にベース電極１５を形成する
とともに表面からエッチングを行いコレクタコンタクト
として機能するｎ+ＧａＡｓ層４を露出させてコレクタ
電極１６を形成し図７に示すように完成する。
ＡｌＧａＡｓ層（７ａ，６ａ，５ａ）およびエミッタキ
ャップ層１０を順次エピタキシャル成長により積層し，
前記エミッタキャップ層１０上にエミッタ電極１１を付
着させ，前記第２絶縁膜２ａ上に付着したＮ−ＡｌＧａ
Ａｓ層およびエミッタキャップ層を除去するとともに第
２絶縁膜を除去する工程（以上，図９参照）。 その後Ｐ++ＧａＡｓ層７上にベース電極１５を形成する
とともに表面からエッチングを行いコレクタコンタクト
として機能するｎ+ＧａＡｓ層４を露出させてコレクタ
電極１６を形成し図７に示すように完成する。
【０００５】
【発明が解決しようとする課題】上記従来のＨＢＴでは
高速化を実現するための極薄ベースからの電極取出しが
無理なく実現することができる。しかしながら，上記の
ＨＢＴにおいてはコレクタ（ｎ-ＧａＡｓ層）５とベー
スの接合面を再成長により形成しているので，キャリア
がトラップされる等デバイスとしての機能が低下すると
いう問題があった。
高速化を実現するための極薄ベースからの電極取出しが
無理なく実現することができる。しかしながら，上記の
ＨＢＴにおいてはコレクタ（ｎ-ＧａＡｓ層）５とベー
スの接合面を再成長により形成しているので，キャリア
がトラップされる等デバイスとしての機能が低下すると
いう問題があった。
【０００６】本発明は上記従来技術の問題を解決するた
めに成されたもので，コレクタとベース及びエミッタを
連続成長が可能な構成とすることにより高速化を図った
ＨＢＴを提供することを目的とする。
めに成されたもので，コレクタとベース及びエミッタを
連続成長が可能な構成とすることにより高速化を図った
ＨＢＴを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記従来技術の問題を解
決する為の本発明の構成は， 半絶縁性ＧａＡｓ基板上にコレクタコンタクトをパ
ターン化して形成する工程。 前記コレクタコンタクト部のコレクタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にコレクタ層，ベース層，エミッタ層及びエ
ミッタコンタクト層を連続成長により順次形成する工
程。 前記コレクタ上に位置する前記エミッタコンタクト
層上のエミッタ電極を形成すべき箇所にマスクキングを
施し，前記工程で形成したエミッタコンタクト層をエ
ッチングにより除去してエミッタ層を露出させる工程。 前記露出させたエミッタ層上の前記コレクタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程。 前記コレクタコンタクト層の電極を形成すべき位置
の前記マスキング部までを除去してコレクタコンタクト
を露出させる工程。 を含むことを特徴とするものである。
決する為の本発明の構成は， 半絶縁性ＧａＡｓ基板上にコレクタコンタクトをパ
ターン化して形成する工程。 前記コレクタコンタクト部のコレクタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にコレクタ層，ベース層，エミッタ層及びエ
ミッタコンタクト層を連続成長により順次形成する工
程。 前記コレクタ上に位置する前記エミッタコンタクト
層上のエミッタ電極を形成すべき箇所にマスクキングを
施し，前記工程で形成したエミッタコンタクト層をエ
ッチングにより除去してエミッタ層を露出させる工程。 前記露出させたエミッタ層上の前記コレクタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程。 前記コレクタコンタクト層の電極を形成すべき位置
の前記マスキング部までを除去してコレクタコンタクト
を露出させる工程。 を含むことを特徴とするものである。
【０００８】
【作用】高濃度，極薄ベース層を電極取出しの難しいプ
ロセスを用いずに実現することができ，かつ，コレクタ
・ベース間容量を押えることができる。また，コレク
タ，ベース，エミッタ層を連続して形成するので，従来
技術が有する機能界面の悪影響を押えることができ，Ｈ
ＢＴの高速化を実現することができる。
ロセスを用いずに実現することができ，かつ，コレクタ
・ベース間容量を押えることができる。また，コレク
タ，ベース，エミッタ層を連続して形成するので，従来
技術が有する機能界面の悪影響を押えることができ，Ｈ
ＢＴの高速化を実現することができる。
【０００９】
【実施例】図１は本発明の製造工程により作製したＨＢ
Ｔの完成図であり，（ａ）図は平面図，（ｂ）図は
（ａ）図のＡ−Ａ断面図である。図２〜図６はその製造
工程の一実施例の概略製作工程図を示す平面図または断
面図である。工程に従って説明する。 工程１（図２参照，（ｂ）は（ａ）のＡ−Ａ断面図） 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０18ｃｍ-3程度のｎ+ＧａＡｓ層（若しくはＮ+
ＩｎＧａＡｓ／ｎ+ＧａＡｓ）からなるコレクタコンタ
クト２０を形成する。
Ｔの完成図であり，（ａ）図は平面図，（ｂ）図は
（ａ）図のＡ−Ａ断面図である。図２〜図６はその製造
工程の一実施例の概略製作工程図を示す平面図または断
面図である。工程に従って説明する。 工程１（図２参照，（ｂ）は（ａ）のＡ−Ａ断面図） 半絶縁性ＧａＡｓ基板１上に厚さ０．４μｍ，不純物濃
度５×１０18ｃｍ-3程度のｎ+ＧａＡｓ層（若しくはＮ+
ＩｎＧａＡｓ／ｎ+ＧａＡｓ）からなるコレクタコンタ
クト２０を形成する。
【００１０】このコレクタコンタクト２０の形成手段と
しては 一様に成長させた後エッチングでパターン形成を行
う方法。 選択成長によるパターン形成方法。 基板に穴を掘って埋める（埋め込み成長法）。 等を用いることが出来る。
しては 一様に成長させた後エッチングでパターン形成を行
う方法。 選択成長によるパターン形成方法。 基板に穴を掘って埋める（埋め込み成長法）。 等を用いることが出来る。
【００１１】工程２（図３参照） 少なくともＨＢＴ形成部分を残してコレクタコンタクト
の電極接続部分にマスク３０を形成し，このマスクを含
む基板上１にコレクタとして機能する厚さ０．４μｍ，
不純物濃度１×１０17ｃｍ-3程度のｎ−ＧａＡｓ層２
１，ベースとして機能する厚さ０．０３μｍ，不純物濃
度１×１０20ｃｍ-3程度のｐ++ＧａＡｓ層２２およびエ
ミッタとして機能する厚さ０．１５μｍ，不純物濃度１
×１０18ｃｍ-3程度のＮ-ＡｌＧａＡｓ層２３を連続再
成長の技術を用いて順次形成する。
の電極接続部分にマスク３０を形成し，このマスクを含
む基板上１にコレクタとして機能する厚さ０．４μｍ，
不純物濃度１×１０17ｃｍ-3程度のｎ−ＧａＡｓ層２
１，ベースとして機能する厚さ０．０３μｍ，不純物濃
度１×１０20ｃｍ-3程度のｐ++ＧａＡｓ層２２およびエ
ミッタとして機能する厚さ０．１５μｍ，不純物濃度１
×１０18ｃｍ-3程度のＮ-ＡｌＧａＡｓ層２３を連続再
成長の技術を用いて順次形成する。
【００１２】さらに，Ｎ-ＡｌＧａＡｓ層２３（エミッ
タ）の上にエミッタコンタクト２４として厚さ０．０５
μｍ，不純物濃度５×１０18ｃｍ-3程度のｎ+ＧａＡｓ
層，厚さ０．０３μｍ，不純物濃度５×１０18ｃｍ-3程
度のＮ+ＩｎＧａＡｓ層及び厚さ０．０２μｍ，不純物
濃度１×１０19ｃｍ-3程度のｎ+ＩｎＡｓ層を連続成長
により形成する。そしてマスク３０をこの上に積もった
層も含めて除去する。
タ）の上にエミッタコンタクト２４として厚さ０．０５
μｍ，不純物濃度５×１０18ｃｍ-3程度のｎ+ＧａＡｓ
層，厚さ０．０３μｍ，不純物濃度５×１０18ｃｍ-3程
度のＮ+ＩｎＧａＡｓ層及び厚さ０．０２μｍ，不純物
濃度１×１０19ｃｍ-3程度のｎ+ＩｎＡｓ層を連続成長
により形成する。そしてマスク３０をこの上に積もった
層も含めて除去する。
【００１３】工程３（図４参照） エミッタコンタクトとすべき部分にマスク（図示せず）
を施し，その部分以外のエミッタコンタクト層２４及び
Ｎ−ＡｌＧａＡｓ層２３がわずかに残る程度にエッチン
グを行う。
を施し，その部分以外のエミッタコンタクト層２４及び
Ｎ−ＡｌＧａＡｓ層２３がわずかに残る程度にエッチン
グを行う。
【００１４】工程４（図５参照） エミッタコンタクト付近の露出させたＮ−ＡｌＧａＡｓ
層２３上からＺｎを拡散して拡散層２７を形成する。拡
散はｎ−ＧａＡｓ層２１がＰ形になるまで十分深く行
う。この拡散方法としてはＮ−ＡｌＧａＡｓ層２３の表
面にＺｎをドープし，その上にベース電極Ｂを重ねて形
成し，その後Ｚｎ拡散を行うようにしてもよい。
層２３上からＺｎを拡散して拡散層２７を形成する。拡
散はｎ−ＧａＡｓ層２１がＰ形になるまで十分深く行
う。この拡散方法としてはＮ−ＡｌＧａＡｓ層２３の表
面にＺｎをドープし，その上にベース電極Ｂを重ねて形
成し，その後Ｚｎ拡散を行うようにしてもよい。
【００１５】工程５（図６参照） ベース電極Ｂ，コレクタ電極Ｃ，エミッタ電極Ｅを形成
する（コレクタ電極Ｃは工程２の後でマスキング部３０
を除去下部分に形成する）。なお，他の素子との分離は
例えば 1) エッチングによりｎ+ＧａＡｓ層２１まで除去す
る。 2) 酸素イオンを注入して絶縁化を行う。 3) 工程２で各層を成長させる際に選択性成長を行う。 等の方法を活用して行う。
する（コレクタ電極Ｃは工程２の後でマスキング部３０
を除去下部分に形成する）。なお，他の素子との分離は
例えば 1) エッチングによりｎ+ＧａＡｓ層２１まで除去す
る。 2) 酸素イオンを注入して絶縁化を行う。 3) 工程２で各層を成長させる際に選択性成長を行う。 等の方法を活用して行う。
【００１６】
【発明の効果】以上実施例とともに具体的に説明した様
に本発明によれば，予めコレクタコンタクトをパターン
化して形成しているので外部ベース・コレクタ間容量を
押え，ベース層の高濃度，極薄化も実現することがで
き，高速化に大きな寄与をするこことなる。また，従来
のベース／コレクタ／エミッタ間に相当する部分が連続
成長により形成されるので各層の界面の欠陥がなくなり
ＨＢＴとして良好に動作する。
に本発明によれば，予めコレクタコンタクトをパターン
化して形成しているので外部ベース・コレクタ間容量を
押え，ベース層の高濃度，極薄化も実現することがで
き，高速化に大きな寄与をするこことなる。また，従来
のベース／コレクタ／エミッタ間に相当する部分が連続
成長により形成されるので各層の界面の欠陥がなくなり
ＨＢＴとして良好に動作する。
【図１】本発明の製造方法により作製したＨＢＴの一実
施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面構成
図である。
施例を示す平面図（ａ）及び（ａ）図のＡ−Ａ断面構成
図である。
【図２】本発明の製造方法の第１工程を示す概略製作図
である。
である。
【図３】本発明の製造方法の第２工程を示す概略製作図
である。
である。
【図４】本発明の製造方法の第３工程を示す概略製作図
である。
である。
【図５】本発明の製造方法の第４工程を示す概略製作図
である。
である。
【図６】本発明の製造方法の第５工程を示す概略製作図
である。
である。
【図７】従来例のＨＢＴの製造工程の説明図である。
【図８】従来例のＨＢＴの製造工程の説明図である。
【図９】従来例のＨＢＴの完成図である。
１ 半絶縁性ＧａＡｓ基板 ２０ コレクタコンタクト ２１ コレクタ ２２ ベース ２３ エミッタ ２４ エミッタコンタクト ３０ マスク Ｃ コレクタ電極 Ｂ ベ―ス電極 Ｅ エミッタ電極
Claims (1)
- 【請求項１】 以下の工程を含む工程により製造したこ
とを特徴とするヘテロ接合バイポ―ラトランジスタの製
造方法。 半絶縁性ＧａＡｓ基板上にコレクタコンタクトをパ
ターン化して形成する工程。 前記コレクタコンタクト部のコレクタに接続する部
分を除いてマスキングを施し，前記マスキング部を含む
前記基板上にコレクタ層，ベース層，エミッタ層及びエ
ミッタコンタクト層を連続成長により順次形成する工
程。 前記コレクタ上に位置する前記エミッタコンタクト
層上のエミッタ電極を形成すべき箇所にマスクキングを
施し，前記工程で形成したエミッタコンタクト層をエ
ッチングにより除去してエミッタ層を露出させる工程。 前記露出させたエミッタ層上の前記コレクタ付近に
少なくとも前記ベース層に達する拡散層を形成し，ベー
スコンタクトを形成する工程。 前記コレクタコンタクト層の電極を形成すべき位置
のマスキング部までを除去してコレクタコンタクトを露
出させる工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937693A JPH06291134A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7937693A JPH06291134A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291134A true JPH06291134A (ja) | 1994-10-18 |
Family
ID=13688158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7937693A Pending JPH06291134A (ja) | 1993-04-06 | 1993-04-06 | ヘテロ接合バイポ―ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664610B2 (en) | 2001-10-10 | 2003-12-16 | Sumitomo Electric Industries, Ltd. | Bipolar transistor and the method of manufacturing the same |
| JP2010518622A (ja) * | 2007-02-07 | 2010-05-27 | マイクロリンク デバイセズ， インク． | Ｈｂｔと電界効果トランジスタとの統合 |
-
1993
- 1993-04-06 JP JP7937693A patent/JPH06291134A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664610B2 (en) | 2001-10-10 | 2003-12-16 | Sumitomo Electric Industries, Ltd. | Bipolar transistor and the method of manufacturing the same |
| JP2010518622A (ja) * | 2007-02-07 | 2010-05-27 | マイクロリンク デバイセズ， インク． | Ｈｂｔと電界効果トランジスタとの統合 |
| US8450162B2 (en) | 2007-02-07 | 2013-05-28 | Microlink Devices, Inc. | HBT and field effect transistor integration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JPH06291134A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH06291135A (ja) | ヘテロ接合バイポ―ラトランジスタの製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH02292830A (ja) | 半導体装置およびその製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH11135516A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPH0216739A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01150362A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6343370A (ja) | 半導体装置およびその製造方法 | |
| JPH0951093A (ja) | 電界効果トランジスタの製造方法 |