JP2526627B2 - バイポ―ラトランジスタ - Google Patents
バイポ―ラトランジスタInfo
- Publication number
- JP2526627B2 JP2526627B2 JP63060898A JP6089888A JP2526627B2 JP 2526627 B2 JP2526627 B2 JP 2526627B2 JP 63060898 A JP63060898 A JP 63060898A JP 6089888 A JP6089888 A JP 6089888A JP 2526627 B2 JP2526627 B2 JP 2526627B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- region
- bipolar transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタに関する。
バイポーラトランジスタは電界効果トランジスタに比
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度としても、エミッタ注入効
率を大きく保てるなど利点は大きい。
べて電流駆動能力が大きいという優れた特徴を有してい
る。このため、近年、SiのみならずGaAsなどの化合物半
導体を用いたバイポーラトランジスタの研究開発が盛ん
に行われている。特に、化合物半導体を用いたバイポー
ラトランジスタは、エミッタ・ベース接合をヘテロ接合
に構成でき、ベースを高濃度としても、エミッタ注入効
率を大きく保てるなど利点は大きい。
第３図は従来のバイポーラトランジスタの構造を説明
するための半導体チップの断面図である。
するための半導体チップの断面図である。
第３図において、15は半絶縁性基板、16はコレクタ
層、17aは真性ベース領域、17bはベース取り出し領域、
18はエミッタ層、19はエミッタ電極、20はベース電極、
21はコレクタ電極である。
層、17aは真性ベース領域、17bはベース取り出し領域、
18はエミッタ層、19はエミッタ電極、20はベース電極、
21はコレクタ電極である。
ベース層は真性ベース領域17a及びベース取り出し領
域17bにより構成されており、それらはともに同一の半
導体材料からなっている。例えば、pnp型バイポーラト
ランジスタにおいて、真性ベース領域がｎ型GaAsからな
る場合には、ベース取り出し領域も同一のｎ型GaAsによ
り形成されている。
域17bにより構成されており、それらはともに同一の半
導体材料からなっている。例えば、pnp型バイポーラト
ランジスタにおいて、真性ベース領域がｎ型GaAsからな
る場合には、ベース取り出し領域も同一のｎ型GaAsによ
り形成されている。
上述した従来のバイポーラトランジスタにおいては、
真性ベース領域17aとベース取り出し領域17bが同時にコ
レクタ層16上に堆積されるわけであるが、同一の半導体
材料により構成されるため、ベース取り出し領域17bに
おけるバルクの抵抗及びベース電極20に対するコンタク
ト抵抗は、真性ベース領域17aを形成する半導体材料に
より規定され、それらを充分に低減することができな
い。このことは、半導体素子の高速・高周波特性を低下
させる原因の一つとなっている。
真性ベース領域17aとベース取り出し領域17bが同時にコ
レクタ層16上に堆積されるわけであるが、同一の半導体
材料により構成されるため、ベース取り出し領域17bに
おけるバルクの抵抗及びベース電極20に対するコンタク
ト抵抗は、真性ベース領域17aを形成する半導体材料に
より規定され、それらを充分に低減することができな
い。このことは、半導体素子の高速・高周波特性を低下
させる原因の一つとなっている。
本発明の目的は、この問題点を解決し、ベース抵抗を
低減したバイポーラトランジスタを提供することにあ
る。
低減したバイポーラトランジスタを提供することにあ
る。
本発明のバイポーラトランジスタは、ｎ型ベース領域
が第１の半導体層からなる真性ベース領域及び第２の半
導体層からなるベース取り出し領域により構成され、前
記第１の半導体層の少なくとも一部がGaAsからなり、前
記第２の半導体層がInとAsを含む化合物もしくはGeの中
のいずるか一種からなるものである。
が第１の半導体層からなる真性ベース領域及び第２の半
導体層からなるベース取り出し領域により構成され、前
記第１の半導体層の少なくとも一部がGaAsからなり、前
記第２の半導体層がInとAsを含む化合物もしくはGeの中
のいずるか一種からなるものである。
また、それを実現するための製造方法は、半絶縁性基
板上に堆積した第１導電型の第１の半導体層上に所定の
パターンの第２導電型の第２の半導体層を形成する工程
と、全面に絶縁体層を堆積させた後、外絶縁体層上に所
定のパターンの第１のマスクを形成する工程と、該第１
のマスクを用いて前記絶縁体層並びに前記第２の半導体
層を順次にエッチングして除去することにより前記第１
の半導体層を露出する工程と、前記第１のマスクを除去
した後、前記絶縁体層を第２のマスクとして前記第１の
半導体層上に第２導電型の第３の半導体層並びに第１導
電型の第４の半導体層を順次選択的に形成する工程とを
含んで構成される。
板上に堆積した第１導電型の第１の半導体層上に所定の
パターンの第２導電型の第２の半導体層を形成する工程
と、全面に絶縁体層を堆積させた後、外絶縁体層上に所
定のパターンの第１のマスクを形成する工程と、該第１
のマスクを用いて前記絶縁体層並びに前記第２の半導体
層を順次にエッチングして除去することにより前記第１
の半導体層を露出する工程と、前記第１のマスクを除去
した後、前記絶縁体層を第２のマスクとして前記第１の
半導体層上に第２導電型の第３の半導体層並びに第１導
電型の第４の半導体層を順次選択的に形成する工程とを
含んで構成される。
バイポーラトランジスタの最大発振周波数maxは max＝T/8πγbCBC）1/2 ……（１）Ｔ ＝｛２π（τＥ＋τＢ＋τＣ＋τCC）｝-1 ……
（２） と表わせる。（１）式においてＴは遮断周波数、τｂ
はベース抵抗、CBCはベース・コレクタ間容量であり、
（２）式においてτＥはエミッタ時定数、τＢはベース
走行時間、τＣはコレクタ走行時間、τCCはコレクタ時
定数である。
（２） と表わせる。（１）式においてＴは遮断周波数、τｂ
はベース抵抗、CBCはベース・コレクタ間容量であり、
（２）式においてτＥはエミッタ時定数、τＢはベース
走行時間、τＣはコレクタ走行時間、τCCはコレクタ時
定数である。
従って、最大発振周波数maxを最大にするために
は、ベース抵抗γｂを低減することが非常に重要であ
る。
は、ベース抵抗γｂを低減することが非常に重要であ
る。
通常、ベース抵抗γｂは、真性ベース領域及びベース
取り出し領域におけるバルクの抵抗と、ベース取り出し
領域とベース電極の間のコンタクト抵抗との和として考
えることができるが、ベース取り出し領域を真性ベース
領域とは異なる半導体材料により形成することによっ
て、ベース取り出し領域におけるバルクの抵抗及びベー
ス電極との間のコンタクト抵抗を低減することが可能と
なる。特に、ｎ型GaAsに対してはInGaAs,InAsとInGaAs
の積層及びGeが極めて低抵抗のオーミックコンタクトを
形成することから、本発明の手段をとることによってベ
ース抵抗γｂは著しく低減され、最大発振周波数max
を増大させることができる。
取り出し領域におけるバルクの抵抗と、ベース取り出し
領域とベース電極の間のコンタクト抵抗との和として考
えることができるが、ベース取り出し領域を真性ベース
領域とは異なる半導体材料により形成することによっ
て、ベース取り出し領域におけるバルクの抵抗及びベー
ス電極との間のコンタクト抵抗を低減することが可能と
なる。特に、ｎ型GaAsに対してはInGaAs,InAsとInGaAs
の積層及びGeが極めて低抵抗のオーミックコンタクトを
形成することから、本発明の手段をとることによってベ
ース抵抗γｂは著しく低減され、最大発振周波数max
を増大させることができる。
この場合、真性ベース領域とベース取り出し領域にお
けるキャリア密度は必ずしも同一である必要はなく、ベ
ース取り出し領域におけるキャリア密度を真性ベース領
域におけるキャリア密度よりも大ならしめた場合には、
一層効果的である。
けるキャリア密度は必ずしも同一である必要はなく、ベ
ース取り出し領域におけるキャリア密度を真性ベース領
域におけるキャリア密度よりも大ならしめた場合には、
一層効果的である。
次に本発明について図面を用いて説明する。
第１図は本発明の一実施例の断面図であり、本発明を
pnp型バイポーラトランジスタに適用した場合を示す。
pnp型バイポーラトランジスタに適用した場合を示す。
第１図において、GaAsからなる半絶縁性基板１上には
ｐ−GaAsからなるコレクタ層２が形成されている。そし
て、このコレクタ層２上に形成された真性ベース領域８
はｎ−GaAs、ベース取り出し領域３はｎ−Geからなって
おり、ベース抵抗の低減がはかられている。この場合、
ｎ−GaAs並びにｎ−Geの不純物密度はそれぞれSiドープ
２×1018cm-3並びにAsドープ１×1020cm-3とした。
ｐ−GaAsからなるコレクタ層２が形成されている。そし
て、このコレクタ層２上に形成された真性ベース領域８
はｎ−GaAs、ベース取り出し領域３はｎ−Geからなって
おり、ベース抵抗の低減がはかられている。この場合、
ｎ−GaAs並びにｎ−Geの不純物密度はそれぞれSiドープ
２×1018cm-3並びにAsドープ１×1020cm-3とした。
尚、第１図において５は絶縁領域、９はｐ−AlGaAsか
らなるエミッタ層、10はSiO2膜、12aはベース電極、14a
はエミッタ電極、14bはコレクタ電極である。
らなるエミッタ層、10はSiO2膜、12aはベース電極、14a
はエミッタ電極、14bはコレクタ電極である。
また、真性ベース領域８としては、エミッタ層９の界
面にAlを含む傾斜接合型のものであってもよい。
面にAlを含む傾斜接合型のものであってもよい。
第２図（ａ）〜（ｅ）は、第１図に示した本発明の一
実施例について、その製造方法を説明するための工程順
に示した半導体チップの断面図である。
実施例について、その製造方法を説明するための工程順
に示した半導体チップの断面図である。
まず、第２図（ａ）に示すように、GaAsからなる半絶
縁性基板１表面に第１の半導体層としてｐ−GaAsからな
るコレクタ層２及び第２の半導体層としてｎ−Geからな
るベース取り出し領域３を分子線エピタキシー法により
順次形成する。続いて所定のパターンのホトレジスト膜
４を形成した後、該ホトレジスト膜４をマスクとしてア
ンモニア、過酸化水素及び水の混合液によりベース取り
出し領域３をエッチングしてコレクタ層２表面を露出さ
せる。
縁性基板１表面に第１の半導体層としてｐ−GaAsからな
るコレクタ層２及び第２の半導体層としてｎ−Geからな
るベース取り出し領域３を分子線エピタキシー法により
順次形成する。続いて所定のパターンのホトレジスト膜
４を形成した後、該ホトレジスト膜４をマスクとしてア
ンモニア、過酸化水素及び水の混合液によりベース取り
出し領域３をエッチングしてコレクタ層２表面を露出さ
せる。
次に第２図（ｂ）に示すように、ホトレジスト膜４を
除去した後、バイポーラトランジスタを形成する部分を
除いて他の部分に水素イオンH+を注入し絶縁領域５を形
成する。続いて全面にSiO2膜６を形成した後、開口部形
成用のホトレジスト膜７を形成し、このホトレジスト膜
７をマスクとしてSiO2膜６及びベース取り出し領域３を
リアクティブイオンビームエッチング及びアンモニア、
過酸化水素及び水の混合液を用いたエッチングにより除
去してコレクタ層２表面を露出する。
除去した後、バイポーラトランジスタを形成する部分を
除いて他の部分に水素イオンH+を注入し絶縁領域５を形
成する。続いて全面にSiO2膜６を形成した後、開口部形
成用のホトレジスト膜７を形成し、このホトレジスト膜
７をマスクとしてSiO2膜６及びベース取り出し領域３を
リアクティブイオンビームエッチング及びアンモニア、
過酸化水素及び水の混合液を用いたエッチングにより除
去してコレクタ層２表面を露出する。
次に、第２図（ｃ）に示すように、ホトレジスト膜７
を除去した後、第３の半導体層としてｎ−GaAsからなる
真性ベース領域８及び第４の半導体としてｐ−AlGaAsか
らなるエミッタ層９を順次、減圧有機金属気相成長法に
より開口部のコレクタ層２上にSiO2膜をマスクとして選
択的に形成する。続いてSiO2膜６をバッファードフッ酸
によりエッチングして除去し、更に全面にSiO2膜10を形
成する。
を除去した後、第３の半導体層としてｎ−GaAsからなる
真性ベース領域８及び第４の半導体としてｐ−AlGaAsか
らなるエミッタ層９を順次、減圧有機金属気相成長法に
より開口部のコレクタ層２上にSiO2膜をマスクとして選
択的に形成する。続いてSiO2膜６をバッファードフッ酸
によりエッチングして除去し、更に全面にSiO2膜10を形
成する。
次に、第２図（ｄ）に示すように、従来と同様の工程
を用い、リアクティブイオンエッチングによりSiO2膜10
をエッチングして、コレクタ層２、ベース取り出し領域
３及びエミッタ層９の表面を露出するとともに、SiO2膜
10からなる側壁を形成する。続いてベース電極形成用の
ホトレジスト膜11を形成し、上方よりベース取り出し領
域３のオーミック金属のAu層12を蒸着する。このときベ
ース取り出し領域３上にベース電極12aが形成される。
を用い、リアクティブイオンエッチングによりSiO2膜10
をエッチングして、コレクタ層２、ベース取り出し領域
３及びエミッタ層９の表面を露出するとともに、SiO2膜
10からなる側壁を形成する。続いてベース電極形成用の
ホトレジスト膜11を形成し、上方よりベース取り出し領
域３のオーミック金属のAu層12を蒸着する。このときベ
ース取り出し領域３上にベース電極12aが形成される。
次に、第２図（ｅ）に示すように、有機溶剤による洗
浄を行いホトレジスト膜11を除去した後、エミッタ電極
及びコレクタ電極形成用のホトレジスト膜13を形成し、
上方よりオーミック金属のAuZnNi層14を蒸着する。この
とき、コレクタ層２並びにエミッタ層９の表面には、エ
ミッタ電極14a並びにコレクタ電極14bが同時に形成され
る。
浄を行いホトレジスト膜11を除去した後、エミッタ電極
及びコレクタ電極形成用のホトレジスト膜13を形成し、
上方よりオーミック金属のAuZnNi層14を蒸着する。この
とき、コレクタ層２並びにエミッタ層９の表面には、エ
ミッタ電極14a並びにコレクタ電極14bが同時に形成され
る。
最後に、ホトレジスト膜13を除去することによりAuZn
Ni層14をリフトオフして第１図に示すような化合物半導
体のバイポーラトランジスタが完成する。
Ni層14をリフトオフして第１図に示すような化合物半導
体のバイポーラトランジスタが完成する。
なお、第１図においてSiO2膜10からなる側壁は各電極
間の絶縁を容易にするためのものであり、必ずしもある
必要性はない。
間の絶縁を容易にするためのものであり、必ずしもある
必要性はない。
また、本発明の実施例においては、ベース取り出し領
域３をｎ−Geにより形成したものについて述べたが、こ
れに限らずｎ−InGaAsやｎ−InAsとｎ−InGaAsの積層に
より形成したものについても効果は同じである。
域３をｎ−Geにより形成したものについて述べたが、こ
れに限らずｎ−InGaAsやｎ−InAsとｎ−InGaAsの積層に
より形成したものについても効果は同じである。
更に、上記実施例においてはエミッタトップ型のもの
について述べたが、これに限らずコレクタトップ型のも
のでもよい。更に、ベース取り出し領域の下に寄生容量
を減少させるための半導体層やベース取り出し領域より
も正孔に対する電位障壁の大きな半導体層を有するpnp
型バイポーラトランジスタについても適用可能である。
について述べたが、これに限らずコレクタトップ型のも
のでもよい。更に、ベース取り出し領域の下に寄生容量
を減少させるための半導体層やベース取り出し領域より
も正孔に対する電位障壁の大きな半導体層を有するpnp
型バイポーラトランジスタについても適用可能である。
以上説明したように本発明によれば、ベース取り出し
領域におけるバルクの抵抗及びベース電極との間のコン
タクト抵抗が低減されるため、ベース抵抗が低減され、
その結果、最大発振周波数が増大することから高速・高
周波特性の非常に優れた化合物半導体のバイポーラトラ
ンジスタを実現出来るという効果がある。
領域におけるバルクの抵抗及びベース電極との間のコン
タクト抵抗が低減されるため、ベース抵抗が低減され、
その結果、最大発振周波数が増大することから高速・高
周波特性の非常に優れた化合物半導体のバイポーラトラ
ンジスタを実現出来るという効果がある。
第１図は本発明の一実施例の断面図、第２図（ａ）〜
（ｅ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図、第３図は従来の
バイポーラトランジスタの一例の断面図である。 １……半絶縁性基板、２……コレクタ層、３……ベース
取り出し領域、４……ホトレジスト膜、５……絶縁領
域、６……SiO2膜、７……ホトレジスト膜、８……真性
ベース領域、９……エミッタ層、10……SiO2膜、11……
ホトレジスト膜、12……Au層、12a……ベース電極、13
……ホトレジスト膜、14……AuZnNi層、14a……エミッ
タ電極、14b……コレクタ電極、15……半絶縁性基板、1
6……コレクタ層、17a……真性ベース領域、17b……ベ
ース取り出し領域、18……エミッタ層、19……エミッタ
電極、20……ベース電極、21……コレクタ電極。
（ｅ）は本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図、第３図は従来の
バイポーラトランジスタの一例の断面図である。 １……半絶縁性基板、２……コレクタ層、３……ベース
取り出し領域、４……ホトレジスト膜、５……絶縁領
域、６……SiO2膜、７……ホトレジスト膜、８……真性
ベース領域、９……エミッタ層、10……SiO2膜、11……
ホトレジスト膜、12……Au層、12a……ベース電極、13
……ホトレジスト膜、14……AuZnNi層、14a……エミッ
タ電極、14b……コレクタ電極、15……半絶縁性基板、1
6……コレクタ層、17a……真性ベース領域、17b……ベ
ース取り出し領域、18……エミッタ層、19……エミッタ
電極、20……ベース電極、21……コレクタ電極。
Claims (1)
- 【請求項１】ｎ型ベース領域が第１の半導体層からなる
真性ベース領域及び第２の半導体層からなるベース取り
出し領域により構成され、前記第１の半導体層の少なく
とも一部がGaAsからなり、前記第２の半導体層がInとAs
を含む化合物又はGeからなることを特徴とするバイポー
ラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060898A JP2526627B2 (ja) | 1988-03-14 | 1988-03-14 | バイポ―ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060898A JP2526627B2 (ja) | 1988-03-14 | 1988-03-14 | バイポ―ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01233768A JPH01233768A (ja) | 1989-09-19 |
| JP2526627B2 true JP2526627B2 (ja) | 1996-08-21 |
Family
ID=13155637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63060898A Expired - Fee Related JP2526627B2 (ja) | 1988-03-14 | 1988-03-14 | バイポ―ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2526627B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152164A (ja) * | 1985-12-25 | 1987-07-07 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
-
1988
- 1988-03-14 JP JP63060898A patent/JP2526627B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01233768A (ja) | 1989-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US6661038B2 (en) | Semiconductor device and method of producing the same | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR950011786B1 (ko) | 헤테로접합형 화합물 반도체장치 및 그 제조방법 | |
| EP0472262A1 (en) | Heterojunction bipolar transistor | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2000349091A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH0575169B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |