JP4999246B2 - コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 - Google Patents

コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 Download PDF

Info

Publication number
JP4999246B2
JP4999246B2 JP2001548447A JP2001548447A JP4999246B2 JP 4999246 B2 JP4999246 B2 JP 4999246B2 JP 2001548447 A JP2001548447 A JP 2001548447A JP 2001548447 A JP2001548447 A JP 2001548447A JP 4999246 B2 JP4999246 B2 JP 4999246B2
Authority
JP
Japan
Prior art keywords
layer
collector
base
heterojunction bipolar
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001548447A
Other languages
English (en)
Other versions
JP2003518776A (ja
Inventor
シルヴァン ドゥラージュ,
シモーヌ カセット,
ディディエ フロリオ,
アルノー ジラルド,
Original Assignee
タレス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス filed Critical タレス
Publication of JP2003518776A publication Critical patent/JP2003518776A/ja
Application granted granted Critical
Publication of JP4999246B2 publication Critical patent/JP4999246B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

【0001】
本発明は、コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法に関するものである。
【0002】
本発明は、高い生産性を維持しつつ、コレクタ−アップトポロジーを有するヘテロ接合バイポーラ・トランジスタ(HBT)の電子搬送性能を改善することを目的としたものである。
【0003】
コレクタ−アップ構造は、エミッタ−アップ構造と称する従来型に比較してベース−コレクタ容量が小さいために、特にヘテロ接合バイポーラ・トランジスタに好適に用いることができる。接合キャパシタンスを低減することによって、この種の要素のUHF性能を改善することができる。
【0004】
これに対して、HBTで外部ベース領域への寄生的電子注入が発生しないためには、いくつかの注意が必要である。寄生的電子は、ベース端子によって拾われるか外部ベースで再結合し、いずれの場合にも、ベースの搬送係数の低下を生じさせ、トランジスタの電流ゲインを顕著に劣化させる。この問題に対して、GaAlAs/GaAsまたはGaInP/GaAsを材料とするコレクタ−アップHBTに関しては、幾つかの解決策が既に用いられている。
【0005】
ヤマハタ他は、IEEE電子装置書簡、第14巻、4号、1993年4月(Electron Device Letters, Vol. 14, No. 4, April 1993)において、外部ベースの上部にエミッタ領域が位置するGaAlAs/GaAsを用いたコレクタ−アップ単一ヘテロ接合バイポーラ・トランジスタ(S−HBT)を、イオン注入によって大きな電気抵抗を有する層に変換することを記載している。この方法で、上述の寄生的電子が注入されることを防止して、同時に、HBTの電流ゲインを改善している。
【0006】
図1は、ヤマハタ他が使用した製造方法を示すものである。第一に、エピタキシャル上に金属のコレクタ端子を堆積する。これをコレクタ層をエッチングする際のマスクとして使用する(図1)。この構造に対して、次に、ベースを通して外部エミッタ領域を電気的に絶縁するように決定されたエネルギーで酸素イオンを注入する(図2)。亜鉛の拡散によって、イオン注入で損傷を受けたベース層に十分なレベルのpドーピングを再生することができる(図3)。次に金属のベース端子を堆積する。次にエッチングしてnにドーピングされたサブ−エミッタを堆積するように、ベースとエミッタ層をエッチングする。このように製造された素子はベース−コレクタキャパシタンスが小さく、ベースのドーピング濃度は高い。
【0007】
この種の製造方法には幾つかの欠点がある。第一に、酸素イオン注入の段階でベースは強い損傷を受ける。これは、注入ビームに対してウェハは7度傾斜しており、注入ビームからは擬アモルファス状に見えるためである。ベースに発生した結晶欠陥の数は最大である。亜鉛の拡散によってこの劣化を部分的に覆い隠すことができるが、ベースが最初に有していた導電性を回復することはできない。さらに、注入段階と拡散段階を通じて、コレクタのメサの側面を窒化物で保護する必要があるので、リソグラフ過程と追加的な処理のための過程が必要になる。この方法では、本質的能動領域の表面積は、コレクタのサイズによって規定され、制限されている。亜鉛の拡散量が大きいので、要素の信頼性を破壊するベース−エミッタの短絡が発生する可能性が高いことに留意する必要がある。
【0008】
トムソン−CSF中央研究所は、ヘンケル他によるIEE電子書簡、第33巻、7号、1997年3月(Henkel et al., IEE Electronics Letters, Vol. 33, No. 7, March 1997)に記載したように、コレクタ−アップ技術に基づいてGaInP/GaAsヘテロ接合バイポーラ・トランジスタ(D−HBT)の生産を開始した。外部ベースの下に設けられたエミッタ領域はこの場合にも抵抗の大きな層に変換されるが、イオン注入はベースの最初の導電性を維持するように最適化されている。
【0009】
図4から6は使用された製造方法を示すものである。まず最初に金属コレクタ接点をエピタキシャル構造体の上に堆積する。この層をコレクタ層をマスクするために使用する(図4)。次に、この構造体にベースを通じて、低照射密度のホウ素イオン注入をおこなう(図5)。注入の角度は、ホウ素イオンとベースの結晶格子の衝突を最小限にとどめるために0度である。金属ベース接点を次に堆積する。ベースとエミッタ層をエッチングしてnドーピングされたサブ−エミッタ上に金属エミッタ接点を堆積する(図6)。これらの接点を次にアニーリングして(例えば、416度で10分間)金属/半導体の接触面に合金を形成させる。イオン注入段階で若干上昇するベースの抵抗はアニーリングを実行することによって最初の値にまで減少することに留意する必要がある。
【0010】
同じイオン注入を行っても半導体材料が異なれば導電性への影響が異なることに基づくこの製造方法によって、極めて有効に、ベース層の導電性を初期の値に極めて近い値に維持すると同時に、外部エミッタ領域を電気的に絶縁することができる。ベース層の導電性を初期の値に極めて近い値に維持することそのものは一方では注入される照射量が少ないことと関連している。したがって、ベース内に発生する結晶欠陥の数を最小にすることができる。さらに、ウェハは注入ビームの方向に対して傾いておらず(注入角に対してゼロ)注入されたイオンは結晶ネットワークに導かれる。照射されるホウ素粒子とベースの材料を構成している原子核と電子が衝突する可能性が低減される。ベースに発生する結晶欠陥についても同様である。さらに、ヤマハタ他が提案する亜鉛拡散過程は余計なので、製造方法を単純化することができる。
【0011】
しかし、このきわめて優れた製造方法には幾つかの欠点がある。これは、この種の要素のUHF特性は極めて魅力的なものであるにもかかわらず(Fmax=115GHz)、得ることのできる静的な電流ゲインが低いからである。この挙動を分析するために、ホリオ他によるIEEE電子装置論文、第42巻、11号、1995年11月(Horio et al., IEEE Transactions on Electron Devices, Vol. 42, No. 11, Nov. 1995)の業績を思い出す必要がある。ホリオ他の業績は、GaAlAs/GaAsを材料として製造されたエミッタ−アップHBTに関するものである。この論文では、完全に絶縁された外部コレクタとベース−コレクタ接合の表面積が、エミッタ−ベース接合の表面積よりも若干小さい特徴を有するエミッタ−アップHBTの場合の、外部ベース領域への電子の蓄積に注目している。この蓄積によって、一方では電流ゲインfのカット−オフ周波数の低下と、他方では、トランジスタの静的ゲインを強く劣化させるベース内でのキャリアの再結合が生じる。類似の構造ではあるが半絶縁性の外部コレクタ(イオン注入によって電気的には絶縁された外部コレクタに対応する)に関しては、電子の蓄積ははるかに少なく、従って、電流ゲインとfの劣化ははるかに微小になる。さらに、ホリオは、エミッタ−ベース接合部がベース−コレクタ接合部の表面積よりも僅かに小さいときに要素の特性は最適なものになり、このことは外部コレクタ(絶縁性か半絶縁性か)に依存しないと述べている。
【0012】
残念ながら、前述の2つの場合に比較してコレクタ−アップ構造は極めて具合が悪い。これは、このコレクタ−アップ構造の場合には、ベース−コレクタ接続部のコレクタ表面積が要素の能動領域を決定するからである。外部コレクタ領域は従って存在せず、完全な絶縁体としてモデル化することができる。この構造の場合には、ベース−コレクタ接合部の表面積がエミッタ−ベース接合部の表面積よりも小さければ、外部ベース領域への電子の蓄積現象は極めて顕著である。このことはエミッタ−アップ構造の場合にも同様である。エミッタ−ベース接合部の表面積が2つのうちの小さいほうに当るときに最適特性を得ることができる。高性能を有するコレクタ−アップ構造要素の製造のためには、注入技術とエッチングの完璧な制御技術が、2つの接合部表面で最も必要になる。
【0013】
コレクタ−アップ構造におけるヘテロ接合バイポーラ・トランジスタの場合には、コレクタメサのエッチングはコレクタとベース(D−HBTの場合)あるいはベースとエッチング−ストップ層(S−HBTの場合)からなる2つの材料間の、エッチングの選択性に基づいている。金属からなるコレクタ接点をコレクタのエッチングのためのマスクとして使用する。したがって、この接点の表面積が、ベース−コレクタ接合部に(もし存在すれば)サブ−エッチングの表面積を足したもの、あるいは、引いたものを規定する。
【0014】
図7は、(D−HBTの場合の)GaInPからなるコレクタの結晶方向に従って行われるエッチングの状態を示す図である。この状態は(たとえば希塩酸を使用して)化学エッチングによって行われる。結晶方向によっては、下に向かって深く切り込む角度又は裾広がりの角度になることに注意する必要がある。図示した例は、ヨーロッパ/日本のウェハインデックス標準に従って方向を定めたGaAs基板(100)を示すものである。図示した形状を得ることは、GaInP層が十分に薄ければ(0.5μmのオーダーである)、極めて容易である。GaInPのエッチングはGaAs/GaInPインターフェースによって阻止されるので、製造が容易であることを指摘しておく(フランス特許第2697945号参照)。GaAs層が、上記の過程によって装置の水平方向の大きさを決定する。この構造にホウ素を注入すると、エミッタ−ベース接合の表面積が、外部エミッタ領域に発生した絶縁ウェルの形状によって規定される。上述のように、金属コレクタコンタクトは注入時のマスクとして作用するが、前記ウェルの形状はコレクタメサの側面形状にも依存する。
【0015】
したがって、コレクタ・スピゴットが結晶学的に<0 1 1>の方向を向いているD−HBTでは、コレクタメサの側部は下に向かって切り込む角度である(図8)。(エッチングによって規定された)外部コレクタと(絶縁ウェルの形状によって規定された)外部エミッタの幅の差をxと定義すると、xは負であり、−0.2μm程度である。エミッタ−ベース接合部の表面積はしたがって、ベース−コレクタ接合部の表面積よりも大きく、xは、電流のゲインとfの実質的な低下を生じるのに十分な大きさである。
【0016】
D−HBTのコレクタ電極が結晶学的に<0 1 −1>の方向を向いていれば、エッチング形状は裾広がりである。コレクタ・メタライズ層によって保護されていないコレクタメサの側面にホウ素のイオンを注入する。このことによってエミッタ1とコレクタ2内に絶縁ウェルが発生する(図9)。外部コレクタの幅はこの場合にはエッチングではなく、コレクタ絶縁ウェルの形状によって決定される。したがってxは負であるが、絶対値は小さい。電流ゲインとfの低下は前述の場合に比較して小さいが、存在している。
【0017】
GaAsからなるコレクタのエッチング(S−HBTの場合)は2つの処理によって実行される。すなわち、(SiClのような)反応性イオンエッチングとそれに続く(例えばクエン酸による)化学エッチングである。これは、ベースの材料に損傷を与えないためには、リンベースの層と砒素ベースの層との間の非常に大きな選択性を利用することができるからである。コレクタ(n GaAs)とベース(p GaAs)との間に薄いエッチング停止層を追加する。GaInPの例に従えば、GaAsからなるコレクタのエッチングを停止させることができる。停止層の化学エッチングは例えば、希塩酸をベースとした溶液を使用して行う。この過程を終了した段階では、形状は結晶方向に依存せず、オーミックコンタクト層とのインターフェース部にサブエッチングに起因する裾広がりの角度が形成される(図10)。外部コレクタの幅はエッチングによる側面によって決定され、xは、この場合にも負でかつ絶対値が小さい。電流ゲインとfの低下は前出のものとほぼ同じである。
【0018】
したがって、コレクタ−アップHBTの製造における最大の問題である外部ベースへの電子の不要な注入を回避するためにいくつかの手段が講じられている。これらのベースを通って低濃度のイオンを注入して外部エミッタに絶縁ウェルを製作することでベースの導電性を初期状態のまま維持する手段もその1つである。しかし、既に示したように、Galn1−xAs/GaIn1−yP化合物からなるコレクタ−アップHBTの製造において、この種の構造で得ることができる最適な性能が得られるようにエミッタ−ベースとベース−コレクタ接合部の表面積を規定することは不可能である。本発明は、ベースからの出口における少数キャリアの収集を最適化することで、つまり、外部ベース領域への電子の蓄積を回避して、前記性能レベルを達成することを目的としている。そのためには、ベース−コレクタ接合部の表面積をエミッタ−ベース接合部の表面積よりも大きくし、外部コレクタが存在する場合には、これを半絶縁物質で製造することが必要である。
【0019】
本発明はしたがって、コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタであって、基板上に積層された、
−エミッタ層と、
−ベース層と、
−コレクタ層とを有し、
−ベース−エミッタ能動接合部の表面積はベース−コレクタ能動領域の表面積よりも小さく、
−ベース層材料の導電性のイオン注入に対する感度は、エミッタ層材料の同じイオン注入に対する感度よりも低いことを特徴とする。
【0020】
本発明は、コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法であって、半導体基板上に半導体層をエピタキシャル成長させる過程を含み、
−エミッタ層と、
−ベース層と、
−コレクタ層とを有し、
−ベース層とエミッタ層の材料を、ベース層の材料の導電性のイオン注入に対する感度は、エミッタ層の材料の導電性の同じイオン注入に対する感度よりも低くなるように選択し、
−さらに、目的とするコレクタの幅を規定する幅(l)を有するマスクをコレクタ層の上に形成し、第1のイオン注入を行ってエミッタ層を絶縁体にしてエミッタの両側部を絶縁体にし、次に、該第1のイオン注入よりも低い1つ以上のエネルギで第2のイオン注入を行ってコレクタ層の両側部を絶縁体にする過程を有する。
【0021】
以下に、例として記述する内容および添付の図面に基づいて、本発明の多くの目的と特徴を一層明瞭にする。
【0022】
一般的に、本発明の原理は、一方では、(D−HBTの場合には)コレクタとベース、あるいは(S−HBTの場合には)エッチングとストップ層との間のエッチングの選択性に基づき、他方では、イオン注入を受けた半導体材料の導電性が異なることに基づくものである。
【0023】
一例として、NPN接合Ga0.5In0.5P/GaAs二重ヘテロ接合・バイポーラ・トランジスタのコレクタ−アップ構造について本発明について説明する。しかし、本発明は、Galn1−xAs/GaIn1−yP化合物からなるヘテロ構造を有するコレクタ−アップ構造のヘテロ接合・バイポーラ・トランジスタであれば、コレクタを構成する材料がベース材料と異なっていても(D−HBTの場合)あるいは同じであっても(S−HBTの場合ドーピング特性をやり取りし)、どのようなものに対しても適用することができる。本発明はさらに、開発途中の多くの要素(SiC/Ga、AlGaN/GaN、AlGaN/InGaN等)に対しても適用可能である。
【0024】
図7で既に示したように、GaInPのエッチング特性は結晶方向に強く依存する。コレクタ電極の方向の結晶学的な方向によって、コレクタメサの側部が下に向かって切れ込む形状又は裾広がりの形状になる。装置の水平方向の大きさは、2つの材料の境界部分でGaInPのエッチングは阻止されるので、nGaAsからなるコンタクト層の水平方向の寸法によって決定されることを再度述べておく。
【0025】
図11と12は、注入角度をゼロとした200keVでのホウ素の注入に対する、nドープGaInPとpドープGaAsそれぞれの導電性の感度の相違を、当該構造に注入されたイオン濃度の関数として例示したものである。このような変化を、416°Cにおけるアニーリング時間の関数として継続する。n型GaInPの場合には、注入された照射密度が5×1012cm−2の場合に、10Ω・cmより大きな電気抵抗を示すが、P型のGaAsはイオン注入密度が1013cm−2まで殆ど変化しない。この2つの材料の挙動が大きく異なるために、nドープされたGaInP層を実質的な絶縁層として、同時にp型のGaAs層(この場合にはHBTのベース)の電気抵抗を初期の値のまま維持することが可能になる。上記以外の特性を有する2つの原子の間、あるいはドーピング特性が異なる同じ材料(例えば、n型とp型のGaAs)の間にも上記のような挙動が存在することに注意する必要がある。
【0026】
上述の物理/化学的特性のために、ベースの両側部に、イオン注入によって部分的に電気絶縁性を帯びさせた半導体層を有する要素を製造することが可能になる。図13は、本発明に基づいて設計したコレクタ−アップD−HBTトランジスタを示すものである。コレクタメサの両側部に、ベースコンタクトを堆積する前に、側壁と等価な絶縁ウェルが形成されているので、コレクタメサの剥き出しの側部のメタライズ領域を低減することができていることに留意する必要がある。
【0027】
したがって、本発明の装置は、エミッタ層EMと、ベース層BAと、コレクタ層COの積層とを有するコレクタ−アップHBTトランジスタであって、コレクタとエミッタは注入によって自動的に整列しており、
−エミッタ層EMは絶縁材料の枠で囲まれた内部エミッタを有し、同様に、コレクタ層COは絶縁材料の枠で囲まれたコレクタを有し、
−ベース−エミッタ接合部の表面積は、ベース−コレクタ接合部の表面積よりも小さく、
−絶縁化のためのイオン注入に対してベースBA材料の導電性が受ける影響は、絶縁化のためのイオン注入に対してエミッタEM材料の導電性が受ける影響に比較して感度が低い装置に関するものである。
【0028】
上述の装置の製造方法について以下に述べる。
【0029】
コレクタのスピゴット(電極)を、エッチング過程によって、電気絶縁材料からなるコレクタの側部が下に向かって切れ込む形状になるように、結晶学的な方向<0 1 1>に向ける。エピタキシャル構造の頂部に位置するGaInAsからなるコンタクト層によって、TiWSi、WNまたはTiWのような耐熱金属のオーミックコンタクト導線を形成することが可能になる。コレクタの電気抵抗を低減して効果的なイオン注入マスクを製作するために、その表面に幅が2μmで厚さが1μmで代表されるTi/Pt/Auメタライズ領域を形成する。この金属のマスクで保護される半導体材料は初期の導電性を維持する。耐熱金属の厚さは、イオンが大きなエネルギロスなしで通過できるように十分に薄い。注入過程は、同じ金属のマスクを使用した2つの操作から構成される。一方の操作は、構造全体に対して、高エネルギ低密度(2.5×1012cm−2)の注入を、ゼロであってもよい注入角度で行う操作である。注入されたイオンに供給されるエネルギは、GaInPからなるエミッタ層を後に形成される外部ベース(絶縁ウェル1と2)の下に位置する領域で絶縁して、不要な電子が注入されないようにするように決定される。もう一方の操作は、構造全体に対して、低エネルギ低密度注入によってベース−コレクタ接合の表面を決定するものである。絶縁ウェル3と4とは、したがって、GaInPのコレクタ層内に部分的に形成される。これらの過程を通じて、イオンの分布のテール部がベースを通過するが、pGaAs材料の注入に対する感度が低いために、ベースの特性を実質的に損なうことはない。ベース材料の電気抵抗が若干増加することは、注入後のアニーリング過程(例えば合金化されたオーミックコンタクト層のアニーリング)によって補償され、結晶欠陥の密度を可能な限り最小のレベルに維持することができる。耐熱材料の使用によって、コレクタメサが規定された後、(必要なら)構造を高温でアニーリングすることが可能になる。
【0030】
注入されたイオンのエネルギが高いほど、注入深度は大きくなり、媒体内でのイオンの分布は広くなる(したがって、結果的に生じる結晶欠陥も広く分布する)ことに留意する必要がある。したがって、エミッタ−ベース接合部の(高エネルギ注入によって規定される)表面積は、(低エネルギ注入によって規定される)ベース−コレクタ接合分の表面積よりも小さい。図14は、注入段階の結果として得られる形状を示すものである。図8から10で定義したxは、+0.2μm程度である。したがって、本発明によって、外部ベース領域への電子の蓄積を排除することができ、要素の構造から可能である最適性能に近い性能を得ることができる。
【0031】
コレクタのメサは、ベースの出口部で電子を有効に収集するように、典型的な場合は、Ti/Pt/Auのコレクタストリップのそれぞれの側部において1μm程度である。幅が1μmなので、UHFで作動する要素を製造できるように効率的な妥協を見出すことが可能になる。実効的観点からは、ベースのオーミックコンタクト/ストリップのエッジ部が能動的エミッタ領域から離れると、ベースの抵抗とベース−コレクタ間のキャパシタンスが増大するために、UHFゲインが急激に低下する。耐熱金属層をエッチングし、nGaAsとGaInAsコンタクト層をエッチング又は高密度注入によって絶縁体にすることによってベース−コレクタ間のキャパシタンスを最小限にすることは可能である。十分注意すれば、コレクタメサに対してオーミック/ベースコンタクトを整列させることは可能である。
【0032】
さらに、上述のコレクタメサの寸法はフランス特許第2764118号に記載された、厚いメサによる保護膜形成方法と整合するものである。これは、操作の過程において、HBTのドリフトには少なくとも2つのメカニズムが作用しているからである。これは、一方では、中立ベース内における再結合の段階的な変化の問題であり、他方では、ベースの自由表面における表面内での再結合の増加の問題である。外部ベースを保護している能動コレクタの両側に、禁止帯域幅の広い材料を存在させることが、この第2のメカニズムに対する有効な解決策である。絶縁体となったコレクタのGaInP層は従って、コレクタスピゴットの基部における表面再結合を制限する。このことによって外部ベースの自由表面とコレクタの側面を保護する。本発明はまた、フランス特許第2736468号に記載されているような、従来型の微小なメサを有する形式の保護層に対して使用することもできる。従来型の薄いメサを有する構造に本発明を適用して製作される要素の例を図15に示す。本発明による製造方法を直接使用することができる。エピタキシャル構造はそのままで、製造方法の順序を変更するだけである。
【0033】
さらに、本発明に、構造の頂部から熱エネルギを取り去ることができるヒートシンクを使用することも可能である。ヒートシンクは、既に特許になっているフランス特許第2737342号に示されているような「窒化物」又は同様な他の方法に基づくものであってもよい。
【0034】
S−HBT(コレクタはnGaAsからなる)の場合には、耐熱のオーミックコンタクトはショットキー形式のコンタクトで置き換えてもよいことを注記する。次に、金属製コンタクト(たとえば、Ti/Pt/Au)を、nGaAsコレクタの上に直接堆積する。このようにすることで、エピタキシャル構造を単純化することができる。さらに、(大部分の熱が発生する)nベース−コレクタの電界領域に可能な限り近く金属コンタクトを配置することで、金属コンタクトの良好な熱伝導性のために良好な熱挙動が保証される。
【0035】
図16から27は、コレクタ−アップ構造のダブル−ヘテロ接合バイポーラ/トランジスタを製造することができる本発明の製造方法をより詳細に示したものである。ここに図示した構造は、薄いメサを有する保護層を有さず、上部のヒートシンクを有するものである。以下の記述は、最高の総合性能を有する製品を製造する過程で形成される追加的な能動要素又は受動要素を無視し、基本的な要素を製作するために必要な過程の順序だけを示したものである。
【0036】
(図16)
半絶縁性のGaAs基板上に、下記の各層をエピタキシャル成長させる。
−nドープしたGaAsからなるサブ−エミッタ層と、
−nドープしたGaInPエミッタ層と、
−pドープしたGaAsからなるベース層と、
−nドープしたGaInPからなるコレクタ層と、
−nドープしたGaAsの上にnドープしたGaInAsからなるコンタクト層。
【0037】
nドープされたGaInPに関連するあるいは関連しないn−ドープされたGaAsからなるスペーサ、または、n−ドープされたGaIn1−xAs1−yの漸近層をベースとコレクタの間(又はエミッタとベースの間)に挿入して、ヘテロ接合の両側のポテンシャルウェル中への電子の蓄積現象を最小限にするのが好ましい。図面には、このスペーサは表示していない。
耐熱金属層を別な場所で堆積して、コレクタ耐熱オーミックコンタクトを製作する。
【0038】
(図17)
樹脂製の保護マスクを形成した後、要素における不要な効果を低減して要素間の絶縁を達成するために電気絶縁用深イオン(H、He、B、O、F等)注入を行う。
【0039】
(図18)
リフト−オフ(Ti/Au、Ti/Pt/Au等)によって幅lでコレクタ/オーミックコンタクトの厚さを増大させるためのメタライズ層の堆積を行い、高エネルギホウ素を用いて選択的なイオン注入を行って、外部エミッタ領域に絶縁ウェル1と2を定義する。この注入段階によって、必然的に内部エミッタの形状およびエミッタ−ベース接合部の形状が定義される。
【0040】
オーミックコンタクトの厚さを増大させるためのメタライズ層によって構成される保護マスクを有する状態で、当該構造に、低エネルギでホウ素注入を行い、外部コレクタ領域に絶縁ウェル3と4を定義する。この注入過程によって、必然的に、内部コレクタの形状とベース−コレクタ接合部の面積が定義される。
【0041】
エミッタへのホウ素注入を高エネルギで行い、コレクタへの注入は低エネルギで行うので、エミッタ−ベース接合部の中の注入を受けた面積は、コレクタ−ベース接合部の注入を受けた面積よりも大きい。したがって、ベース/コレクタ接合部の表面積は、ベース/エミッタ接合部の表面積よりも大きい。
【0042】
(図19)
コレクタコンタクトの、厚さを増大させるためのメタライズ層を再度保護マスクとして使用する。次に、たとえばSFを用いた反応性イオンエッチングによって、耐熱金属のドライエッチングを行う。
【0043】
(図20)
次にコレクタメサを形成する。そのためには、幅L>lを有する樹脂製の保護マスクを製作する。
GaInAsからなるコンタクト層のエッチングをクエン酸ベースのウェットエッチングで行い、次に、SiCl等を用いて塩素反応性イオンエッチング(RIE)またはたとえばクエン酸による化学エッチングによってGaAsコンタクト層のエッチングを行い、ホウ素を注入したGaInPからなるコレクタ層のエッチングを塩酸による化学エッチングモードで行う。
【0044】
(図21)
リフト−オフ技術を用いてベースのオーミックコンタクトを形成する。使用することができる金属フィルムは、例えば、Ti/Pt/AuまたはMo/Au合金から選択することができる。
【0045】
(図22)
幅L>Lである樹脂製の保護マスクを形成し、乾式方法(塩素反応性イオンエッチング)または組み合わせエッチング(RIEの後に化学エッチング)によってエッチングを行い、続いて、塩酸による化学エッチングモードでホウ素を注入したGaInPからなるエミッタをエッチングする。GaInPのエッチングは、GaAs/GaInPとの境界面で停止する。したがって、ベースメサの水平方向の寸法が、エミッタメサの寸法を決定する。
【0046】
(図23)
リフトオフ技術を使用してエミッタのオーミックコンタクトを堆積する。
【0047】
(図24)
次に、要素の全表面を保護する樹脂を堆積する。この樹脂を、GaInAs/GaAsコンタクト層の表面部分だけ開放する。
【0048】
このコンタクト層の表面を剥き出しにして保護されない状態にした後に、ベース−コレクタキャパシタンスを最小限にするために、コレクタの厚さを増加させるためのメタライズ層をエッチングする。次に、GaInAs層をクエン酸によってウェットエッチングし、次に、GaAsコンタクト層をSiCl等による塩素反応性イオンエッチング(RIE)でエッチングするか、あるいは、例えばクエン酸を用いて化学エッチングする。
【0049】
要素の全表面を保護する誘電性保護層を形成する(図25)。
【0050】
(図26と27)
要素の保護を行った後に、フランス特許第2737342号に記載されているように、構造の頂部にヒートシンクを形成することが可能になる。
【0051】
この種のヒートシンクは、図25に図示したように、ピラー/ビーム技術に基づくものであってもよい。ビームの下部の空気は例えばベンゾシクロブテン(BCB)のような平面性が良好な誘電性材料で置換するのが好ましい。機械特性の観点からは、このことによってオフセットに対して構造を強化することができる。
【0052】
他の方法でヒートシンクを製造することもできる。図26は、「二重窒化物」形式のヒートシンクを使用したHBTの断面図である。この方法によって、ヒートシンクは、要素の全体を覆い(空気、BCBによる)ブリッジを使用しない。ピラーを製作する過程は、熱エネルギの除去と従って要素の温度特性を最適化するために行うものである。しかし、規制的な元素による若干の劣化(例えば、不要なコレクタキャパシタンスの増加)が起こる可能性があり、この劣化が要素のUHF挙動に若干の影響を与える可能性がある。
【図面の簡単な説明】
【図1】 先行の技術の各段階を示す図である。
【図2】 先行の技術の各段階を示す図である。
【図3】 先行の技術の各段階を示す図である。
【図4】 先行の技術の各段階を示す図である。
【図5】 先行の技術の各段階を示す図である。
【図6】 先行の技術の各段階を示す図である。
【図7】 先行の技術の各段階を示す図である。
【図8】 先行の技術の各段階を示す図である。
【図9】 先行の技術の各段階を示す図である。
【図10】 先行の技術の各段階を示す図である。
【図11】 本発明に基づく、HBTトランジスタの各層にイオン注入を行った場合の効果を示すグラフである。
【図12】 本発明に基づく、HBTトランジスタの各層にイオン注入を行った場合の効果を示すグラフである。
【図13】 本発明に基づくHBTトランジスタの実施例である。
【図14】 本発明に基づくHBTトランジスタの実施例である。
【図15】 本発明に基づくHBTトランジスタの変形例である。
【図16】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図17】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図18】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図19】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図20】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図21】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図22】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図23】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図24】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図25】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図26】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。
【図27】 本発明に基づく、コレクタ−アップHBTトランジスタの製造方法の実施例を示す図である。

Claims (16)

  1. コレクタ−アップヘテロ接合バイポーラ/トランジスタであって、基板上に積層された、
    ミッタ層(EM)と、
    ース層(BA)と、
    レクタ層(CO)とを有し、
    ース−エミッタ能動接合部の表面積はベース−コレクタ能動接合部の表面積よりも小さく、
    ベース層の材料は、イオン注入に対する導電性感度が、エミッタ層の材料が有する、同じイオン注入に対する導電性感度よりも低く、
    0<x<1、0<y<1の条件下で、前記コレクタ層はnドープされたGa In 1−x Pであり、前記ベース層はp−ドープされたGa In 1−y Asであり、前記エミッタ層はn−ドープされたGa In 1−x Pである、
    ことを特徴とするヘテロ接合バイポーラ・トランジスタ。
  2. 前記エミッタ層とコレクタ層はそれぞれ絶縁性材料によって取り囲まれた外部領域を有することを特徴とする請求項1に記載のヘテロ接合バイポーラ・トランジスタ。
  3. 前記コレクタを電気的に絶縁する要素の幅は約1ミクロンであり、メサの幅は約2ミクロンであることを特徴とする請求項2に記載のヘテロ接合バイポーラ・トランジスタ。
  4. ミッタとコレクタの絶縁要素は全てホウ素を含有することを特徴とする請求項2に記載のヘテロ接合バイポーラ・トランジスタ。
  5. 0<x<1、0<y<1の条件下で、前記エミッタ層とベース層との間、および/または、ベース層とコレクタ層との間に、連続して設けたGaIn1−xP層とGaIn1−yAs層とからなるスペーサ層を有することを特徴とする請求項2に記載のヘテロ接合バイポーラ・トランジスタ。
  6. 前記コレクタが、その表面に、TiWSi、WNまたはTiWから選択された耐熱金属からなるオーミックコンタクト層を有することを特徴とする請求項1または2のいずれかに記載のヘテロ接合バイポーラ・トランジスタ。
  7. ベース層とコレクタ層との間又はスペーサ層とコレクタ層との間に保護のための半導体薄膜を有することを特徴とする請求項1ないしのいずれかに記載のヘテロ接合バイポーラ・トランジスタ。
  8. さらに、トランジスタの凹凸の全体を覆う保護層を有することを特徴とする請求項1ないしのいずれかに記載のヘテロ接合バイポーラ・トランジスタ。
  9. 一方はトランジスタのメサに他方は基板に支持されたブリッジ状のヒートシンクを有することを特徴とする請求項に記載のヘテロ接合バイポーラ・トランジスタ。
  10. 要素の全てと接触し、基板との間で熱伝導するシンクを有することを特徴とする請求項に記載のヘテロ接合バイポーラ・トランジスタ。
  11. コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法であって、半導体基板上に半導体層をエピタキシャル成長させる過程を含み、
    ミッタ層と、
    ース層と、
    レクタ層とを有し、
    ース層の有するイオン注入に対する導電性感度、エミッタ層の有する同じイオン注入に対する導電性感度よりも低くなるように、ベース層とエミッタ層の材料を選択し、
    らに、目的とするコレクタの幅に対応して幅(l)を有するマスクをコレクタ層の上に形成し、第1のイオン注入を行ってエミッタ層の両側部を絶縁体にし、次に、該第1のイオン注入よりも低いエネルギで第2のイオン注入を行ってコレクタの両側部を絶縁体にすることによって、
    ベース−エミッタ能動接合部の表面積がベース−コレクタ能動接合部の表面積よりも小さいコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタを製造する方法。
  12. トランジスタはIII−V族の材料であって、半導体層のエピタキシャル成長を含み、p−型(またはn−型)にドーピングされて、n−型(またはp型)のエミッタとコレクタの間に位置するベースを有し、さらに、
    ースの上に位置する上位層である幅がlのマスクを用いて、イオン注入を行い、ドーピングされた半導体要素の両側に幅LBCの電気絶縁性要素を定義し、
    ースの下に位置する下位層である幅がlの同じマスクを用いて、イオン注入を行い、ドーピングされた半導体要素の両側に、前記の幅LBCよりも小さい幅LEBを有する電気絶縁性要素を定義し、
    >lを有する上位層のマスクをエッチングして、前のイオン注入によって形成された絶縁ウェルの形状を規定するメサを形成し、
    位層の幅Lを有するマスクを通じてエッチングを行い、イオン注入によって既に形成された絶縁性ウェルの形状を規定するメサを形成することを特徴とする前記請求項11に記載のコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法。
  13. イオン注入に対する導電性感度が、前記上位層とベース層とで異なることを特徴とする前記請求項12に記載のコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法。
  14. 0<x<1、0<y<1の条件下で、前記下位層はnドープされたGaIn1−xPであり、ベースはp−ドープされたGaIn1−yAsであり、上位層はn−ドープされたGaIn1−xPまたはn−ドープされたGaIn1−yAsであることを特徴とする前記請求項13に記載のコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法。
  15. 前記幅lを有するマスクは、Ti/Au 又はTi/Pt/Auに属する金属であることを特徴とする前記請求項12ないし14のいずれかに記載のコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法。
  16. 前記幅lを有するマスクは、樹脂製であることを特徴とする前記請求項12ないし14のいずれかに記載のコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタの製造方法。
JP2001548447A 1999-12-23 2000-12-15 コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 Expired - Lifetime JP4999246B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR99/16400 1999-12-23
FR9916400A FR2803102B1 (fr) 1999-12-23 1999-12-23 Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
PCT/FR2000/003562 WO2001048829A1 (fr) 1999-12-23 2000-12-15 Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation

Publications (2)

Publication Number Publication Date
JP2003518776A JP2003518776A (ja) 2003-06-10
JP4999246B2 true JP4999246B2 (ja) 2012-08-15

Family

ID=9553767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001548447A Expired - Lifetime JP4999246B2 (ja) 1999-12-23 2000-12-15 コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法

Country Status (6)

Country Link
US (1) US6858509B2 (ja)
EP (1) EP1243029B1 (ja)
JP (1) JP4999246B2 (ja)
DE (1) DE60036729T2 (ja)
FR (1) FR2803102B1 (ja)
WO (1) WO2001048829A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661037B2 (en) * 2001-07-20 2003-12-09 Microlink Devices, Inc. Low emitter resistance contacts to GaAs high speed HBT
JP2003282582A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法
JP2004172582A (ja) * 2002-10-30 2004-06-17 Sharp Corp ヘテロ接合バイポーラトランジスタ
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP2005079417A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置及びヘテロ接合バイポーラトランジスタ
US6972237B2 (en) * 2003-12-01 2005-12-06 Chartered Semiconductor Manufacturing Ltd. Lateral heterojunction bipolar transistor and method of manufacture using selective epitaxial growth
USRE42955E1 (en) * 2003-12-04 2011-11-22 Bae Systems Information And Electronic Systems Integration Inc. GaN-based permeable base transistor and method of fabrication
JP2005259835A (ja) * 2004-03-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
JP5628681B2 (ja) 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
WO2010083263A1 (en) * 2009-01-15 2010-07-22 Jie Yao Mesa heterojunction phototransistor and method for making same
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base
JP2019102639A (ja) * 2017-12-01 2019-06-24 株式会社村田製作所 半導体装置
US11355617B2 (en) * 2019-10-01 2022-06-07 Qualcomm Incorporated Self-aligned collector heterojunction bipolar transistor (HBT)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192731A (ja) * 1989-01-20 1990-07-30 Nec Corp バイポーラトランジスタ及びその製造方法
JPH04267529A (ja) * 1991-02-22 1992-09-24 Nec Corp コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JPH04287330A (ja) * 1991-03-18 1992-10-12 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその集積方法
JPH07106343A (ja) * 1993-08-12 1995-04-21 Fujitsu Ltd ヘテロバイポーラ型半導体装置とその製造方法
JPH09213711A (ja) * 1995-11-27 1997-08-15 Mitsubishi Electric Corp バイポーラトランジスタ
JPH10242163A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 半導体装置
JPH1174286A (ja) * 1997-05-30 1999-03-16 Thomson Csf 電気的絶縁要素を有する安定化されたバイポーラトランジスタ
JPH11330087A (ja) * 1998-05-14 1999-11-30 Nec Corp ヘテロ接合バイポーラトランジスタ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0558100B1 (en) * 1986-04-01 1996-12-04 Matsushita Electric Industrial Co., Ltd. Bipolar transistor
EP0300803B1 (en) * 1987-07-24 1994-06-22 Matsushita Electric Industrial Co., Ltd. High-frequency bipolar transistor and its fabrication method
FR2667724B1 (fr) 1990-10-09 1992-11-27 Thomson Csf Procede de realisation des metallisations d'electrodes d'un transistor.
EP0562272A3 (en) * 1992-03-23 1994-05-25 Texas Instruments Inc Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same
US5700701A (en) * 1992-10-30 1997-12-23 Texas Instruments Incorporated Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
US5631173A (en) * 1993-07-12 1997-05-20 Texas Instruments Incorporated Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
JPH07122573A (ja) * 1993-10-28 1995-05-12 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製法
FR2727570B1 (fr) 1994-11-25 1997-01-24 Thomson Csf Amplificateur hyperfrequence monolithique haute integration, a topologie distribuee arborescente
FR2736468B1 (fr) 1995-07-07 1997-08-14 Thomson Csf Transistor bipolaire a structure optimisee
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192731A (ja) * 1989-01-20 1990-07-30 Nec Corp バイポーラトランジスタ及びその製造方法
JPH04267529A (ja) * 1991-02-22 1992-09-24 Nec Corp コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JPH04287330A (ja) * 1991-03-18 1992-10-12 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタおよびその集積方法
JPH07106343A (ja) * 1993-08-12 1995-04-21 Fujitsu Ltd ヘテロバイポーラ型半導体装置とその製造方法
JPH09213711A (ja) * 1995-11-27 1997-08-15 Mitsubishi Electric Corp バイポーラトランジスタ
JPH10242163A (ja) * 1997-02-28 1998-09-11 Hitachi Ltd 半導体装置
JPH1174286A (ja) * 1997-05-30 1999-03-16 Thomson Csf 電気的絶縁要素を有する安定化されたバイポーラトランジスタ
JPH11330087A (ja) * 1998-05-14 1999-11-30 Nec Corp ヘテロ接合バイポーラトランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP1243029A1 (fr) 2002-09-25
EP1243029B1 (fr) 2007-10-10
WO2001048829A1 (fr) 2001-07-05
DE60036729T2 (de) 2008-07-17
US20020190273A1 (en) 2002-12-19
JP2003518776A (ja) 2003-06-10
US6858509B2 (en) 2005-02-22
FR2803102B1 (fr) 2002-03-22
DE60036729D1 (de) 2007-11-22
FR2803102A1 (fr) 2001-06-29

Similar Documents

Publication Publication Date Title
JP4999246B2 (ja) コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法
US5903018A (en) Bipolar transistor including a compound semiconductor
US6031255A (en) Bipolar transistor stabilized with electrical insulating elements
EP0184016A1 (en) Heterojunction bipolar transistor
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
EP0177246B1 (en) Heterojunction bipolar transistor and method of manufacturing the same
KR100235568B1 (ko) 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법
US6885042B2 (en) Hetero-junction bipolar transistor and a manufacturing method of the same
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US6271097B1 (en) Method of fabricating a low base-resistance bipolar transistor
US6873029B2 (en) Self-aligned bipolar transistor
JP2004088107A (ja) エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ(hbt)
US20060284282A1 (en) Heterjunction bipolar transistor with tunnelling mis emitter junction
US6797995B2 (en) Heterojunction bipolar transistor with InGaAs contact and etch stop layer for InP sub-collector
EP0305121B1 (en) Heterojunction bipolar transistor
US5389562A (en) Double heterojunction bipolar transistor and the method of manufacture therefor
US5153692A (en) Semiconductor device
JPH10321640A (ja) 半導体装置及びその製造方法
JP3859149B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
Hill et al. Uniform, high-gain AlGaAs/In/sub 0.05/Ga/sub 0.95/As/GaAs Pnp heterojunction bipolar transistors by dual selective etch process
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
KR100352375B1 (ko) 이종접합 쌍극자 트랜지스터의 제조방법
Liu Heterostructure Bipolar Transistors (HBTs)
JPH11121462A (ja) 半導体装置及びその製造方法
CN115995487A (zh) 异质接面双载子晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120418

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Ref document number: 4999246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term