JPH04267529A - コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH04267529A JPH04267529A JP5070391A JP5070391A JPH04267529A JP H04267529 A JPH04267529 A JP H04267529A JP 5070391 A JP5070391 A JP 5070391A JP 5070391 A JP5070391 A JP 5070391A JP H04267529 A JPH04267529 A JP H04267529A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- type
- base
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 17
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高速動作のトランジスタ
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタに代表される縦
型構造のトランジスタは、コレクタトップ構造にするこ
とにより、高速特性が改善されることが知られている。 コレクタトップ構造が高速特性を改善する理由を以下に
述べる。
型構造のトランジスタは、コレクタトップ構造にするこ
とにより、高速特性が改善されることが知られている。 コレクタトップ構造が高速特性を改善する理由を以下に
述べる。
【０００３】クレーマー（Ｈ．Ｋｒｏｅｍｅｒ）による
文献「プロシーディング・オブ・アイ・イー・イー・イ
ー（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ）」７
０巻１号１３頁からによれば、最大発信周波数ｆＭＡＸ
及びスイッチング時間ｔｓは、それぞれ次のように表さ
れる。
文献「プロシーディング・オブ・アイ・イー・イー・イ
ー（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ）」７
０巻１号１３頁からによれば、最大発信周波数ｆＭＡＸ
及びスイッチング時間ｔｓは、それぞれ次のように表さ
れる。
【０００４】
【数１】
【０００５】ここで、Ｒｂはベース抵抗、Ｃｃはベース
／コレクタ接合容量、τｅｃはエミッタからコレクタま
での遅延時間、τｂはベース走行時間、ＣＬはロード容
量、ＲＬはロード抵抗である。Ｃｃの値が小さくなれば
、ｆＭＡＸは大きく、ｔｓは小さくすることができる。 コレクタトップ型トランジスタは、コレクタがウエファ
ー表面にあるため、コレクタ領域の規定に微細パタン形
成技術が適応でき、ベース／コレクタ接合面積（以下Ａ
ＢＣ）を小さくすることができるため、Ｃｃの値を小さ
くすることができる。従って、ｆＭＡＸの値を大きく、
ｔｓの値を小さくすることが可能で、高速動作特性を改
善できる。
／コレクタ接合容量、τｅｃはエミッタからコレクタま
での遅延時間、τｂはベース走行時間、ＣＬはロード容
量、ＲＬはロード抵抗である。Ｃｃの値が小さくなれば
、ｆＭＡＸは大きく、ｔｓは小さくすることができる。 コレクタトップ型トランジスタは、コレクタがウエファ
ー表面にあるため、コレクタ領域の規定に微細パタン形
成技術が適応でき、ベース／コレクタ接合面積（以下Ａ
ＢＣ）を小さくすることができるため、Ｃｃの値を小さ
くすることができる。従って、ｆＭＡＸの値を大きく、
ｔｓの値を小さくすることが可能で、高速動作特性を改
善できる。
【０００６】
【発明が解決しようとする課題】上述のようにコレクタ
トップ型トランジスタは、コレクタ容量の低減が図れる
。図２に、本発明者の木村等による文献「フォーティー
セブンス・アニュアル・ディバイス・リサーチ・コンフ
ァレンス（４７ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ
Ｒｅｓｅａｃｈ Ｃｏｎｆｅｒｅｎｃｅ）」ＩＩ
Ａ−８（文献１に述べられた構造のｎ型砒化ガリウム／
ｐ型ゲルマニウム／ｎ型ゲルマニウム（以下、それぞれ
ｎ−ＧａＡｓ、ｐ−Ｇｅ、ｎ−Ｇｅと略記）ヘテロ接合
バイポーラトランジスタ（ＨＢＴ）を示す。図に示した
素子の作製方法を図３を参考にして述べる。
トップ型トランジスタは、コレクタ容量の低減が図れる
。図２に、本発明者の木村等による文献「フォーティー
セブンス・アニュアル・ディバイス・リサーチ・コンフ
ァレンス（４７ｔｈ Ａｎｎｕａｌ Ｄｅｖｉｃｅ
Ｒｅｓｅａｃｈ Ｃｏｎｆｅｒｅｎｃｅ）」ＩＩ
Ａ−８（文献１に述べられた構造のｎ型砒化ガリウム／
ｐ型ゲルマニウム／ｎ型ゲルマニウム（以下、それぞれ
ｎ−ＧａＡｓ、ｐ−Ｇｅ、ｎ−Ｇｅと略記）ヘテロ接合
バイポーラトランジスタ（ＨＢＴ）を示す。図に示した
素子の作製方法を図３を参考にして述べる。
【０００７】まず、図３（ａ）に示すように、ＭＢＥ法
により、高濃度のｎ型ＧａＡｓ（１００）基板２上に高
濃度ｎ型ＧａＡｓバッファー層３、エミッタ層となるｎ
型ＧａＡｓ層５、ベース層となるｐ型Ｇｅ層７、コレク
タ層となるｎ型Ｇｅ層９を順次成長する。
により、高濃度のｎ型ＧａＡｓ（１００）基板２上に高
濃度ｎ型ＧａＡｓバッファー層３、エミッタ層となるｎ
型ＧａＡｓ層５、ベース層となるｐ型Ｇｅ層７、コレク
タ層となるｎ型Ｇｅ層９を順次成長する。
【０００８】次に図３（ｂ）に示すように、コレクタ領
域をフォトレジスト（ＰＲ）で覆い、ホウ素（Ｂ）のイ
オン注入を行う。Ｂのイオン注入はＧｅを高濃度のｐ型
に、ＧａＡｓを半絶縁化するので、エミッタ領域の規定
と、外部ベース領域の形成が同時に行える。ここではＩ
ＩＩ族元素としてＢを用いたが、Ｇａ、Ｉｎ等Ｂ以外の
ＩＩＩ族元素を用いても同様の効果が期待できる。
域をフォトレジスト（ＰＲ）で覆い、ホウ素（Ｂ）のイ
オン注入を行う。Ｂのイオン注入はＧｅを高濃度のｐ型
に、ＧａＡｓを半絶縁化するので、エミッタ領域の規定
と、外部ベース領域の形成が同時に行える。ここではＩ
ＩＩ族元素としてＢを用いたが、Ｇａ、Ｉｎ等Ｂ以外の
ＩＩＩ族元素を用いても同様の効果が期待できる。
【０００９】次に図３（ｃ）に示すように、イオン注入
に用いたＰＲをそのまま利用してｎ−Ｇｅコレクタ層を
除去し、ベース層の面出しを行う。
に用いたＰＲをそのまま利用してｎ−Ｇｅコレクタ層を
除去し、ベース層の面出しを行う。
【００１０】次に図３（ｄ）に示すように、外部ベース
領域とコレクタ領域をＰＲで覆い、Ｇｅ層を除去するこ
とで素子間の分離を行う。
領域とコレクタ領域をＰＲで覆い、Ｇｅ層を除去するこ
とで素子間の分離を行う。
【００１１】最後に図３（ｅ）に示すように、エミッタ
電極１、ベース電極８、コレクタ電極１０を取り付ける
。
電極１、ベース電極８、コレクタ電極１０を取り付ける
。
【００１２】以上の工程でコレクタトップ型ＨＢＴが作
製されている。ここではコレクタ層はｎ型Ｇｅを用いた
が、Ｇｅと珪素（Ｓｉ）の混晶（ＳｉＧｅ）を用いた場
合、ＳｉはＧｅと同様ＩＶ族であり、従ってＳｉＧｅも
ＩＶ族元素で、ＩＩＩ族元素のイオン注入を用いて上記
従来例と同様の効果が得られる。また上述の従来例は、
Ｂのイオン注入は（１００）基板の垂直方向（０°オフ
）より注入されているため、ＡＥＢはＡＢＣと同じであ
る。
製されている。ここではコレクタ層はｎ型Ｇｅを用いた
が、Ｇｅと珪素（Ｓｉ）の混晶（ＳｉＧｅ）を用いた場
合、ＳｉはＧｅと同様ＩＶ族であり、従ってＳｉＧｅも
ＩＶ族元素で、ＩＩＩ族元素のイオン注入を用いて上記
従来例と同様の効果が得られる。また上述の従来例は、
Ｂのイオン注入は（１００）基板の垂直方向（０°オフ
）より注入されているため、ＡＥＢはＡＢＣと同じであ
る。
【００１３】しかしながら、従来例ではＡＢＣが、エミ
ッタ／ベース接合面積（ＡＥＢ）と同じか、若しくは小
さくなることから、コレクタ中の電流密度がエミッタ中
、ベース中の電流密度に比べ同じか若しくは大きくなる
。このことは、高速動作を阻害する要因となる。その理
由をｎｐｎ型のバイポーラトランジスタを例にとり説明
する。
ッタ／ベース接合面積（ＡＥＢ）と同じか、若しくは小
さくなることから、コレクタ中の電流密度がエミッタ中
、ベース中の電流密度に比べ同じか若しくは大きくなる
。このことは、高速動作を阻害する要因となる。その理
由をｎｐｎ型のバイポーラトランジスタを例にとり説明
する。
【００１４】高速動作には、エミッタ／ベース間接合容
量ＣＥＢをできるだけ小さくする必要がある。このため
、エミッタ電流密度は、ある程度（〜１×１０４Ａ／ｃ
ｍ２）以上の大きさが必要である。前述の式は、この前
提の上に立った式である。エミッタ電流密度を一定とし
て考えると、コレクタトップ型バイポーラトランジスタ
では、通常のエミッタトップ型に比べコレクタ電流密度
が大きくなる。コレクタ電流密度の増大は、コレクタ空
乏層に注入される電子密度ｎｃを増大させる。ｎｃがコ
レクタ不純物濃度Ｎｄより大きくなると、ベース中の正
孔がコレクタ側に押し出され、実効的なベース長が長く
なり、τｂ、τｅｃの増大を招く。従って、ｆＭＡＸは
小さくなり、ｔｓは増大する。このことは、カーク効果
（Ｋｉｒｋ Ｅｆｆｅｃｔ）として公知の現象である
。
量ＣＥＢをできるだけ小さくする必要がある。このため
、エミッタ電流密度は、ある程度（〜１×１０４Ａ／ｃ
ｍ２）以上の大きさが必要である。前述の式は、この前
提の上に立った式である。エミッタ電流密度を一定とし
て考えると、コレクタトップ型バイポーラトランジスタ
では、通常のエミッタトップ型に比べコレクタ電流密度
が大きくなる。コレクタ電流密度の増大は、コレクタ空
乏層に注入される電子密度ｎｃを増大させる。ｎｃがコ
レクタ不純物濃度Ｎｄより大きくなると、ベース中の正
孔がコレクタ側に押し出され、実効的なベース長が長く
なり、τｂ、τｅｃの増大を招く。従って、ｆＭＡＸは
小さくなり、ｔｓは増大する。このことは、カーク効果
（Ｋｉｒｋ Ｅｆｆｅｃｔ）として公知の現象である
。
【００１５】通常のエミッタトップ型トランジスタでは
、ＡＢＣがＡＥＢと同じか若しくは大きい。従って、同
じエミッタ電流密度で比較すると、通常のエミッタトッ
プ型トランジスタに比べコレクタトップ型トランジスタ
では、コレクタ中のｎｃが大きくなり易く、カーク効果
が起こり易くなる。以上の理由により、コレクタトップ
型バイポーラトランジスタにおいては、エミッタ、ベー
ス中の電流密度が低い領域でカーク効果が現れ、上記の
２つの数式で予想されるほどの高速動作は得られない。
、ＡＢＣがＡＥＢと同じか若しくは大きい。従って、同
じエミッタ電流密度で比較すると、通常のエミッタトッ
プ型トランジスタに比べコレクタトップ型トランジスタ
では、コレクタ中のｎｃが大きくなり易く、カーク効果
が起こり易くなる。以上の理由により、コレクタトップ
型バイポーラトランジスタにおいては、エミッタ、ベー
ス中の電流密度が低い領域でカーク効果が現れ、上記の
２つの数式で予想されるほどの高速動作は得られない。
【００１６】本発明の目的は、前記課題を解決したコレ
クタトップ型ヘテロ接合バイポーラトランジスタ及びそ
の製造方法を提供することにある。
クタトップ型ヘテロ接合バイポーラトランジスタ及びそ
の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】前記目的を達成するため
、本発明に係るコレクタトップ型ヘテロ接合バイポーラ
トランジスタにおいては、ｎ型砒化ガリウムをエミッタ
層、ｐ型ゲルマニウムをベース層、ｎ型ゲルマニウム若
しくはｎ型のシリコンとゲルマニウムの混晶をコレクタ
層とするコレクタトップ型ヘテロ接合バイポーラトラン
ジスタにおいて、エミッタ／ベース接合面積がベース／
コレクタ接合面積より小さいものである。
、本発明に係るコレクタトップ型ヘテロ接合バイポーラ
トランジスタにおいては、ｎ型砒化ガリウムをエミッタ
層、ｐ型ゲルマニウムをベース層、ｎ型ゲルマニウム若
しくはｎ型のシリコンとゲルマニウムの混晶をコレクタ
層とするコレクタトップ型ヘテロ接合バイポーラトラン
ジスタにおいて、エミッタ／ベース接合面積がベース／
コレクタ接合面積より小さいものである。
【００１８】また、本発明に係るコレクタトップ型ヘテ
ロ接合バイポーラトランジスタの製造方法においては、
砒化ガリウムをエミッタ層、ゲルマニウムをベース層、
ゲルマニウム若しくはシリコンとゲルマニウムの混晶を
コレクタ層とするｎｐｎ型コレクタトップ型ヘテロ接合
バイポーラトランジスタにおいて、ＩＩＩ族元素の斜め
イオン注入により、エミッタ／ベース接合面積をベース
／コレクタ接合面積より小さくするものである。
ロ接合バイポーラトランジスタの製造方法においては、
砒化ガリウムをエミッタ層、ゲルマニウムをベース層、
ゲルマニウム若しくはシリコンとゲルマニウムの混晶を
コレクタ層とするｎｐｎ型コレクタトップ型ヘテロ接合
バイポーラトランジスタにおいて、ＩＩＩ族元素の斜め
イオン注入により、エミッタ／ベース接合面積をベース
／コレクタ接合面積より小さくするものである。
【００１９】
【作用】本発明によれば、高速動作が予測されるコレク
タトップ型トランジスタにおいて、エミッタ／ベース間
接合面積を、微細加工技術を利用して規定できるベース
／コレクタ接合面積に比べさらに微細化できる。よって
、コレクタ層中の電流密度をエミッタ層、ベース層中の
電流密度に比べ小さくできるため、コレクタトップ構造
をとりながら、カーク効果がおこるエミッタ電流密度を
大きくでき、高速動作が可能なトランジスタが得られる
。
タトップ型トランジスタにおいて、エミッタ／ベース間
接合面積を、微細加工技術を利用して規定できるベース
／コレクタ接合面積に比べさらに微細化できる。よって
、コレクタ層中の電流密度をエミッタ層、ベース層中の
電流密度に比べ小さくできるため、コレクタトップ構造
をとりながら、カーク効果がおこるエミッタ電流密度を
大きくでき、高速動作が可能なトランジスタが得られる
。
【００２０】
【実施例】以下、本発明の実施例を図により説明する。
図１は、本発明によるコレクタトップ型トランジスタを
示す模式断面図、図４は同平面図である。図１において
、本発明に係るコレクタトップ型ヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）は、エミッタ層５をｎ型砒化ガ
リウム、ベース層６をｐ型ゲルマニウム、コレクタ層９
をｎ型ゲルマニウム（若しくはｐ型のシリコンとゲルマ
ニウムの混晶）から構成したものであり、エミッタ／ベ
ース接合面積をベース／コレクタ接合面積より小さくし
たものである。また、図中、１はエミッタ電極、２はｎ
（プラス）−ＧａＡｓ基板、３はｎ（プラス）−ＧａＡ
ｓバッファ層、４は半絶縁化ＧａＡｓ層、６はｐ（プラ
ス）−Ｇｅ外部ベース層、８はベース電極、１０はコレ
クタ電極である。
示す模式断面図、図４は同平面図である。図１において
、本発明に係るコレクタトップ型ヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）は、エミッタ層５をｎ型砒化ガ
リウム、ベース層６をｐ型ゲルマニウム、コレクタ層９
をｎ型ゲルマニウム（若しくはｐ型のシリコンとゲルマ
ニウムの混晶）から構成したものであり、エミッタ／ベ
ース接合面積をベース／コレクタ接合面積より小さくし
たものである。また、図中、１はエミッタ電極、２はｎ
（プラス）−ＧａＡｓ基板、３はｎ（プラス）−ＧａＡ
ｓバッファ層、４は半絶縁化ＧａＡｓ層、６はｐ（プラ
ス）−Ｇｅ外部ベース層、８はベース電極、１０はコレ
クタ電極である。
【００２１】本発明によれば、図５に示すように、（１
００）基板上に（０１０）方向にコレクタストライプ幅
２μｍ、（００１）方向にコレクタストライプ長５μｍ
とし、Ｂのイオンを（１００）方向から（０１０）方向
に±４５°傾けた２方向から注入した。
００）基板上に（０１０）方向にコレクタストライプ幅
２μｍ、（００１）方向にコレクタストライプ長５μｍ
とし、Ｂのイオンを（１００）方向から（０１０）方向
に±４５°傾けた２方向から注入した。
【００２２】イオン注入以外の製作工程は図２にあげた
従来例と同様である。ｎ−Ｇｅコレクタ層の厚さは５０
００オングストローム、ｐ−Ｇｅベース層は２０００オ
ングストロームとした。Ｂの斜めイオン注入によりＡＢ
Ｃは１μｍ×５μｍ、ＡＥＢは０．６μｍ×５μｍとな
り、ＡＢＣに比べＡＥＢを３／５にすることができる。 尚、Ｂ以外のＩＩＩ族元素を用いてもよい。
従来例と同様である。ｎ−Ｇｅコレクタ層の厚さは５０
００オングストローム、ｐ−Ｇｅベース層は２０００オ
ングストロームとした。Ｂの斜めイオン注入によりＡＢ
Ｃは１μｍ×５μｍ、ＡＥＢは０．６μｍ×５μｍとな
り、ＡＢＣに比べＡＥＢを３／５にすることができる。 尚、Ｂ以外のＩＩＩ族元素を用いてもよい。
【００２３】
【発明の効果】本発明によるコレクタトップ型ＨＢＴ及
びその製造方法によれば、ＣＢＣが小さく、さらにカー
ク効果が起きるエミッタ電流密度が大きいコレクタトッ
プ型ＨＢＴが得られる。
びその製造方法によれば、ＣＢＣが小さく、さらにカー
ク効果が起きるエミッタ電流密度が大きいコレクタトッ
プ型ＨＢＴが得られる。
【図１】本発明によるコレクタトップ型トランジスタを
示す断面構造図である。
示す断面構造図である。
【図２】従来例によるコレクタトップ型トランジスタを
示す断面構造図である。
示す断面構造図である。
【図３】従来例によるコレクタトップ型トランジスタの
製作手順を示す図である。
製作手順を示す図である。
【図４】本発明によるコレクタトップ型トランジスタを
示す平面図である。
示す平面図である。
【図５】本発明によるコレクタトップ型トランジスタの
イオン注入プロセスを示す模式図である。
イオン注入プロセスを示す模式図である。
１ エミッタ電極
２ ｎ（プラス）−ＧａＡｓ基板
３ ｎ（プラス）−ＧａＡｓバッファ層４ 半絶縁
化ＧａＡｓ層 ５ ｎ−ＧａＡｓエミッタ層 ６ ｐ（プラス）−Ｇｅ外部ベース層７ ｐ−Ｇｅ
ベース層 ８ ベース電極 ９ ｎ−Ｇｅコレクタ層 １０ コレクタ電極
化ＧａＡｓ層 ５ ｎ−ＧａＡｓエミッタ層 ６ ｐ（プラス）−Ｇｅ外部ベース層７ ｐ−Ｇｅ
ベース層 ８ ベース電極 ９ ｎ−Ｇｅコレクタ層 １０ コレクタ電極
Claims (2)
- 【請求項１】 ｎ型砒化ガリウムをエミッタ層、ｐ型
ゲルマニウムをベース層、ｎ型ゲルマニウム若しくはｎ
型のシリコンとゲルマニウムの混晶をコレクタ層とする
コレクタトップ型ヘテロ接合バイポーラトランジスタに
おいて、エミッタ／ベース接合面積がベース／コレクタ
接合面積より小さいことを特徴とするコレクタトップ型
ヘテロ接合バイポーラトランジスタ。 - 【請求項２】 砒化ガリウムをエミッタ層、ゲルマニ
ウムをベース層、ゲルマニウム若しくはシリコンとゲル
マニウムの混晶をコレクタ層とするｎｐｎ型コレクタト
ップ型ヘテロ接合バイポーラトランジスタにおいて、Ｉ
ＩＩ族元素の斜めイオン注入により、エミッタ／ベース
接合面積をベース／コレクタ接合面積より小さくするこ
とを特徴とするコレクタトップ型ヘテロ接合バイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050703A JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050703A JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267529A true JPH04267529A (ja) | 1992-09-24 |
| JP2770583B2 JP2770583B2 (ja) | 1998-07-02 |
Family
ID=12866264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050703A Expired - Lifetime JP2770583B2 (ja) | 1991-02-22 | 1991-02-22 | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770583B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518776A (ja) * | 1999-12-23 | 2003-06-10 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| US7157749B2 (en) * | 2004-02-16 | 2007-01-02 | Kabushiki Kaisha Toshiba | Bipolar transistor with a GaAs substrate and a SiGe base or collector |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152165A (ja) * | 1985-12-25 | 1987-07-07 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPH01251659A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH02150032A (ja) * | 1988-11-30 | 1990-06-08 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
-
1991
- 1991-02-22 JP JP3050703A patent/JP2770583B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152165A (ja) * | 1985-12-25 | 1987-07-07 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPH01251659A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| JPH02150032A (ja) * | 1988-11-30 | 1990-06-08 | Nec Corp | ヘテロ接合バイポーラトランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518776A (ja) * | 1999-12-23 | 2003-06-10 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| JP4999246B2 (ja) * | 1999-12-23 | 2012-08-15 | タレス | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 |
| US7157749B2 (en) * | 2004-02-16 | 2007-01-02 | Kabushiki Kaisha Toshiba | Bipolar transistor with a GaAs substrate and a SiGe base or collector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2770583B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| KR950014277B1 (ko) | 헤테로 접합형 바이폴러트랜지스터 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH04267529A (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH047096B2 (ja) | ||
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JPH02150032A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPS61203675A (ja) | 半導体装置 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2734847B2 (ja) | ヘテロ接合バイポーラトランジスタ |