JP3859149B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3859149B2 JP3859149B2 JP2002319098A JP2002319098A JP3859149B2 JP 3859149 B2 JP3859149 B2 JP 3859149B2 JP 2002319098 A JP2002319098 A JP 2002319098A JP 2002319098 A JP2002319098 A JP 2002319098A JP 3859149 B2 JP3859149 B2 JP 3859149B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- conductivity type
- inp
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ヘテロ接合バイポーラトランジスタの製造方法に関するもので、特に低消費電力回路への適用を目的とし、微細トランジスタ寸法を有し、信頼性、高周波特性に優れたヘテロ接合バイポーラトランジスタ（以下ＨＢＴとする）の製造方法に関するものである。
【０００２】
【従来技術】
【非特許文献１】
「Hiroshi Yano et al.,IEICE TRANS .ELECTRON.,VOL.E80-C,NO.5,1997,pp.689-694」
ＨＢＴはエミッタにベースよりも広いバンドギャップを有する半導体材料を用いることにより、ホモ接合バイポーラトランジスタに較べて、エミッタよりもベースの不純物濃度を高くしても高電流利得が得られること、またベース層の薄層化とベース抵抗低減を同時に実現でき超高速で動作させることができる特徴がある。更にＩＩＩ−Ｖ族化合物半導体を用いると、材料の選択によりへテロ接合の組合せ自由度が広がること、また、電子デバイスのみならず光デバイスとの融合も可能であること等利点が増大する。
【０００３】
ＩＩＩ−Ｖ族化合物半導体ＨＢＴでは、特にエミッタ材料にＩｎＰ、ベース材料にＩｎＧａＡｓを用いたｎ−ｐ−ｎ型ＩｎＰ／ＩｎＧａＡｓＨＢＴおいて、ＩｎＧａＡｓの優れた電子輸送特性により、高速性能の指標である電流利得遮断周波数ｆＴおよび最高発振周波数ｆｍａｘが３００ＧＨｚを越えるバイポーラトランジスタの中での最高性能が得られている。加えて、ＩｎＰ／ＩｎＧａＡｓＨＢＴはエミッタ／ベース接合のターンオン電圧が低いためＩＣの低消費電力化に有利である。また、プロセス上では、特にエッチング加工においてＩｎＧａＡｓとＩｎＰに対して各々完壁な選択ウェットエッチング溶液を用いることができるためエッチングのウエハー面内均一性に優れる。闘値に相当するエミッタ／ベース接合間ターンオン電圧のウエハー面内均一性が優れていることと合わせて、ＩｎＰ／ＩｎＧａＡｓＨＢＴは高集積ＩＣを構成するデバイスとして期待できる。
【０００４】
これらＨＢＴの製作に関して、通常エピタキシャル成長により積層されたＨＢＴ構造を上層側から順にエッチング加工しエミッタ、ベース、コレクタの各電極を形成する製造方法がとられておりメサ型トランジスタ構造となる。ＩｎＰ／ＩｎＧａＡｓＨＢＴではＩｎＧａＡｓ．ＩｎＰ層の選択エッチングを有効に利用してベース層、コレクタコンタクト層を露出させ、蒸着リフトオフ法によりｐ型オーミック電極メタルをベース層に、およびｎ型オーミック電極メタルをエミッタコンタクト層、コレクタコンタクト層に各々形成する。更にエッチングによる素子間分離を行いポリイミド、ＢＣＢ等のスピンコーティング有機絶緑膜で半導体表面をパシベーションする工程が一般的である。
【０００５】
しかしながら、ＩｎＧａＡおよびＩｎＰを含むＨＢＴメサ構造に対して有機絶縁膜をパシベーション膜として用いると、例えばポリイミドでは膜中に取り込まれている水分が影響してＩｎＰエミッタメサ側壁にリーク電流パスが形成される可能性が懸念される。また水分放出性に優れ膜中には水分を殆ど含まないＢＣＢを用いた場合でも、スピンコーティングで形成された有機膜であるために緻密性に劣り外部から侵入する水分やその他の活性分子種から半導体表面を保護することは難しい。有機絶縁膜よりも緻密性、耐湿性、耐酸性に優れ、水分や活性分子種の侵入から半導体表面を保護する効果が高いのはシリコン窒化膜であることはＧａＡｓ系電子デバイスで良く知られており、ＩｎＰ／ＩｎＧａＡｓＨＢＴにおいてもこのシリコン窒化膜をパッシベーション膜として用いる方が信頼性に優れたトランジスタを提供できる。ところが、例えば通常のプラズマエンハンストＣＶＤ装置でシリコン窒化膜をＩｎＰ／ＩｎＧａＡｓＨＢＴ表面に堆積した場合、プラズマダメージがＩｎＰエミッタメサ側壁に表面リーク電流を誘起する。更に高濃度ドーピングが可能で拡散係数が小さく信頼性に有利な炭素をベースドーパントに用いた場合、表面に露出している炭素ドープｐ型ＩｎＧａＡｓベース層中のアクセプターが堆積時に侵入する水素により不活性化されベース抵抗増大を引き起こす。このためＩｎＰ／ＩｎＧａＡｓＨＢＴにシリコン窒化膜を堆積させるにはＩｎＰエミッタメサ側壁およびＩｎＧａＡｓベース層を露出させないメサ構造が望ましい。
【０００６】
シリコン窒化膜を半導体表面パシベーション膜として用いるために、【非特許文献１】に例示されているように、ＩｎＰ／ＩｎＧａＡｓＨＢＴにおいてｎ型ＩｎＧａＡｓエミッタコンタクト層をエッチングしＩｎＰエミッタ層を露出させた状態でＰｔ／Ｔｉ／Ｐｔ／Ａｕ等のベース電極積層メタルを蒸着リフトオフで形成し、この積層電極メタルを構成する最下層Ｐｔの深さ方向への沈み込みを利用してＩｎＰ層を突きぬけｐ型ＩｎＧａＡｓベース層領域までＰｔが到達することによりベース電極として機能させる構造が提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、このＩｎＰエミッタ層上にベース電極メタルを蒸着しオーミック熱処理により最下層のメタルをＩｎＧａＡｓベース層まで均一良く拡散させるためには、少なくともＩｎＰエミッタ層の厚さをかなり薄くする必要がある。実際、上記引用文献ではｎ型ＩｎＰエミッタ層厚は１０ｎｍと薄層化されている。ここで問題となるのはＩｎＰエミッタ層を薄くし過ぎるとエミッタベース間容量が増大しエミッタ充電時間が長くなり特に高周波特性ｆＴが低下する点である。また、熱処理により拡散したＰｔメタルは深さ方向のみならず横方向へも拡がるためベース電極をｎ型ＩｎＧａＡｓオミックコンタクトメサ側壁に近づけることはできない。このため寄生ベース抵抗の増加を招き高周波特性ｆｍａｘを低下させることになる。
【０００８】
【課題を解決するための手段】
本発明のヘテロ接合バイポーラトランジスタの製造方法は、
半絶縁性基板上にＩｎＰバッファー層、第１導電型であるＩｎＰサブコレクタ層、第１導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓコレクタコンタクト層、ＩｎＧａＡｓコレクタ層、第１導電型とは反対の導電性を示す第２導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓベース層、故意に不純物をドーピングしていないアンドープＩｎＰエミッタ層、第１導電ドーバントのドーピング濃度が低い第２ＩｎＧａＡｓ層と第１導電型ドーパントのドーピング濃度が高い第１ＩｎＧａＡａ層から成るエミッタコンタクト層で構成されるメサ型ヘテロ接合バイポーラトランジスタにおいて、
前記第１ＩｎＧａＡｓエミッタコンタタト層上にパタニングしたレジストをエッチングマスクとして、少なくとも前記第１ＩｎＧａＡｓエミッタコンタクト層を全てエッチング除去し第２ＩｎＧａＡｓエミッタコンタクト層を露出させた状態で、第２導電型不純物を少なくとも第２導電型ＩｎＧａＡｓベース層に到達する加速電圧で第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層にイオン注入する工程と、
前記レジストマスクを除去した後、高温活性化アニールを行い第２導電型不純物をイオン注入した第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層を第２導電型領域に反転させる工程と、
上記第２導電型に反転させた第２ＩｎＧａＡｓエミッタコンタクト層面にベースオーミック電極を蒸着リフトオフ法で形成し、更に少なくとも前記ベース電極メタルと前記第１ＩｎＧａＡｓエミッタコンタクト層とに挟まれた第２導電型に反転した前記第２ＩｎＧａＡｓエミッタコンタクト領域をレジストマスクを用いてエッチング除去し、同じく第２導電型に反転したＩｎＰ層を露出させる工程と、
前記ベースオーミック電極メタルの外側に位置する第２導電型に反転した第２ＩｎＧａＡｓエミッタコンタクト層および第２導電型に反転したＩｎＰ層、第２導電型ＩｎＧａＡｓベース層、ＩｎＧａＡｓコレクタ層をエッチング除去し、第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層を露出させる工程と、
前記第１ＩｎＧａＡｓエミッタコンタクト層および前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層上にオーミック電極を蒸着リフトオフ法まで形成する工程と、
前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層、第１導電型ＩｎＰサブコレクタ層、ＩｎＰバッファ層をエッチングすることで素子間分離を行い、全面にシリコン窒化膜を堆積させる工程と、
を有することを特徴とする。
【００１０】
【発明の実施の形態】
優れた高周波特性が期待できるＩｎＧａＡｓ／ＩｎＰＨＢＴにおいて、高信頼化のためにプラズマＣＶＤで堆積させた緻密なシリコン窒化膜をパシベーション膜として用いるためには少なくともＩｎＧａＡｓベース層を露出させずにＩｎＧａＡｓエミッタコンタタト層あるいはＩｎＰエミッタ層上にベース電極を形成することが不可欠となる。ＩＩＩ−Ｖ族化合物半導体では、ベース層と同じｐ型不純物を外部から導入する手段として、Ｂｅ、Ｍｇ、Ｃ等のイオン注入と亜鉛（Ｚｎ）拡散が良く用いられているが、イオン注入マスクとしてフォトレジストを使える点、イオン注入時のドーズ量、加速電圧でｐ型不純物領域を深さ方向にコントロールできる点でイオン注入法が優れている。特にイオン注入時のダメージが少なく活性化アニール温度が比較的低い温度でも活性化が可能なＢｅイオンが適している。Ｂｅイオン注入法でｐ型に反転する場合、例えば、４×１０１９ｃｍ−３まで高濃度ドービングされたｎ型ＩｎＧａＡｓエミッタコンタクト層を高濃度ｐ型層に反転させることは難しいので、ｐ型に反転させるｎ型ＩｎＧａＡｓ層のドーピング濃度を下げることが望ましい、しかし、エミッタ電極とエミッタコンタクト層のコンタクト抵抗を考慮すると上層部が高濃度ドーピング、下層部が低濃度ドーピングのｎ型ＩｎＧａＡｓから成るエミッタコンタクト層の構成が有効である。上層部の高濃度ＩｎＧａＡｓエミッタコンタクト層を除去した後にＢｅイオンを低濃度ＩｎＧａＡｓ層面から打ち込むことにより、容易にｎ型ＩｎＧａＡｓ層をｐ型ＩｎＧａＡｓベースコンタクト層に変換できる。低濃度ドーピングｎ型ＩｎＧａＡｓ層下のＩｎＰエミッタ層は故意にドービングしていないためＢｅイオン注入により容易にｐ型層に反転できる。結局、Ｂｅイオン注入された低濃度ｎ型ｉｎＧａＡｓエミッタコンタクト層とアンドープＩｎＰエミッタ層をｐ型外部ベース層に変換することは容易である。
【００１１】
Ｂｅイオンを注入したｐ型ＩｎＧａＡｓベースコンタクト領域と隣接するＢｅイオンを注入していないｎ型ＩｎＧａＡｓエミッタコンタクト層との間にｐ−ｎ接合が形成されるが、順方向ターンオン電圧が真性エミッタ／ベース接合のターンオン電圧よりも低いためにトランジスタ動作時に過剰なベースリーク電流がこのＩｎＧａＡｓｐ−ｎ接合ダイオードを通して流れる。これを防ぐためにはＢｅイオン注入されていない真性ｎ型ＩｎＧａＡｓエミッタコンタクト層に隣接するｐ型ＩｎＧａＡｓ層をエッチング除去し電気的に絶縁させる必要がある。このエッチングはｐ型ＩｎＧａＡｓベースコンタクト層にベース電極を蒸着リフトオフ法で形成した後、このベース電極に対し真性ｎ型ＩｎＧａＡｓエミッタコンタクト層側に位置する内側のｐ型ＩｎＧａＡｓベースコンタクト層領域のみを選択ウェットエッチング法で除去しｐ型ＩｎＰ層面を露出させる。ベース−コレクタメサエッチングの後エミッタ電極およびコレクタ電極を各々高濃度ｎ型ＩｎＧａＡｓエミッタコンタクト層、高濃度ｎ型ＩｎＧａＡｓコレクタコンタクト層上に形成する。更に素子間分離エッチングを行った後シリコン窒化膜をプラズマＣＶＤ法で堆積しＨＢＴのパッシベーション膜とする。
【００１２】
【作用】
上述の製造方法では、ＩｎＰエミッタミサ側壁および炭素ドープｐ型ＩｎＧａＡｓベース層が露出していない状態でシリコン窒化膜を堆積できるためのＩｎＰエタメサ側壁および炭素ドープｐ型ＩｎＧａＡｓベース層ヘプラズマダメージの影響が及ぶことはない。
【００１３】
【実施例】
本発明によるＩｎＰ／ＩｎＧａＡｓＨＢＴの製造方法を図１〜図８のＨＢＴ断面構造図を用いて説明する。
【００１４】
図１は本実施例第１の工程を示すもので、半絶縁性ＩｎＰ基板１上にＭＯＶＰＥ、ガスソースＭＢＥ等のエピタキシャル成長法によって、ＩｎＰおよびＩｎＧａＡｓバッファー層２、高濃度ｎ型不純物をドーピングしたＩｎＰサブコレクタ層３、コレクタにオーミック性電極を形成するための高濃度ｎ型ドーピングＩｎＧａＡｓコレクタコンタクト層４、選択ウェットエッチング時のエッチングストッパー層として働く高濃度ｎ型ドーピングＩｎＰ層５、故意にドーピングしてない（アンドープ）ＩｎＧａＡｓコレクタ層６、炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層７、故意にドーピングしてない（アンドープ）ＩｎＰエミッタ層８、ｎ型不純物低濃度ドーピングの第２のＩｎＧａＡｓ層領域９と高濃度ドーピングの第１のＩｎＧａＡｓ層領域の２層領域１０から成るＩｎＧａＡｓエミッタコンタクト層１１を順次エピタキシャル成長させたＨＢＴエピ層構造を示している。
【００１５】
図２は本実施例第2の工程を示すもので、フォトリソグラフィ技術により微細寸法でパタニングされた膜厚１μｍ程度のフォトレジスト１２をエッチングマスクとして第１のｎ型ＩｎＧａＡｓエミッタコンタクト層１０をエッチング除去し第２のｎ型ＩｎＧａＡｓエミッタコンタクト層９を面出しする工程を示している。エッチング方法は塩素ガスをベースとしたＥＣＲ−ＲＩＥあるいはＩＣＰ−ＲＩＥのドライエッチング法を用いて第１のｎ型ＩｎＧａＡｓエミッタコンタクト層１０を垂直に加工する。この場合、面出しする第２のｎ型ＩｎＧａＡｓ層９の一部が上記ドライエッチングによりオーバーエッチングされても図３以降の工程には支障はない。
【００１６】
図３は本実施例第3の工程を示すもので、エッチングマスクとして用いたフォトレジスト１２をイオン注入マスクとして上記第２のｎ型ＩｎＧａＡｓ層９上からアクセプターとなるＢｅをイオン注入する工程を示している。Ｂｅイオン注入の加速電圧はＲｐ（注入イオンの平均飛程距離）＋△Ｒｐ（分散）が少なくと上記第２のｎ型ＩｎＧａＡｓ層９およびアンドープＩｎＰエミッタ層８をｐ型導電層に変換し、炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層７までＢｅイオンが到達できるように選択する。Ｂｅイオンの注入ドーズ量は第２のＩｎＧａＡｓ層９表面のＢｅ濃度が４ｘ１０１９／ｃｍ３を越えるような高ドーズ量を選択する。例えば、第２のｎ型ＩｎＧａＡｓ層９厚が５０ｎｍ、アンドープＩｎＰエミッタ層８厚が１００ｎｍの場合加速電圧は４０ＫｅＶ程度を選択する。
【００１７】
図４は本実施例第4の工程を示すもので、イオン注入マスクとして用いたフォトレジスト１２を酸素プラズマアッシングおよび有機溶剤で除去後、注入したＢｅイオンを活性化させる６００〜７００℃程度の高温アニールを実施し、Ｂｅイオンを注入した第２のｎ型ＩｎＧａＡｓ層９およびアンドープＩｎＰエミッタ層８領域をｐ型導電領域に変換する。このアニールにより反転したｐ型 ＩｎＧａＡｓベースコンタクト層（第２のｎ型ＩｎＧａＡｓ層）９上にフォトリソグラフィでパタニングした開口部にオーミック性電極メタルを蒸着・リフトオフしベース電極１３を形成する工程を示している。ここでは第１のＩｎＧａＡｓエミッタコンタクト層１０側壁とベース電極１３の間隔は０．３μｍとしている。
【００１８】
ここで、ベース電極１３はＰｔ／Ｔｉ／Ｐｔ／Ａｕの積層構造としている。アニール方法は注入されたＢｅイオンのアクセブター活性化率を高めるためのラピッドサーマルアニール法を用いている。
【００１９】
図５は本実施例第5の工程を示すもので、パタニングされたフォトレジストマスク１４を用いて上記ベース電極１３と第１のＩｎＧａＡｓエミッタコンタクト層１０側壁間に位置するｐ型ＩｎＧａＡｓベースコンタクト層９をエッチング除去する工程を示している。エッチング用フォトレジストマスクは少なくとも第１のＩｎＧａＡｓエミッタコンタクト層１０全体が覆われるようにパタニングされている。エッチングはクエン酸−過酸化水素混合水溶液を用いた選択ウェットエッチング法により上記ｐ型 ＩｎＧａＡｓベースコンタクト層９を選択的にエッチング除去し、ｐ型ＩｎＰ層面を露出させる。
【００２０】
第２のＩｎＧａＡｓ層９中に形成されるｐ−ｎ接合ダイオードはトランジスタ動作時にベースリーク電流を発生させるため電気的に絶縁させることが不可欠である。また、ベース電極に隣接するｐ型ＩｎＧａＡｓベースコンタクト層９を除去することで電極メタル形成の蒸着・リフトオフ時に飛散したＡｕ等の金属付着物を完全に取り除くことができ信頼性確保に効果がある。
【００２１】
図６は本実施例第6の工程を示すもので、パタニングされたフォトレジストマスク１５を用いてｐ型ＩｎＧａＡｓベースコンタクト層９、ｐ型ＩｎＰ層８、炭素ドープｐ型ＩｎＧａＡｓベース層７、アンドープＩｎＧａＡｓコレクタ層６、ｎ型ＩｎＰエッチングストッパー層５を選択ウェットエッチング法で除去し高濃度ドーピングｎ型ＩｎＧａＡｓコレクタコンタクト層４を露出させる工程を示している。選択ウェットエッチング溶液として、ＩｎＧａＡｓ層に対してはクエン酸−過酸化水素混合水溶液、ＩｎＰ層に対しては塩酸系溶液を用いる。
【００２２】
図７は本実施例第7の工程を示すもので、フォトリソグラフィ技術でパタニングした開口部にオーミック性電極を第１のＩｎＧａＡｓエミッタコンタクト層１０およびＩｎＧａＡｓコレクタコンタクト層４に蒸着・リフトオフし、エミッタ電極１６、コレクタ電極１７を形成する工程を示している。エミッタ電極１６、コレクタ電極１７ともメタル構成はＴｉ／Ｐｔ／Ａｕ）としている。
【００２３】
図８は本実施例第8の工程を示すもので、ｎ型ＩｎＧａＡｓコレクタコンタクト層４、高濃度ドーピングｎ型ＩｎＰサブコレクタ層３、ＩｎＧａＡｓ／ＩｎＰバッファー層２を選択ウェットエッチングにより除去しＩｎＰ半絶縁性基板１を露出させた後、プラズマＣＶＤによるシリコン窒化膜１８をウェハー全面に堆積する工程を示している。
【００２４】
なお、本実施例においては、特にＩｎＰ／ＩｎＧａＡｓＨＢＴの典型的な構造について説明したが、本発明はこれらに限定されるものではなく、エミッタにＩｎＡｌＡｓ層を用いたＩｎＡｌＡｓ／ＩｎＧａＡｓＨＢＴあるいはコレクタにＩｎＧａＡｓＰ層およびＩｎＰ層を導入し高耐圧化を図ったダブルヘテロＨＢＴ構造にも適用可能であることは云うまでもない。また、本実施例ではＰ型不純物としてＢｅを採用したが、Ｍｇ、C、Ｚｎ、Cｄ等の他のｐ型不純物のイオン注入を行っても適用可能である。
【００２５】
【発明の効果】
本発明により、エミッタベース間容量及びベース抵抗の増大を招くことなくかつＩｎＰエミッタメサ側壁表面にリーク電流を発生させることなしに緻密性、耐酸性に優れたシリコン窒化膜をＨＢＴ半導体表面に堆積できるので、電流利得、高周波特性、信頼性に優れたトランジスタを提供することができる。
【図面の簡単な説明】
【図１】本実施例の第1の工程を示す断面構造図である。
【図２】本実施例の第２の工程を示す断面構造図である。
【図３】本実施例の第３の工程を示す断面構造図である。
【図４】本実施例の第４の工程を示す断面構造図である。
【図５】本実施例の第５の工程を示す断面構造図である。
【図６】本実施例の第６の工程を示す断面構造図である。
【図７】本実施例の第７の工程を示す断面構造図である。
【図８】本実施例の第８の工程を示す断面構造図である。
【符号の説明】
１ 半絶縁性ＩｎＰ基板、
２ ＩｎＰおよびＩｎＧａＡｓバッファー層、
３ 高濃度ｎ型不純物をドーピングしたＩｎＰサブコレクタ層、
４ 高濃度ｎ型ドーピングＩｎＧａＡｓコレクタコンタクト層、
５ 高濃度ｎ型ドーピングＩｎＰ層、
６ アンドープＩｎＧａＡｓコレクタ層、
７ 炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層、
８ アンドープＩｎＰエミッタ層、
９ ｎ型不純物低濃度ドーピングの第２のＩｎＧａＡｓ層、
１０ 高濃度ドーピングの第１のＩｎＧａＡｓ層、
１１ ２層領域から成るＩｎＧａＡｓエミッタコンタクト層、
１２ フォトレジスト、
１３ ベース電極、
１４ フォトレジスト、
１５ フォトレジスト、
１６ エミッタ電極、
１７ コレクタ電極、
１８ シリコン窒化膜。
【産業上の利用分野】
本発明は、ヘテロ接合バイポーラトランジスタの製造方法に関するもので、特に低消費電力回路への適用を目的とし、微細トランジスタ寸法を有し、信頼性、高周波特性に優れたヘテロ接合バイポーラトランジスタ（以下ＨＢＴとする）の製造方法に関するものである。
【０００２】
【従来技術】
【非特許文献１】
「Hiroshi Yano et al.,IEICE TRANS .ELECTRON.,VOL.E80-C,NO.5,1997,pp.689-694」
ＨＢＴはエミッタにベースよりも広いバンドギャップを有する半導体材料を用いることにより、ホモ接合バイポーラトランジスタに較べて、エミッタよりもベースの不純物濃度を高くしても高電流利得が得られること、またベース層の薄層化とベース抵抗低減を同時に実現でき超高速で動作させることができる特徴がある。更にＩＩＩ−Ｖ族化合物半導体を用いると、材料の選択によりへテロ接合の組合せ自由度が広がること、また、電子デバイスのみならず光デバイスとの融合も可能であること等利点が増大する。
【０００３】
ＩＩＩ−Ｖ族化合物半導体ＨＢＴでは、特にエミッタ材料にＩｎＰ、ベース材料にＩｎＧａＡｓを用いたｎ−ｐ−ｎ型ＩｎＰ／ＩｎＧａＡｓＨＢＴおいて、ＩｎＧａＡｓの優れた電子輸送特性により、高速性能の指標である電流利得遮断周波数ｆＴおよび最高発振周波数ｆｍａｘが３００ＧＨｚを越えるバイポーラトランジスタの中での最高性能が得られている。加えて、ＩｎＰ／ＩｎＧａＡｓＨＢＴはエミッタ／ベース接合のターンオン電圧が低いためＩＣの低消費電力化に有利である。また、プロセス上では、特にエッチング加工においてＩｎＧａＡｓとＩｎＰに対して各々完壁な選択ウェットエッチング溶液を用いることができるためエッチングのウエハー面内均一性に優れる。闘値に相当するエミッタ／ベース接合間ターンオン電圧のウエハー面内均一性が優れていることと合わせて、ＩｎＰ／ＩｎＧａＡｓＨＢＴは高集積ＩＣを構成するデバイスとして期待できる。
【０００４】
これらＨＢＴの製作に関して、通常エピタキシャル成長により積層されたＨＢＴ構造を上層側から順にエッチング加工しエミッタ、ベース、コレクタの各電極を形成する製造方法がとられておりメサ型トランジスタ構造となる。ＩｎＰ／ＩｎＧａＡｓＨＢＴではＩｎＧａＡｓ．ＩｎＰ層の選択エッチングを有効に利用してベース層、コレクタコンタクト層を露出させ、蒸着リフトオフ法によりｐ型オーミック電極メタルをベース層に、およびｎ型オーミック電極メタルをエミッタコンタクト層、コレクタコンタクト層に各々形成する。更にエッチングによる素子間分離を行いポリイミド、ＢＣＢ等のスピンコーティング有機絶緑膜で半導体表面をパシベーションする工程が一般的である。
【０００５】
しかしながら、ＩｎＧａＡおよびＩｎＰを含むＨＢＴメサ構造に対して有機絶縁膜をパシベーション膜として用いると、例えばポリイミドでは膜中に取り込まれている水分が影響してＩｎＰエミッタメサ側壁にリーク電流パスが形成される可能性が懸念される。また水分放出性に優れ膜中には水分を殆ど含まないＢＣＢを用いた場合でも、スピンコーティングで形成された有機膜であるために緻密性に劣り外部から侵入する水分やその他の活性分子種から半導体表面を保護することは難しい。有機絶縁膜よりも緻密性、耐湿性、耐酸性に優れ、水分や活性分子種の侵入から半導体表面を保護する効果が高いのはシリコン窒化膜であることはＧａＡｓ系電子デバイスで良く知られており、ＩｎＰ／ＩｎＧａＡｓＨＢＴにおいてもこのシリコン窒化膜をパッシベーション膜として用いる方が信頼性に優れたトランジスタを提供できる。ところが、例えば通常のプラズマエンハンストＣＶＤ装置でシリコン窒化膜をＩｎＰ／ＩｎＧａＡｓＨＢＴ表面に堆積した場合、プラズマダメージがＩｎＰエミッタメサ側壁に表面リーク電流を誘起する。更に高濃度ドーピングが可能で拡散係数が小さく信頼性に有利な炭素をベースドーパントに用いた場合、表面に露出している炭素ドープｐ型ＩｎＧａＡｓベース層中のアクセプターが堆積時に侵入する水素により不活性化されベース抵抗増大を引き起こす。このためＩｎＰ／ＩｎＧａＡｓＨＢＴにシリコン窒化膜を堆積させるにはＩｎＰエミッタメサ側壁およびＩｎＧａＡｓベース層を露出させないメサ構造が望ましい。
【０００６】
シリコン窒化膜を半導体表面パシベーション膜として用いるために、【非特許文献１】に例示されているように、ＩｎＰ／ＩｎＧａＡｓＨＢＴにおいてｎ型ＩｎＧａＡｓエミッタコンタクト層をエッチングしＩｎＰエミッタ層を露出させた状態でＰｔ／Ｔｉ／Ｐｔ／Ａｕ等のベース電極積層メタルを蒸着リフトオフで形成し、この積層電極メタルを構成する最下層Ｐｔの深さ方向への沈み込みを利用してＩｎＰ層を突きぬけｐ型ＩｎＧａＡｓベース層領域までＰｔが到達することによりベース電極として機能させる構造が提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、このＩｎＰエミッタ層上にベース電極メタルを蒸着しオーミック熱処理により最下層のメタルをＩｎＧａＡｓベース層まで均一良く拡散させるためには、少なくともＩｎＰエミッタ層の厚さをかなり薄くする必要がある。実際、上記引用文献ではｎ型ＩｎＰエミッタ層厚は１０ｎｍと薄層化されている。ここで問題となるのはＩｎＰエミッタ層を薄くし過ぎるとエミッタベース間容量が増大しエミッタ充電時間が長くなり特に高周波特性ｆＴが低下する点である。また、熱処理により拡散したＰｔメタルは深さ方向のみならず横方向へも拡がるためベース電極をｎ型ＩｎＧａＡｓオミックコンタクトメサ側壁に近づけることはできない。このため寄生ベース抵抗の増加を招き高周波特性ｆｍａｘを低下させることになる。
【０００８】
【課題を解決するための手段】
本発明のヘテロ接合バイポーラトランジスタの製造方法は、
半絶縁性基板上にＩｎＰバッファー層、第１導電型であるＩｎＰサブコレクタ層、第１導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓコレクタコンタクト層、ＩｎＧａＡｓコレクタ層、第１導電型とは反対の導電性を示す第２導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓベース層、故意に不純物をドーピングしていないアンドープＩｎＰエミッタ層、第１導電ドーバントのドーピング濃度が低い第２ＩｎＧａＡｓ層と第１導電型ドーパントのドーピング濃度が高い第１ＩｎＧａＡａ層から成るエミッタコンタクト層で構成されるメサ型ヘテロ接合バイポーラトランジスタにおいて、
前記第１ＩｎＧａＡｓエミッタコンタタト層上にパタニングしたレジストをエッチングマスクとして、少なくとも前記第１ＩｎＧａＡｓエミッタコンタクト層を全てエッチング除去し第２ＩｎＧａＡｓエミッタコンタクト層を露出させた状態で、第２導電型不純物を少なくとも第２導電型ＩｎＧａＡｓベース層に到達する加速電圧で第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層にイオン注入する工程と、
前記レジストマスクを除去した後、高温活性化アニールを行い第２導電型不純物をイオン注入した第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層を第２導電型領域に反転させる工程と、
上記第２導電型に反転させた第２ＩｎＧａＡｓエミッタコンタクト層面にベースオーミック電極を蒸着リフトオフ法で形成し、更に少なくとも前記ベース電極メタルと前記第１ＩｎＧａＡｓエミッタコンタクト層とに挟まれた第２導電型に反転した前記第２ＩｎＧａＡｓエミッタコンタクト領域をレジストマスクを用いてエッチング除去し、同じく第２導電型に反転したＩｎＰ層を露出させる工程と、
前記ベースオーミック電極メタルの外側に位置する第２導電型に反転した第２ＩｎＧａＡｓエミッタコンタクト層および第２導電型に反転したＩｎＰ層、第２導電型ＩｎＧａＡｓベース層、ＩｎＧａＡｓコレクタ層をエッチング除去し、第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層を露出させる工程と、
前記第１ＩｎＧａＡｓエミッタコンタクト層および前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層上にオーミック電極を蒸着リフトオフ法まで形成する工程と、
前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層、第１導電型ＩｎＰサブコレクタ層、ＩｎＰバッファ層をエッチングすることで素子間分離を行い、全面にシリコン窒化膜を堆積させる工程と、
を有することを特徴とする。
【００１０】
【発明の実施の形態】
優れた高周波特性が期待できるＩｎＧａＡｓ／ＩｎＰＨＢＴにおいて、高信頼化のためにプラズマＣＶＤで堆積させた緻密なシリコン窒化膜をパシベーション膜として用いるためには少なくともＩｎＧａＡｓベース層を露出させずにＩｎＧａＡｓエミッタコンタタト層あるいはＩｎＰエミッタ層上にベース電極を形成することが不可欠となる。ＩＩＩ−Ｖ族化合物半導体では、ベース層と同じｐ型不純物を外部から導入する手段として、Ｂｅ、Ｍｇ、Ｃ等のイオン注入と亜鉛（Ｚｎ）拡散が良く用いられているが、イオン注入マスクとしてフォトレジストを使える点、イオン注入時のドーズ量、加速電圧でｐ型不純物領域を深さ方向にコントロールできる点でイオン注入法が優れている。特にイオン注入時のダメージが少なく活性化アニール温度が比較的低い温度でも活性化が可能なＢｅイオンが適している。Ｂｅイオン注入法でｐ型に反転する場合、例えば、４×１０１９ｃｍ−３まで高濃度ドービングされたｎ型ＩｎＧａＡｓエミッタコンタクト層を高濃度ｐ型層に反転させることは難しいので、ｐ型に反転させるｎ型ＩｎＧａＡｓ層のドーピング濃度を下げることが望ましい、しかし、エミッタ電極とエミッタコンタクト層のコンタクト抵抗を考慮すると上層部が高濃度ドーピング、下層部が低濃度ドーピングのｎ型ＩｎＧａＡｓから成るエミッタコンタクト層の構成が有効である。上層部の高濃度ＩｎＧａＡｓエミッタコンタクト層を除去した後にＢｅイオンを低濃度ＩｎＧａＡｓ層面から打ち込むことにより、容易にｎ型ＩｎＧａＡｓ層をｐ型ＩｎＧａＡｓベースコンタクト層に変換できる。低濃度ドーピングｎ型ＩｎＧａＡｓ層下のＩｎＰエミッタ層は故意にドービングしていないためＢｅイオン注入により容易にｐ型層に反転できる。結局、Ｂｅイオン注入された低濃度ｎ型ｉｎＧａＡｓエミッタコンタクト層とアンドープＩｎＰエミッタ層をｐ型外部ベース層に変換することは容易である。
【００１１】
Ｂｅイオンを注入したｐ型ＩｎＧａＡｓベースコンタクト領域と隣接するＢｅイオンを注入していないｎ型ＩｎＧａＡｓエミッタコンタクト層との間にｐ−ｎ接合が形成されるが、順方向ターンオン電圧が真性エミッタ／ベース接合のターンオン電圧よりも低いためにトランジスタ動作時に過剰なベースリーク電流がこのＩｎＧａＡｓｐ−ｎ接合ダイオードを通して流れる。これを防ぐためにはＢｅイオン注入されていない真性ｎ型ＩｎＧａＡｓエミッタコンタクト層に隣接するｐ型ＩｎＧａＡｓ層をエッチング除去し電気的に絶縁させる必要がある。このエッチングはｐ型ＩｎＧａＡｓベースコンタクト層にベース電極を蒸着リフトオフ法で形成した後、このベース電極に対し真性ｎ型ＩｎＧａＡｓエミッタコンタクト層側に位置する内側のｐ型ＩｎＧａＡｓベースコンタクト層領域のみを選択ウェットエッチング法で除去しｐ型ＩｎＰ層面を露出させる。ベース−コレクタメサエッチングの後エミッタ電極およびコレクタ電極を各々高濃度ｎ型ＩｎＧａＡｓエミッタコンタクト層、高濃度ｎ型ＩｎＧａＡｓコレクタコンタクト層上に形成する。更に素子間分離エッチングを行った後シリコン窒化膜をプラズマＣＶＤ法で堆積しＨＢＴのパッシベーション膜とする。
【００１２】
【作用】
上述の製造方法では、ＩｎＰエミッタミサ側壁および炭素ドープｐ型ＩｎＧａＡｓベース層が露出していない状態でシリコン窒化膜を堆積できるためのＩｎＰエタメサ側壁および炭素ドープｐ型ＩｎＧａＡｓベース層ヘプラズマダメージの影響が及ぶことはない。
【００１３】
【実施例】
本発明によるＩｎＰ／ＩｎＧａＡｓＨＢＴの製造方法を図１〜図８のＨＢＴ断面構造図を用いて説明する。
【００１４】
図１は本実施例第１の工程を示すもので、半絶縁性ＩｎＰ基板１上にＭＯＶＰＥ、ガスソースＭＢＥ等のエピタキシャル成長法によって、ＩｎＰおよびＩｎＧａＡｓバッファー層２、高濃度ｎ型不純物をドーピングしたＩｎＰサブコレクタ層３、コレクタにオーミック性電極を形成するための高濃度ｎ型ドーピングＩｎＧａＡｓコレクタコンタクト層４、選択ウェットエッチング時のエッチングストッパー層として働く高濃度ｎ型ドーピングＩｎＰ層５、故意にドーピングしてない（アンドープ）ＩｎＧａＡｓコレクタ層６、炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層７、故意にドーピングしてない（アンドープ）ＩｎＰエミッタ層８、ｎ型不純物低濃度ドーピングの第２のＩｎＧａＡｓ層領域９と高濃度ドーピングの第１のＩｎＧａＡｓ層領域の２層領域１０から成るＩｎＧａＡｓエミッタコンタクト層１１を順次エピタキシャル成長させたＨＢＴエピ層構造を示している。
【００１５】
図２は本実施例第2の工程を示すもので、フォトリソグラフィ技術により微細寸法でパタニングされた膜厚１μｍ程度のフォトレジスト１２をエッチングマスクとして第１のｎ型ＩｎＧａＡｓエミッタコンタクト層１０をエッチング除去し第２のｎ型ＩｎＧａＡｓエミッタコンタクト層９を面出しする工程を示している。エッチング方法は塩素ガスをベースとしたＥＣＲ−ＲＩＥあるいはＩＣＰ−ＲＩＥのドライエッチング法を用いて第１のｎ型ＩｎＧａＡｓエミッタコンタクト層１０を垂直に加工する。この場合、面出しする第２のｎ型ＩｎＧａＡｓ層９の一部が上記ドライエッチングによりオーバーエッチングされても図３以降の工程には支障はない。
【００１６】
図３は本実施例第3の工程を示すもので、エッチングマスクとして用いたフォトレジスト１２をイオン注入マスクとして上記第２のｎ型ＩｎＧａＡｓ層９上からアクセプターとなるＢｅをイオン注入する工程を示している。Ｂｅイオン注入の加速電圧はＲｐ（注入イオンの平均飛程距離）＋△Ｒｐ（分散）が少なくと上記第２のｎ型ＩｎＧａＡｓ層９およびアンドープＩｎＰエミッタ層８をｐ型導電層に変換し、炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層７までＢｅイオンが到達できるように選択する。Ｂｅイオンの注入ドーズ量は第２のＩｎＧａＡｓ層９表面のＢｅ濃度が４ｘ１０１９／ｃｍ３を越えるような高ドーズ量を選択する。例えば、第２のｎ型ＩｎＧａＡｓ層９厚が５０ｎｍ、アンドープＩｎＰエミッタ層８厚が１００ｎｍの場合加速電圧は４０ＫｅＶ程度を選択する。
【００１７】
図４は本実施例第4の工程を示すもので、イオン注入マスクとして用いたフォトレジスト１２を酸素プラズマアッシングおよび有機溶剤で除去後、注入したＢｅイオンを活性化させる６００〜７００℃程度の高温アニールを実施し、Ｂｅイオンを注入した第２のｎ型ＩｎＧａＡｓ層９およびアンドープＩｎＰエミッタ層８領域をｐ型導電領域に変換する。このアニールにより反転したｐ型 ＩｎＧａＡｓベースコンタクト層（第２のｎ型ＩｎＧａＡｓ層）９上にフォトリソグラフィでパタニングした開口部にオーミック性電極メタルを蒸着・リフトオフしベース電極１３を形成する工程を示している。ここでは第１のＩｎＧａＡｓエミッタコンタクト層１０側壁とベース電極１３の間隔は０．３μｍとしている。
【００１８】
ここで、ベース電極１３はＰｔ／Ｔｉ／Ｐｔ／Ａｕの積層構造としている。アニール方法は注入されたＢｅイオンのアクセブター活性化率を高めるためのラピッドサーマルアニール法を用いている。
【００１９】
図５は本実施例第5の工程を示すもので、パタニングされたフォトレジストマスク１４を用いて上記ベース電極１３と第１のＩｎＧａＡｓエミッタコンタクト層１０側壁間に位置するｐ型ＩｎＧａＡｓベースコンタクト層９をエッチング除去する工程を示している。エッチング用フォトレジストマスクは少なくとも第１のＩｎＧａＡｓエミッタコンタクト層１０全体が覆われるようにパタニングされている。エッチングはクエン酸−過酸化水素混合水溶液を用いた選択ウェットエッチング法により上記ｐ型 ＩｎＧａＡｓベースコンタクト層９を選択的にエッチング除去し、ｐ型ＩｎＰ層面を露出させる。
【００２０】
第２のＩｎＧａＡｓ層９中に形成されるｐ−ｎ接合ダイオードはトランジスタ動作時にベースリーク電流を発生させるため電気的に絶縁させることが不可欠である。また、ベース電極に隣接するｐ型ＩｎＧａＡｓベースコンタクト層９を除去することで電極メタル形成の蒸着・リフトオフ時に飛散したＡｕ等の金属付着物を完全に取り除くことができ信頼性確保に効果がある。
【００２１】
図６は本実施例第6の工程を示すもので、パタニングされたフォトレジストマスク１５を用いてｐ型ＩｎＧａＡｓベースコンタクト層９、ｐ型ＩｎＰ層８、炭素ドープｐ型ＩｎＧａＡｓベース層７、アンドープＩｎＧａＡｓコレクタ層６、ｎ型ＩｎＰエッチングストッパー層５を選択ウェットエッチング法で除去し高濃度ドーピングｎ型ＩｎＧａＡｓコレクタコンタクト層４を露出させる工程を示している。選択ウェットエッチング溶液として、ＩｎＧａＡｓ層に対してはクエン酸−過酸化水素混合水溶液、ＩｎＰ層に対しては塩酸系溶液を用いる。
【００２２】
図７は本実施例第7の工程を示すもので、フォトリソグラフィ技術でパタニングした開口部にオーミック性電極を第１のＩｎＧａＡｓエミッタコンタクト層１０およびＩｎＧａＡｓコレクタコンタクト層４に蒸着・リフトオフし、エミッタ電極１６、コレクタ電極１７を形成する工程を示している。エミッタ電極１６、コレクタ電極１７ともメタル構成はＴｉ／Ｐｔ／Ａｕ）としている。
【００２３】
図８は本実施例第8の工程を示すもので、ｎ型ＩｎＧａＡｓコレクタコンタクト層４、高濃度ドーピングｎ型ＩｎＰサブコレクタ層３、ＩｎＧａＡｓ／ＩｎＰバッファー層２を選択ウェットエッチングにより除去しＩｎＰ半絶縁性基板１を露出させた後、プラズマＣＶＤによるシリコン窒化膜１８をウェハー全面に堆積する工程を示している。
【００２４】
なお、本実施例においては、特にＩｎＰ／ＩｎＧａＡｓＨＢＴの典型的な構造について説明したが、本発明はこれらに限定されるものではなく、エミッタにＩｎＡｌＡｓ層を用いたＩｎＡｌＡｓ／ＩｎＧａＡｓＨＢＴあるいはコレクタにＩｎＧａＡｓＰ層およびＩｎＰ層を導入し高耐圧化を図ったダブルヘテロＨＢＴ構造にも適用可能であることは云うまでもない。また、本実施例ではＰ型不純物としてＢｅを採用したが、Ｍｇ、C、Ｚｎ、Cｄ等の他のｐ型不純物のイオン注入を行っても適用可能である。
【００２５】
【発明の効果】
本発明により、エミッタベース間容量及びベース抵抗の増大を招くことなくかつＩｎＰエミッタメサ側壁表面にリーク電流を発生させることなしに緻密性、耐酸性に優れたシリコン窒化膜をＨＢＴ半導体表面に堆積できるので、電流利得、高周波特性、信頼性に優れたトランジスタを提供することができる。
【図面の簡単な説明】
【図１】本実施例の第1の工程を示す断面構造図である。
【図２】本実施例の第２の工程を示す断面構造図である。
【図３】本実施例の第３の工程を示す断面構造図である。
【図４】本実施例の第４の工程を示す断面構造図である。
【図５】本実施例の第５の工程を示す断面構造図である。
【図６】本実施例の第６の工程を示す断面構造図である。
【図７】本実施例の第７の工程を示す断面構造図である。
【図８】本実施例の第８の工程を示す断面構造図である。
【符号の説明】
１ 半絶縁性ＩｎＰ基板、
２ ＩｎＰおよびＩｎＧａＡｓバッファー層、
３ 高濃度ｎ型不純物をドーピングしたＩｎＰサブコレクタ層、
４ 高濃度ｎ型ドーピングＩｎＧａＡｓコレクタコンタクト層、
５ 高濃度ｎ型ドーピングＩｎＰ層、
６ アンドープＩｎＧａＡｓコレクタ層、
７ 炭素を高濃度ドーピングしたｐ型ＩｎＧａＡｓベース層、
８ アンドープＩｎＰエミッタ層、
９ ｎ型不純物低濃度ドーピングの第２のＩｎＧａＡｓ層、
１０ 高濃度ドーピングの第１のＩｎＧａＡｓ層、
１１ ２層領域から成るＩｎＧａＡｓエミッタコンタクト層、
１２ フォトレジスト、
１３ ベース電極、
１４ フォトレジスト、
１５ フォトレジスト、
１６ エミッタ電極、
１７ コレクタ電極、
１８ シリコン窒化膜。
Claims (1)
- 半絶縁性基板上にＩｎＰバッファー層、第１導電型であるＩｎＰサブコレクタ層、第１導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓコレクタコンタクト層、ＩｎＧａＡｓコレクタ層、第１導電型とは反対の導電性を示す第２導電型ドーパントを高濃度ドーピングしたＩｎＧａＡｓベース層、故意に不純物をドーピングしていないアンドープＩｎＰエミッタ層、第１導電ドーバントのドーピング濃度が低い第２ＩｎＧａＡｓ層と第１導電型ドーパントのドーピング濃度が高い第１ＩｎＧａＡａ層から成るエミッタコンタクト層で構成されるメサ型ヘテロ接合バイポーラトランジスタにおいて、
前記第１ＩｎＧａＡｓエミッタコンタタト層上にパタニングしたレジストをエッチングマスクとして、少なくとも前記第１ＩｎＧａＡｓエミッタコンタクト層を全てエッチング除去し第２ＩｎＧａＡｓエミッタコンタクト層を露出させた状態で、第２導電型不純物を少なくとも第２導電型ＩｎＧａＡｓベース層に到達する加速電圧で第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層にイオン注入する工程と、
前記レジストマスクを除去した後、高温活性化アニールを行い第２導電型不純物をイオン注入した第２ＩｎＧａＡｓエミッタコンタクト層およびＩｎＰエミッタ層を第２導電型領域に反転させる工程と、
上記第２導電型に反転させた第２ＩｎＧａＡｓエミッタコンタクト層面にベースオーミック電極を蒸着リフトオフ法で形成し、更に少なくとも前記ベース電極メタルと前記第１ＩｎＧａＡｓエミッタコンタクト層とに挟まれた第２導電型に反転した前記第２ＩｎＧａＡｓエミッタコンタクト領域をレジストマスクを用いてエッチング除去し、同じく第２導電型に反転したＩｎＰ層を露出させる工程と、
前記ベースオーミック電極メタルの外側に位置する第２導電型に反転した第２ＩｎＧａＡｓエミッタコンタクト層および第２導電型に反転したＩｎＰ層、第２導電型ＩｎＧａＡｓベース層、ＩｎＧａＡｓコレクタ層をエッチング除去し、第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層を露出させる工程と、
前記第１ＩｎＧａＡｓエミッタコンタクト層および前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層上にオーミック電極を蒸着リフトオフ法まで形成する工程と、
前記第１導電型高濃度ドーピングＩｎＧａＡｓコレクタコンタクト層、第１導電型ＩｎＰサブコレクタ層、ＩｎＰバッファ層をエッチングすることで素子間分離を行い、全面にシリコン窒化膜を堆積させる工程と、
を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319098A JP3859149B2 (ja) | 2002-10-31 | 2002-10-31 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319098A JP3859149B2 (ja) | 2002-10-31 | 2002-10-31 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004153187A JP2004153187A (ja) | 2004-05-27 |
| JP3859149B2 true JP3859149B2 (ja) | 2006-12-20 |
Family
ID=32462034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002319098A Expired - Lifetime JP3859149B2 (ja) | 2002-10-31 | 2002-10-31 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859149B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294804A (ja) * | 2004-03-08 | 2005-10-20 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2006128528A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | ヘテロ接合型バイポーラ半導体装置及びその製造方法 |
-
2002
- 2002-10-31 JP JP2002319098A patent/JP3859149B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004153187A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4524298B2 (ja) | 半導体装置の製造方法 | |
| US8441084B2 (en) | Horizontal polysilicon-germanium heterojunction bipolar transistor | |
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| JP2010199558A (ja) | 半導体装置およびその製造方法 | |
| US6271097B1 (en) | Method of fabricating a low base-resistance bipolar transistor | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2005259835A (ja) | 半導体素子及びその製造方法 | |
| JP4558161B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| US5640025A (en) | High frequency semiconductor transistor | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH055170B2 (ja) | ||
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2004247362A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |