JP3688952B2 - ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 Download PDFInfo
- Publication number
- JP3688952B2 JP3688952B2 JP28432799A JP28432799A JP3688952B2 JP 3688952 B2 JP3688952 B2 JP 3688952B2 JP 28432799 A JP28432799 A JP 28432799A JP 28432799 A JP28432799 A JP 28432799A JP 3688952 B2 JP3688952 B2 JP 3688952B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- ingaas
- collector
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は特に超高速光通信フォトレシーバへの適用を目的とし、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたヘテロ接合バイポーラトランジスタ（ＨＢＴ）との集積化受光回路及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、エミッタにベースよりもバンドギャップの大きな半導体材料を用いることにより、ベース層の不純物濃度を高くしてもエミッタ注入効率を低下させることなく高い電流利得が得られること、このためベース抵抗が低く抑えられること等、トランジスタの高性能化に有利な特徴を多く有している。特に、III-V族化合物半導体を用いると、その優れた電子輸送特性、材料の選択によりヘテロ構造の組み合わせが拡がること、電子デバイスのみならず光デバイスとの融合も可能であること等利点が増大する。更に、この中でＧａＡｓよりも熱伝導率の高い半絶縁性ＩｎＰ基板に格子整合したＩｎＰ／ＩｎＧａＡｓヘテロ構造は、選択ウェットエッチングによりＩｎＧａＡｓベース層の面出しが容易である、ＩｎＧａＡｓベース層の表面再結合電流がＧａＡｓに較べ低いためサイズ効果が少なく高い電流利得を有する微細寸法素子が容易に実現できる、ターンオン電圧が低い、ＩｎＧａＡｓの電子移動度が高い等優れた特徴を有し、また、ターンオン電圧のウェハー面内均一性に優れる、相互コンダクタンス（ｇｍ）が高い等、超高速・低消費電力用集積回路として高いポテンシャルを有する。
【０００３】
これらＩｎＰ／ＩｎＧａＡｓ ＨＢＴのコレクタ層構造はアンドープＩｎＧａＡｓ、あるいはアンドープＩｎＧａＡｓ、ｎ形ＩｎＰ及びｎ形ＩｎＧａＡｓＰの４元混晶で構成されることからＨＢＴ構造におけるベース層（高濃度ｐ形ＩｎＧａＡｓ）、コレクタ層、コレクタコンタクト層（高濃度ｐ形ＩｎＰ）をもってＩｎＧａＡｓを光吸収層とする長波長帯（１．５μｍ帯）の広帯域ダブルヘテロ構造ｐｉｎフォトダイオードを形成することができ、ＨＢＴとｐｉｎフォトダイオードを同一エピ結晶基板を用いて集積化受光回路を製作することが可能になる。しかしながら、ＨＢＴのコレクタ層構造とｐｉｎフォトダイオード吸収層とでは最適な層構造が異なり、ＨＢＴの高速化に適した層構造とすると、従来のｐｉｎフォトダイオードでは吸収層が薄くなりＣＲ時定数（Ｃはダイオードの接合容量、Ｒは素子寄生抵抗＋線路特性インピーダンス）が増大する。
【０００４】
最近、従来型ｐｉｎフォトダイオードの周波数応答特性及び飽和出力特性を改善した単一走行キャリア（ｕｎｉ−ｔｒａｖｅｌｉｎｇ−ｃａｒｒｉｅｒ ｐｈｏｔｏｄｉｏｄｅ）フォトダイオード（ＵＴＣ−ＰＤ）が提案された［特開平９−２７５２２４号公報、及び文献Ｔ．Ｉｓｈｉｂａｓｈｉ ｅｔ ａｌ．，ＯＳＡ ＴＯＰＳ ｏｎ Ｕｌｔｒａｆａｓｔ Ｅｌｅｃｒｏｎｉｃｓ ａｎｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，１９９７］。上記ＵＴＣ−ＰＤの特徴は、従来のｐｉｎフォトダイオードでは光吸収層とキャリア走行層は同一の空乏化した半導体層（ＩｎＧａＡｓ）を用いるのに対し、キャリアの発生と走行を分離できる構造を有している点である。これにより走行速度の大きなキャリア（電子）のみを使用することができるので、応答速度が速く、出力振幅特性に優れたフォトダイオードが実現できる効果がある。このＵＴＣ−ＰＤの概念図（バンドダイアグラム図）［特開平９−２７５２２４号公報］に従うと、ＵＴＣ−ＰＤは、半絶縁性基板上に順次エピ成長したｎ形電極層、キャリア走行層、ｐ形キャリア光吸収層、ｐ形キャリアブロック層から構成されている。光吸収層はバイアス状態で空乏化しないように、一定以上のドーピング濃度（２．５×１０17から２．５×１０18ｃｍ-3の範囲内）とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。また、図３にはＥｒｉｋｓｓｏｎ等により報告されたＩｎＰ／ＩｎＧａＡｓ ＨＢＴ構造に整合したＵＴＣ−ＰＤのエピ層構造を示す［Ｕ．Ｅｒｉｋｓｓｏｎ，ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ．１２th Ｎｏｖｅｍｂｅｒ １９９８ Ｖｏｌ．３４，Ｎｏ．２３，ｐｐ．２２７０−２２７１］。
【０００５】
ＨＢＴ層構造をＵＴＣ−ＰＤ構造と集積化する際に問題となるのは、ＨＢＴ構造におけるｐ形ＩｎＧａＡｓベース層厚（ドーピング濃度４×１０19ｃｍ-3程度）が４０ｎｍと光吸収層として機能するには層厚が薄いことである。このベース層の厚さはＨＢＴ素子特性である電流利得あるいは電流利得遮断周波数ｆＴ を増加させるためには５０ｎｍ程度の薄層化は不可欠である。一方、ｐｉｎフォトダイオードの吸収層厚はキャリア走行時間とＣＲ時定数や内部量子効率とのトレードオフで決まるものの、２００ｎｍ以上は要求される。このためＨＢＴのコレクタ層の一部を構成する比較的厚いアンドープＩｎＧａＡｓに外部からｐ形不純物を導入することによりｐ形光吸収層を形成する方法が提案された［前出、Ｕ．Ｅｒｉｋｓｓｏｎ，ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ．１２th Ｎｏｖｅｍｂｅｒ １９９８ Ｖｏｌ．３４，Ｎｏ．２３，ｐｐ．２２７０−２２７１］。この場合、外部からのｐ形不純物導入はＵＴＣ−ＰＤに該当する平面領域のみであり、ＨＢＴ素子部に該当する平面領域はマスクしなければならない。前出のＵ．Ｅｒｉｋｓｓｏｎ等は、プロセス中外部から導入するｐ形不純物として拡散係数の大きな亜鉛拡散法を用いて、コレクタ層中のアンドープＩｎＧａＡｓの一部をｐ形導電層に変換させている。しかし、亜鉛拡散法を用いてｐ形不純物をＩｎＧａＡｓ層中に導入する場合問題となるのは、亜鉛拡散ドーピングの濃度がＵＴＣ−ＰＤに要求されるレベルよりも高く、更にプロファイルの深さ方向の制御性に乏しい点である。また、亜鉛拡散マスクとしてプラズマＣＶＤあるいはスパッタ法等で成膜するシリコン酸化膜（ＳｉＯ2 ）あるいはシリコン窒化膜（ＳｉＮ）を用いる必要が生じる。この成膜時にダメージを誘起する無機絶縁膜はＨＢＴ素子部、特にエミッタ／ベース接合特性を劣化させる可能性があることも大きな問題となる。
【０００６】
【発明が解決しようとする課題】
同一エピ結晶を用いて、超高速・低消費電力集積回路として有望なＩｎＰ／ＩｎＧａＡｓ ＨＢＴと、応答速度が速く、出力飽和特性に優れた単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）とを集積させるプロセスにおいて、ＵＴＣ−ＰＤの光吸収層をＩｎＧａＡｓ層中に形成する場合、ＨＢＴ層構造ではコレクタ層の一部に相当するアンドープＩｎＧａＡｓ層に対し外部からｐ形不純物を導入することによりｐ形ＩｎＧａＡｓ層に変換させる必要がある。従来例では、亜鉛拡散法を用いてコレクタの一部に相当するアンドープＩｎＧａＡｓ層にｐ形不純物を導入する方策が提案されている。しかし、この亜鉛拡散法をフォトダイオード領域にのみ行うためには、プラズマＣＶＤやスパッタ法で堆積させたシリコン酸化膜（ＳｉＯ2 ）あるいはシリコン窒化膜（ＳｉＮ）等を拡散マスクとして用いるが、ＨＢＴ素子部、特にまだパシベーション膜で保護されていないＩｎＰ／ＩｎＧａＡｓエミッタ／ベース接合に対してこれら無機絶縁膜を堆積すると、応力あるいは膜堆積時の半導体界面に与える損傷等の影響で、接合特性すなわちトランジスタ特性が劣化する危険性が生じる。これに加えて、一般に亜鉛拡散法でｐ形不純物を導入する場合、その深さ方向のドーピングプロファイルは制御性に乏しい。これは、ＵＴＣ−ＰＤにおいて最適なｐ形ＩｎＧａＡｓ吸収層を設計するのに支障をきたすことになる。
【０００７】
本発明は上記の事情に鑑みてなされたもので、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するＵＴＣ−ＰＤと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になるヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明のヘテロ接合バイポーラトランジスタ集積化受光回路は、半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するアンドープＩｎＧａＡｓ層中にＢｅイオン注入により形成されるｐ形ＩｎＧａＡｓ光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードとを含むことを特徴とするものである。
【０００９】
また本発明は、半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するｐ形光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードとを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、前記単一走行キャリアフォトダイオードを構成する平面領域においてのみ、ヘテロ接合バイポーラトランジスタにおけるコレクタ層の一部に相当するアンドープＩｎＧａＡｓにＢｅを多段エネルギーでイオン注入することにより、少なくとも上記アンドープＩｎＧａＡｓをキャリア濃度２．５×１０１７から２．５×１０１８ｃｍ−３の範囲内のｐ形ＩｎＧａＡｓ光吸収層に変える工程と、前記Ｂｅイオン注入後に実施される活性化アニールがヘテロ接合バイポーラトランジスタにおけるｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層のキャリア回復のために行われる脱水素アニールと同時に実施される工程とを有することを特徴とする。
【００１０】
上記ＵＴＣ−ＰＤのｐ形ＩｎＧａＡｓ光吸収層をＨＢＴコレクタの一部に相当するアンドープＩｎＧａＡｓ層中に形成するために、深さ方向ドーピングプロファイルの制御性に優れたイオン注入を用いる。特に、５００℃程度の低いアニール温度でも注入したイオンがほぼ完全に活性化しキャリア（ホール）となるベリリウム（Ｂｅ）を用いたイオン注入法がＩｎＧａＡｓ層中にｐ形不純物を導入するためには最適である。Ｂｅを多段エネルギーで注入することによりＵＴＣ−ＰＤに要求される２．５×１０17から２．５×１０18ｃｍ-3の濃度に設定することができる。また、イオン注入法を用いるとＨＢＴ素子部をカバーするマスクとしてレジストの使用が可能となりトランジスタ特性の劣化が生じない利点がある。
【００１１】
加えて、イオン注入したＢｅイオンを活性化させるためのアニール温度は、炭素ドープしたＩｎＧａＡｓベース層の脱水素化アニール温度に近いことから、ＭＯＣＶＤ成長ＩｎＰ／ＩｎＧａＡｓ ＨＢＴプロセスと共通化することが可能となる。
【００１２】
本発明により、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になる。
【００１３】
【発明の実施の形態】
以下図面を参照して本発明の実施形態例を詳細に説明する。
【００１４】
図１は本発明の一実施形態例に係る同一基板（半絶縁性ＩｎＰ基板）上に製作したメサ型のヘテロ接合のバイポーラトランジスタ（ＩｎＰ／ＩｎＧａＡｓ ＨＢＴ）と単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）の断面構造概略図を示している。
【００１５】
即ち、半絶縁性ＩｎＰ基板１１上にはＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤを含む集積化受光回路が形成される。前記ＩｎＰ／ＩｎＧａＡｓ ＨＢＴは、半絶縁性ＩｎＰ基板１１上にｎ形ＩｎＰが積層され、このコレクタコンタクト層９上にｎ形ＩｎＧａＡｓＰ、アンドープＩｎＧａＡｓからなるコレクタ層８，７及びコレクタ電極１０が積層され、前記コレクタ層７の上にｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層６，５が積層され、このベース層５上にｎ形ＩｎＰエミッタ層３及びベース電極４が積層され、前記エミッタ層３の上にｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層２が積層され、このエミッタコンタクト層２の上にエミッタ電極１が積層されて構成される。また前記ＵＴＣ−ＰＤは、前記半絶縁性ＩｎＰ基板１１上に前記コレクタコンタクト層９、前記コレクタ層８，７の一部に相当するキャリア走行層８′、前記コレクタ層８，７の一部と前記ベース層６、５の一部に相当するＢｅドープされているＰ形光吸収層１２及びＰ形光吸収層６′、前記ベース層６，５の一部に相当するＰ形キャリアブロック層５′、前記コレクタコンタクト層９に相当するｎ形電極層９′、アノード電極４′、カソード電極１０′より構成される。
【００１６】
次に、本発明によるＵＴＣ−ＰＤとＩｎＰ／ＩｎＧａＡｓＨＢＴの集積化受光回路の製造方法を説明する。
【００１７】
本実施形態例では、Ｆｅドープ半絶縁性ＩｎＰ基板上に減圧ＭＯＶＰＥ（ＭＯＣＶＤ）法によって、コレクタにオーミック性抵抗を形成するためのｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰとアンドープＩｎＧａＡｓから成るコレクタ層、高濃度炭素アクセプタ不純物をドーピングしたｐ形ＩｎＧａＡｓとＵＴＣ−ＰＤにおいてｐ形キャリアブロック層として働くｐ形ＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、エミッタにオーミック性抵抗を形成するためのｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層を順次エピタキシャル成長させたＨＢＴ積層構造を用いて作製した。エピ層構造を図２に示した。
【００１８】
ＨＢＴに関してはエミッタ領域をレジストでマスクし、エミッタ領域以外をクエン酸／過酸化水素水／水あるいは硫酸／過酸化水素水／水による選択ウェットエッチングによりｎ形ＩｎＧａＡｓエミッタコンタクト層を、また塩酸／リン酸による選択ウェットエッチングによりｎ形ＩｎＰエミッタコンタクト層及びｎ形ＩｎＰエミッタ層を除去し、ｐ形炭素ドープＩｎＧａＡｓＰベース層を露出させる。この時、ＵＴＣ−ＰＤに関してはマスク無しで全面ｎ形ＩｎＧａＡｓ層、ｎ形ＩｎＰ層を除去し、ｐ形炭素ドープＩｎＧａＡｓＰベース層を露出させる。エミッタ領域を規定していた上記レジストマスクは有機溶剤で除去する。
【００１９】
次に、少なくともＨＢＴ素子部を含むＵＴＣ−ＰＤ以外の領域をレジストでマスクし、Ｂｅイオン注入を行う。具体的には加速電圧２５ｋｅＶ，５０ｋｅｖ，７５ｋｅｖから成る３段Ｂｅイオン注入を行う。注入ドーズ量、加速電圧は少なくともＨＢＴコレクタ層の一部に相当するアンドープＩｎＧａＡｓ層がキャリア濃度２．５×１０17から２．５×１０18ｃｍ-3の範囲を満たす条件で注入し、所望のＢｅドーピングプロファイルが得られる。上記イオン注入用レジストマスクを有機溶剤で除去した後、ｐ形炭素ドープＩｎＧａＡｓＰ及びｐ形炭素ドープＩｎＧａＡｓ層の脱水素アニールを行う。この脱水素アニールによりｐ形炭素ドープＩｎＧａＡｓＰ及びｐ形炭素ドープＩｎＧａＡｓ層中の炭素アクセプターが活性化しベース層中のキャリア濃度が増加すると同時に、コレクタ中ＩｎＧａＡｓ層に注入されたＢｅイオンが活性化し、該アンドープＩｎＧａＡｓ層もｐ形導電性を示すことになり、ＵＴＣ−ＰＤにおいて光吸収層として作用する。
【００２０】
その後、ＨＢＴに関しては、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕベース電極及びＴｉ／Ｐｔ／Ａｕエミッタ電極を蒸着・リフトオフ法で形成する。更にベース／コレクタ領域を規定するレジストパタンを形成し、選択ウェットエッチングによりｐ形ＩｎＧａＡｓＰ／ｐ形ＩｎＧａＡｓベース層、アンドープＩｎＧａＡｓ／ｎ形ＩｎＧａＡｓＰコレクタ層を各々除去しｎ形ＩｎＰコレクタコンタクト層を露出させ、蒸着・リフトオフ法によりＴｉ／Ｐｔ／Ａｕコレクタ電極を形成する。
【００２１】
一方、ＵＴＣ−ＰＤに関しては、ベース電極に相当するアノード電極を蒸着・リフトオフで形成し、ＨＢＴと同じレジストマスクでｐ形ＩｎＧａＡｓＰキャリアブロック層、Ｂｅイオン注入を行ったｐ形ＩｎＧａＡｓ光吸収層、アンドープＩｎＧａＡｓＰキャリア走行層を選択ウェットエッチングしＨＢＴのコレクタコンタクト層に相当するｎ形ＩｎＰ電極層を露出させ、コレクタ電極に相当するカソード電極を形成する。
【００２２】
【発明の効果】
以上述べたように本発明によれば、単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）のｐ形光吸収層をＨＢＴコレクタに相当するアンドープＩｎＧａＡｓ層中に形成するため深さ方向ドーピングプロファイルの制御性に優れたＢｅイオン注入法を用いることにより、従来技術の有していた課題を解決して、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態例に係る同一基板（半絶縁性ＩｎＰ基板）上に製作したＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤの断面構造概略図を示している。
【図２】本発明の一実施形態例に係るＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤのエピ層構造を示す説明図である。
【図３】従来例によるＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤのエピ層構造を示す説明図である。
【符号の説明】
１ エミッタ電極
２ ｎ形ＩｎＧａＡｓ／ｎ形ＩｎＰエミッタコンタクト層
３ ｎ形ＩｎＰエミッタ層
４ ベース電極
４′ アノード電極
５ ｐ形炭素ドープＩｎＧａＡｓＰベース層
５′ ｐ形キャリアブロック層
６ ｐ形炭素ドープＩｎＧａＡｓベース層
６′ ｐ形光吸収層
７ アンドープＩｎＧａＡｓコレクタ層
８ ｎ形ＩｎＧａＡｓＰコレクタ層
８′ キャリア走行層
９ ｎ形ＩｎＰコレクタコンタクト層
９′ ｎ形電極層
１０ コレクタ電極
１０′ カソード電極
１１ 半絶縁性ＩｎＰ基板
１２ Ｂｅイオン注入で形成されたｐ形光吸収層（ＩｎＧａＡｓ）
【発明の属する技術分野】
本発明は特に超高速光通信フォトレシーバへの適用を目的とし、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたヘテロ接合バイポーラトランジスタ（ＨＢＴ）との集積化受光回路及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、エミッタにベースよりもバンドギャップの大きな半導体材料を用いることにより、ベース層の不純物濃度を高くしてもエミッタ注入効率を低下させることなく高い電流利得が得られること、このためベース抵抗が低く抑えられること等、トランジスタの高性能化に有利な特徴を多く有している。特に、III-V族化合物半導体を用いると、その優れた電子輸送特性、材料の選択によりヘテロ構造の組み合わせが拡がること、電子デバイスのみならず光デバイスとの融合も可能であること等利点が増大する。更に、この中でＧａＡｓよりも熱伝導率の高い半絶縁性ＩｎＰ基板に格子整合したＩｎＰ／ＩｎＧａＡｓヘテロ構造は、選択ウェットエッチングによりＩｎＧａＡｓベース層の面出しが容易である、ＩｎＧａＡｓベース層の表面再結合電流がＧａＡｓに較べ低いためサイズ効果が少なく高い電流利得を有する微細寸法素子が容易に実現できる、ターンオン電圧が低い、ＩｎＧａＡｓの電子移動度が高い等優れた特徴を有し、また、ターンオン電圧のウェハー面内均一性に優れる、相互コンダクタンス（ｇｍ）が高い等、超高速・低消費電力用集積回路として高いポテンシャルを有する。
【０００３】
これらＩｎＰ／ＩｎＧａＡｓ ＨＢＴのコレクタ層構造はアンドープＩｎＧａＡｓ、あるいはアンドープＩｎＧａＡｓ、ｎ形ＩｎＰ及びｎ形ＩｎＧａＡｓＰの４元混晶で構成されることからＨＢＴ構造におけるベース層（高濃度ｐ形ＩｎＧａＡｓ）、コレクタ層、コレクタコンタクト層（高濃度ｐ形ＩｎＰ）をもってＩｎＧａＡｓを光吸収層とする長波長帯（１．５μｍ帯）の広帯域ダブルヘテロ構造ｐｉｎフォトダイオードを形成することができ、ＨＢＴとｐｉｎフォトダイオードを同一エピ結晶基板を用いて集積化受光回路を製作することが可能になる。しかしながら、ＨＢＴのコレクタ層構造とｐｉｎフォトダイオード吸収層とでは最適な層構造が異なり、ＨＢＴの高速化に適した層構造とすると、従来のｐｉｎフォトダイオードでは吸収層が薄くなりＣＲ時定数（Ｃはダイオードの接合容量、Ｒは素子寄生抵抗＋線路特性インピーダンス）が増大する。
【０００４】
最近、従来型ｐｉｎフォトダイオードの周波数応答特性及び飽和出力特性を改善した単一走行キャリア（ｕｎｉ−ｔｒａｖｅｌｉｎｇ−ｃａｒｒｉｅｒ ｐｈｏｔｏｄｉｏｄｅ）フォトダイオード（ＵＴＣ−ＰＤ）が提案された［特開平９−２７５２２４号公報、及び文献Ｔ．Ｉｓｈｉｂａｓｈｉ ｅｔ ａｌ．，ＯＳＡ ＴＯＰＳ ｏｎ Ｕｌｔｒａｆａｓｔ Ｅｌｅｃｒｏｎｉｃｓ ａｎｄ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ，１９９７］。上記ＵＴＣ−ＰＤの特徴は、従来のｐｉｎフォトダイオードでは光吸収層とキャリア走行層は同一の空乏化した半導体層（ＩｎＧａＡｓ）を用いるのに対し、キャリアの発生と走行を分離できる構造を有している点である。これにより走行速度の大きなキャリア（電子）のみを使用することができるので、応答速度が速く、出力振幅特性に優れたフォトダイオードが実現できる効果がある。このＵＴＣ−ＰＤの概念図（バンドダイアグラム図）［特開平９−２７５２２４号公報］に従うと、ＵＴＣ−ＰＤは、半絶縁性基板上に順次エピ成長したｎ形電極層、キャリア走行層、ｐ形キャリア光吸収層、ｐ形キャリアブロック層から構成されている。光吸収層はバイアス状態で空乏化しないように、一定以上のドーピング濃度（２．５×１０17から２．５×１０18ｃｍ-3の範囲内）とし、ＩｎＰキャリア走行層は空乏化させるべく低いドーピング濃度に設定する。また、図３にはＥｒｉｋｓｓｏｎ等により報告されたＩｎＰ／ＩｎＧａＡｓ ＨＢＴ構造に整合したＵＴＣ−ＰＤのエピ層構造を示す［Ｕ．Ｅｒｉｋｓｓｏｎ，ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ．１２th Ｎｏｖｅｍｂｅｒ １９９８ Ｖｏｌ．３４，Ｎｏ．２３，ｐｐ．２２７０−２２７１］。
【０００５】
ＨＢＴ層構造をＵＴＣ−ＰＤ構造と集積化する際に問題となるのは、ＨＢＴ構造におけるｐ形ＩｎＧａＡｓベース層厚（ドーピング濃度４×１０19ｃｍ-3程度）が４０ｎｍと光吸収層として機能するには層厚が薄いことである。このベース層の厚さはＨＢＴ素子特性である電流利得あるいは電流利得遮断周波数ｆＴ を増加させるためには５０ｎｍ程度の薄層化は不可欠である。一方、ｐｉｎフォトダイオードの吸収層厚はキャリア走行時間とＣＲ時定数や内部量子効率とのトレードオフで決まるものの、２００ｎｍ以上は要求される。このためＨＢＴのコレクタ層の一部を構成する比較的厚いアンドープＩｎＧａＡｓに外部からｐ形不純物を導入することによりｐ形光吸収層を形成する方法が提案された［前出、Ｕ．Ｅｒｉｋｓｓｏｎ，ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ．１２th Ｎｏｖｅｍｂｅｒ １９９８ Ｖｏｌ．３４，Ｎｏ．２３，ｐｐ．２２７０−２２７１］。この場合、外部からのｐ形不純物導入はＵＴＣ−ＰＤに該当する平面領域のみであり、ＨＢＴ素子部に該当する平面領域はマスクしなければならない。前出のＵ．Ｅｒｉｋｓｓｏｎ等は、プロセス中外部から導入するｐ形不純物として拡散係数の大きな亜鉛拡散法を用いて、コレクタ層中のアンドープＩｎＧａＡｓの一部をｐ形導電層に変換させている。しかし、亜鉛拡散法を用いてｐ形不純物をＩｎＧａＡｓ層中に導入する場合問題となるのは、亜鉛拡散ドーピングの濃度がＵＴＣ−ＰＤに要求されるレベルよりも高く、更にプロファイルの深さ方向の制御性に乏しい点である。また、亜鉛拡散マスクとしてプラズマＣＶＤあるいはスパッタ法等で成膜するシリコン酸化膜（ＳｉＯ2 ）あるいはシリコン窒化膜（ＳｉＮ）を用いる必要が生じる。この成膜時にダメージを誘起する無機絶縁膜はＨＢＴ素子部、特にエミッタ／ベース接合特性を劣化させる可能性があることも大きな問題となる。
【０００６】
【発明が解決しようとする課題】
同一エピ結晶を用いて、超高速・低消費電力集積回路として有望なＩｎＰ／ＩｎＧａＡｓ ＨＢＴと、応答速度が速く、出力飽和特性に優れた単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）とを集積させるプロセスにおいて、ＵＴＣ−ＰＤの光吸収層をＩｎＧａＡｓ層中に形成する場合、ＨＢＴ層構造ではコレクタ層の一部に相当するアンドープＩｎＧａＡｓ層に対し外部からｐ形不純物を導入することによりｐ形ＩｎＧａＡｓ層に変換させる必要がある。従来例では、亜鉛拡散法を用いてコレクタの一部に相当するアンドープＩｎＧａＡｓ層にｐ形不純物を導入する方策が提案されている。しかし、この亜鉛拡散法をフォトダイオード領域にのみ行うためには、プラズマＣＶＤやスパッタ法で堆積させたシリコン酸化膜（ＳｉＯ2 ）あるいはシリコン窒化膜（ＳｉＮ）等を拡散マスクとして用いるが、ＨＢＴ素子部、特にまだパシベーション膜で保護されていないＩｎＰ／ＩｎＧａＡｓエミッタ／ベース接合に対してこれら無機絶縁膜を堆積すると、応力あるいは膜堆積時の半導体界面に与える損傷等の影響で、接合特性すなわちトランジスタ特性が劣化する危険性が生じる。これに加えて、一般に亜鉛拡散法でｐ形不純物を導入する場合、その深さ方向のドーピングプロファイルは制御性に乏しい。これは、ＵＴＣ−ＰＤにおいて最適なｐ形ＩｎＧａＡｓ吸収層を設計するのに支障をきたすことになる。
【０００７】
本発明は上記の事情に鑑みてなされたもので、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するＵＴＣ−ＰＤと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になるヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために本発明のヘテロ接合バイポーラトランジスタ集積化受光回路は、半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するアンドープＩｎＧａＡｓ層中にＢｅイオン注入により形成されるｐ形ＩｎＧａＡｓ光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードとを含むことを特徴とするものである。
【０００９】
また本発明は、半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するｐ形光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードとを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、前記単一走行キャリアフォトダイオードを構成する平面領域においてのみ、ヘテロ接合バイポーラトランジスタにおけるコレクタ層の一部に相当するアンドープＩｎＧａＡｓにＢｅを多段エネルギーでイオン注入することにより、少なくとも上記アンドープＩｎＧａＡｓをキャリア濃度２．５×１０１７から２．５×１０１８ｃｍ−３の範囲内のｐ形ＩｎＧａＡｓ光吸収層に変える工程と、前記Ｂｅイオン注入後に実施される活性化アニールがヘテロ接合バイポーラトランジスタにおけるｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層のキャリア回復のために行われる脱水素アニールと同時に実施される工程とを有することを特徴とする。
【００１０】
上記ＵＴＣ−ＰＤのｐ形ＩｎＧａＡｓ光吸収層をＨＢＴコレクタの一部に相当するアンドープＩｎＧａＡｓ層中に形成するために、深さ方向ドーピングプロファイルの制御性に優れたイオン注入を用いる。特に、５００℃程度の低いアニール温度でも注入したイオンがほぼ完全に活性化しキャリア（ホール）となるベリリウム（Ｂｅ）を用いたイオン注入法がＩｎＧａＡｓ層中にｐ形不純物を導入するためには最適である。Ｂｅを多段エネルギーで注入することによりＵＴＣ−ＰＤに要求される２．５×１０17から２．５×１０18ｃｍ-3の濃度に設定することができる。また、イオン注入法を用いるとＨＢＴ素子部をカバーするマスクとしてレジストの使用が可能となりトランジスタ特性の劣化が生じない利点がある。
【００１１】
加えて、イオン注入したＢｅイオンを活性化させるためのアニール温度は、炭素ドープしたＩｎＧａＡｓベース層の脱水素化アニール温度に近いことから、ＭＯＣＶＤ成長ＩｎＰ／ＩｎＧａＡｓ ＨＢＴプロセスと共通化することが可能となる。
【００１２】
本発明により、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になる。
【００１３】
【発明の実施の形態】
以下図面を参照して本発明の実施形態例を詳細に説明する。
【００１４】
図１は本発明の一実施形態例に係る同一基板（半絶縁性ＩｎＰ基板）上に製作したメサ型のヘテロ接合のバイポーラトランジスタ（ＩｎＰ／ＩｎＧａＡｓ ＨＢＴ）と単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）の断面構造概略図を示している。
【００１５】
即ち、半絶縁性ＩｎＰ基板１１上にはＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤを含む集積化受光回路が形成される。前記ＩｎＰ／ＩｎＧａＡｓ ＨＢＴは、半絶縁性ＩｎＰ基板１１上にｎ形ＩｎＰが積層され、このコレクタコンタクト層９上にｎ形ＩｎＧａＡｓＰ、アンドープＩｎＧａＡｓからなるコレクタ層８，７及びコレクタ電極１０が積層され、前記コレクタ層７の上にｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層６，５が積層され、このベース層５上にｎ形ＩｎＰエミッタ層３及びベース電極４が積層され、前記エミッタ層３の上にｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層２が積層され、このエミッタコンタクト層２の上にエミッタ電極１が積層されて構成される。また前記ＵＴＣ−ＰＤは、前記半絶縁性ＩｎＰ基板１１上に前記コレクタコンタクト層９、前記コレクタ層８，７の一部に相当するキャリア走行層８′、前記コレクタ層８，７の一部と前記ベース層６、５の一部に相当するＢｅドープされているＰ形光吸収層１２及びＰ形光吸収層６′、前記ベース層６，５の一部に相当するＰ形キャリアブロック層５′、前記コレクタコンタクト層９に相当するｎ形電極層９′、アノード電極４′、カソード電極１０′より構成される。
【００１６】
次に、本発明によるＵＴＣ−ＰＤとＩｎＰ／ＩｎＧａＡｓＨＢＴの集積化受光回路の製造方法を説明する。
【００１７】
本実施形態例では、Ｆｅドープ半絶縁性ＩｎＰ基板上に減圧ＭＯＶＰＥ（ＭＯＣＶＤ）法によって、コレクタにオーミック性抵抗を形成するためのｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰとアンドープＩｎＧａＡｓから成るコレクタ層、高濃度炭素アクセプタ不純物をドーピングしたｐ形ＩｎＧａＡｓとＵＴＣ−ＰＤにおいてｐ形キャリアブロック層として働くｐ形ＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、エミッタにオーミック性抵抗を形成するためのｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層を順次エピタキシャル成長させたＨＢＴ積層構造を用いて作製した。エピ層構造を図２に示した。
【００１８】
ＨＢＴに関してはエミッタ領域をレジストでマスクし、エミッタ領域以外をクエン酸／過酸化水素水／水あるいは硫酸／過酸化水素水／水による選択ウェットエッチングによりｎ形ＩｎＧａＡｓエミッタコンタクト層を、また塩酸／リン酸による選択ウェットエッチングによりｎ形ＩｎＰエミッタコンタクト層及びｎ形ＩｎＰエミッタ層を除去し、ｐ形炭素ドープＩｎＧａＡｓＰベース層を露出させる。この時、ＵＴＣ−ＰＤに関してはマスク無しで全面ｎ形ＩｎＧａＡｓ層、ｎ形ＩｎＰ層を除去し、ｐ形炭素ドープＩｎＧａＡｓＰベース層を露出させる。エミッタ領域を規定していた上記レジストマスクは有機溶剤で除去する。
【００１９】
次に、少なくともＨＢＴ素子部を含むＵＴＣ−ＰＤ以外の領域をレジストでマスクし、Ｂｅイオン注入を行う。具体的には加速電圧２５ｋｅＶ，５０ｋｅｖ，７５ｋｅｖから成る３段Ｂｅイオン注入を行う。注入ドーズ量、加速電圧は少なくともＨＢＴコレクタ層の一部に相当するアンドープＩｎＧａＡｓ層がキャリア濃度２．５×１０17から２．５×１０18ｃｍ-3の範囲を満たす条件で注入し、所望のＢｅドーピングプロファイルが得られる。上記イオン注入用レジストマスクを有機溶剤で除去した後、ｐ形炭素ドープＩｎＧａＡｓＰ及びｐ形炭素ドープＩｎＧａＡｓ層の脱水素アニールを行う。この脱水素アニールによりｐ形炭素ドープＩｎＧａＡｓＰ及びｐ形炭素ドープＩｎＧａＡｓ層中の炭素アクセプターが活性化しベース層中のキャリア濃度が増加すると同時に、コレクタ中ＩｎＧａＡｓ層に注入されたＢｅイオンが活性化し、該アンドープＩｎＧａＡｓ層もｐ形導電性を示すことになり、ＵＴＣ−ＰＤにおいて光吸収層として作用する。
【００２０】
その後、ＨＢＴに関しては、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕベース電極及びＴｉ／Ｐｔ／Ａｕエミッタ電極を蒸着・リフトオフ法で形成する。更にベース／コレクタ領域を規定するレジストパタンを形成し、選択ウェットエッチングによりｐ形ＩｎＧａＡｓＰ／ｐ形ＩｎＧａＡｓベース層、アンドープＩｎＧａＡｓ／ｎ形ＩｎＧａＡｓＰコレクタ層を各々除去しｎ形ＩｎＰコレクタコンタクト層を露出させ、蒸着・リフトオフ法によりＴｉ／Ｐｔ／Ａｕコレクタ電極を形成する。
【００２１】
一方、ＵＴＣ−ＰＤに関しては、ベース電極に相当するアノード電極を蒸着・リフトオフで形成し、ＨＢＴと同じレジストマスクでｐ形ＩｎＧａＡｓＰキャリアブロック層、Ｂｅイオン注入を行ったｐ形ＩｎＧａＡｓ光吸収層、アンドープＩｎＧａＡｓＰキャリア走行層を選択ウェットエッチングしＨＢＴのコレクタコンタクト層に相当するｎ形ＩｎＰ電極層を露出させ、コレクタ電極に相当するカソード電極を形成する。
【００２２】
【発明の効果】
以上述べたように本発明によれば、単一走行キャリアフォトダイオード（ＵＴＣ−ＰＤ）のｐ形光吸収層をＨＢＴコレクタに相当するアンドープＩｎＧａＡｓ層中に形成するため深さ方向ドーピングプロファイルの制御性に優れたＢｅイオン注入法を用いることにより、従来技術の有していた課題を解決して、有効な内部量子効率とＣＲ時定数を確保しつつ優れた周波数応答と飽和出力特性を有するフォトダイオードと信頼性、高周波特性、歩留まり、面内均一性、再現性、信頼性に優れたＨＢＴとの集積化受光回路を供給することができ、超高速光通信フォトレシーバに適用することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施形態例に係る同一基板（半絶縁性ＩｎＰ基板）上に製作したＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤの断面構造概略図を示している。
【図２】本発明の一実施形態例に係るＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤのエピ層構造を示す説明図である。
【図３】従来例によるＩｎＰ／ＩｎＧａＡｓ ＨＢＴとＵＴＣ−ＰＤのエピ層構造を示す説明図である。
【符号の説明】
１ エミッタ電極
２ ｎ形ＩｎＧａＡｓ／ｎ形ＩｎＰエミッタコンタクト層
３ ｎ形ＩｎＰエミッタ層
４ ベース電極
４′ アノード電極
５ ｐ形炭素ドープＩｎＧａＡｓＰベース層
５′ ｐ形キャリアブロック層
６ ｐ形炭素ドープＩｎＧａＡｓベース層
６′ ｐ形光吸収層
７ アンドープＩｎＧａＡｓコレクタ層
８ ｎ形ＩｎＧａＡｓＰコレクタ層
８′ キャリア走行層
９ ｎ形ＩｎＰコレクタコンタクト層
９′ ｎ形電極層
１０ コレクタ電極
１０′ カソード電極
１１ 半絶縁性ＩｎＰ基板
１２ Ｂｅイオン注入で形成されたｐ形光吸収層（ＩｎＧａＡｓ）
Claims (2)
- 半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、
前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するアンドープＩｎＧａＡｓ層中にＢｅイオン注入により形成されるｐ形ＩｎＧａＡｓ光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードと
を含むことを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路。 - 半絶縁性ＩｎＰ基板上に、ｎ形ＩｎＰコレクタコンタクト層、ｎ形ＩｎＧａＡｓＰ及びアンドープＩｎＧａＡｓからなるコレクタ層、ｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層、ｎ形ＩｎＰエミッタ層、ｎ形ＩｎＰとｎ形ＩｎＧａＡｓから成るエミッタコンタクト層で構成されるメサ型のヘテロ接合バイポーラトランジスタと、前記半絶縁性ＩｎＰ基板上に、前記コレクタコンタクト層に相当するｎ形電極層、前記コレクタ層の一部に相当するキャリア走行層、前記ベース層の一部に相当するｐ形光吸収層、前記コレクタ層の一部に相当するｐ形光吸収層、前記ベース層の一部に相当するｐ形キャリアブロック層で構成される単一走行キャリアフォトダイオードとを含むヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法において、
前記単一走行キャリアフォトダイオードを構成する平面領域においてのみ、ヘテロ接合バイポーラトランジスタにおけるコレクタ層の一部に相当するアンドープＩｎＧａＡｓにＢｅを多段エネルギーでイオン注入することにより、少なくとも上記アンドープＩｎＧａＡｓをキャリア濃度２．５×１０１７から２．５×１０１８ｃｍ−３の範囲内のｐ形ＩｎＧａＡｓ光吸収層に変える工程と、
前記Ｂｅイオン注入後に実施される活性化アニールがヘテロ接合バイポーラトランジスタにおけるｐ形炭素ドープＩｎＧａＡｓ及びｐ形炭素ドープＩｎＧａＡｓＰから成るベース層のキャリア回復のために行われる脱水素アニールと同時に実施される工程と
を有することを特徴とするヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28432799A JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28432799A JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111095A JP2001111095A (ja) | 2001-04-20 |
| JP3688952B2 true JP3688952B2 (ja) | 2005-08-31 |
Family
ID=17677134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28432799A Expired - Fee Related JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688952B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4173716B2 (ja) | 2002-10-21 | 2008-10-29 | 三菱電機株式会社 | 導波路型フォトダイオードおよびその製造方法 |
| JP4880903B2 (ja) * | 2004-01-30 | 2012-02-22 | 日本電信電話株式会社 | 光電子集積回路およびその製造方法 |
| KR100576224B1 (ko) | 2004-11-22 | 2006-05-03 | 한국전자통신연구원 | 광변조기 집적 광전집적송신회로 및 선택적 결정성장법을이용한 제작방법 |
-
1999
- 1999-10-05 JP JP28432799A patent/JP3688952B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111095A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US7144765B2 (en) | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof | |
| JP2003518776A (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| US5757039A (en) | Collector up heterojunction bipolar transistor | |
| US20040016941A1 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2006294700A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6876012B2 (en) | Hetero-bipolar transistor | |
| US6770919B2 (en) | Indium phosphide heterojunction bipolar transistor layer structure and method of making the same | |
| US7582536B1 (en) | Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JP3948521B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JP3863270B2 (ja) | 半導体装置及びその製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR960011637B1 (ko) | 이종 접합 바이폴라 트랜지스터 제조방법 | |
| JP2002151520A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |