JPH05175225A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH05175225A JPH05175225A JP35520191A JP35520191A JPH05175225A JP H05175225 A JPH05175225 A JP H05175225A JP 35520191 A JP35520191 A JP 35520191A JP 35520191 A JP35520191 A JP 35520191A JP H05175225 A JPH05175225 A JP H05175225A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- collector
- emitter
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 ベース抵抗ＲB 及びベース・エミッタ接合容
量ＣBEの低減化されたコレクタアップ構造のＨＢＴ、ま
たはベース抵抗及びベース・コレクタ接合容量ＣBCの低
減化されたエミッタアップ構造のＨＢＴの製造方法を提
供する。 【構成】 ＧａＡｓ基板１上にｎ型ＡｌＧａＡｓエミッ
タ層３、その上に形成されたバンドギャップのより狭い
ｐ型ＧｓＡｓベース層４、及びその上に形成されたｎ型
ＧａＡｓコレクタ層５を含む半導体層から構成されたコ
レクタアップ構造のｎ−ｐ−ｎ型ＨＢＴを製造する際
に、第１絶縁膜と第２絶縁膜側壁をマスクとする酸素イ
オン注入により、上記ｎ型ＡｌＧａＡｓエミッタ層３中
に選択的に高抵抗領域９を構成する。さらに前記のマス
クを用いエピタキシャル再成長法により、ｐ型ＧａＡｓ
外部ベース層１０を高抵抗化した外部エミッタ層９とベ
ース層４にのみ接触するよう選択的に堆積してコレクタ
アップ型ＨＢＴを製造する。エミッタアップ構造も同様
にできる。
量ＣBEの低減化されたコレクタアップ構造のＨＢＴ、ま
たはベース抵抗及びベース・コレクタ接合容量ＣBCの低
減化されたエミッタアップ構造のＨＢＴの製造方法を提
供する。 【構成】 ＧａＡｓ基板１上にｎ型ＡｌＧａＡｓエミッ
タ層３、その上に形成されたバンドギャップのより狭い
ｐ型ＧｓＡｓベース層４、及びその上に形成されたｎ型
ＧａＡｓコレクタ層５を含む半導体層から構成されたコ
レクタアップ構造のｎ−ｐ−ｎ型ＨＢＴを製造する際
に、第１絶縁膜と第２絶縁膜側壁をマスクとする酸素イ
オン注入により、上記ｎ型ＡｌＧａＡｓエミッタ層３中
に選択的に高抵抗領域９を構成する。さらに前記のマス
クを用いエピタキシャル再成長法により、ｐ型ＧａＡｓ
外部ベース層１０を高抵抗化した外部エミッタ層９とベ
ース層４にのみ接触するよう選択的に堆積してコレクタ
アップ型ＨＢＴを製造する。エミッタアップ構造も同様
にできる。
Description
【０００１】
【産業上の利用分野】本発明は、超高速ヘテロ接合バイ
ポーラトランジスタの製造方法に関し、特に、外部ベー
ス層の下地層としての外部エミッタ層（もしくは外部コ
レクタ層）への酸素のイオン注入による安定化した高抵
抗層形成とサイドウォールマスクを用いて内部ベース層
と接して上記高抵抗層上に外部ベース層を高濃度に再成
長形成することによって、ベース抵抗ＲB を低減化し、
ベース・エミッタ接合容量ＣBE（もしくはベース・コレ
クタ接合容量ＣBC）を低減化する点に特徴を有するコレ
クタアップ（もしくはエミッタアップ）構造のヘテロ接
合バイポーラトランジスタの製造方法に関する。
ポーラトランジスタの製造方法に関し、特に、外部ベー
ス層の下地層としての外部エミッタ層（もしくは外部コ
レクタ層）への酸素のイオン注入による安定化した高抵
抗層形成とサイドウォールマスクを用いて内部ベース層
と接して上記高抵抗層上に外部ベース層を高濃度に再成
長形成することによって、ベース抵抗ＲB を低減化し、
ベース・エミッタ接合容量ＣBE（もしくはベース・コレ
クタ接合容量ＣBC）を低減化する点に特徴を有するコレ
クタアップ（もしくはエミッタアップ）構造のヘテロ接
合バイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】III −Ｖ族化合物半導体を用いたヘテロ
接合バイポーラトランジスタ（以下ＨＢＴと略す）は、
メサ型構造を有する縦型トランジスタであり、エミッタ
が半導体表面側に設けられたエミッタアップ構造と、コ
レクタが半導体表面側に設けられたコレクタアップ構造
に分けられる。
接合バイポーラトランジスタ（以下ＨＢＴと略す）は、
メサ型構造を有する縦型トランジスタであり、エミッタ
が半導体表面側に設けられたエミッタアップ構造と、コ
レクタが半導体表面側に設けられたコレクタアップ構造
に分けられる。
【０００３】ＨＢＴの高周波特性は、真性トランジスタ
及び外部寄生効果も含めた等価回路から理解できる。超
高周波特性の性能指数は、電流利得遮断周波数ｆT と最
高発振周波数ｆmax であるが、この内電流利得遮断周波
数ｆT は少数キャリアがエミッタからコレクタへ流れて
いくときの遅延時間と関係があり、素子寸法の微細化が
進めば、主にエミッタ、ベース、コレクタ各層の不純物
濃度、層構造等で決定されるので、エミッタアップで
も、コレクタアップでもその値は構造にほとんどよらな
い。
及び外部寄生効果も含めた等価回路から理解できる。超
高周波特性の性能指数は、電流利得遮断周波数ｆT と最
高発振周波数ｆmax であるが、この内電流利得遮断周波
数ｆT は少数キャリアがエミッタからコレクタへ流れて
いくときの遅延時間と関係があり、素子寸法の微細化が
進めば、主にエミッタ、ベース、コレクタ各層の不純物
濃度、層構造等で決定されるので、エミッタアップで
も、コレクタアップでもその値は構造にほとんどよらな
い。
【０００４】一方、最高発振周波数ｆmax は、（１）式
で表される様にベース抵抗ＲB 、ベース・コレクタ接合
容量ＣBCに大きく依存している。
で表される様にベース抵抗ＲB 、ベース・コレクタ接合
容量ＣBCに大きく依存している。
【０００５】
【数１】 ｆmax ＝（ｆT ／８πＲBＣBC）1/2 ……（１）
【０００６】ＨＢＴはメサ型構造であるためコレクタ面
積の小さいコレクタアップの方がエミッタアップよりも
ベース・コレクタ接合容量ＣBCは小さい。特に、エミッ
タアップ構造では、素子寸法が微細になるほどベース・
エミッタ接合面積に占める外部ベースの面積の割合が急
激に増加するため、ベース・コレクタ接合容量ＣBCを低
下させるにはコレクタアップ構造が圧倒的に有利であ
る。
積の小さいコレクタアップの方がエミッタアップよりも
ベース・コレクタ接合容量ＣBCは小さい。特に、エミッ
タアップ構造では、素子寸法が微細になるほどベース・
エミッタ接合面積に占める外部ベースの面積の割合が急
激に増加するため、ベース・コレクタ接合容量ＣBCを低
下させるにはコレクタアップ構造が圧倒的に有利であ
る。
【０００７】ＲB は真性ベースのシート抵抗、外部ベー
スのシート抵抗とコレクタ抵抗で決まり、エミッタアッ
プにしてもコレクタアップでも変わらない。従って、超
高速化を図る（最高発振周波数ｆmax の向上）には、ベ
ース・コレクタ接合容量ＣBCが小さく、ベース抵抗ＲB
も遜色のないコレクタアップ構造の方が断然有利であ
る。この点については、例えば、H. Kroemer による論
文、" HeterostructureBipolar Transistors and Integ
rated Circuits ", Proceedings of the IEEE.vol.70,
No.1, pp.19 〜24 において開示されている通りであ
る。これに加えて、コレクタアップ構造は、エミッタを
半導体基板側に設けることができるため、集積化や実装
上問題になる表面配線等の影響が少ないという利点も有
する。
スのシート抵抗とコレクタ抵抗で決まり、エミッタアッ
プにしてもコレクタアップでも変わらない。従って、超
高速化を図る（最高発振周波数ｆmax の向上）には、ベ
ース・コレクタ接合容量ＣBCが小さく、ベース抵抗ＲB
も遜色のないコレクタアップ構造の方が断然有利であ
る。この点については、例えば、H. Kroemer による論
文、" HeterostructureBipolar Transistors and Integ
rated Circuits ", Proceedings of the IEEE.vol.70,
No.1, pp.19 〜24 において開示されている通りであ
る。これに加えて、コレクタアップ構造は、エミッタを
半導体基板側に設けることができるため、集積化や実装
上問題になる表面配線等の影響が少ないという利点も有
する。
【０００８】この様に、コレクタアップ構造は、超高速
化、高集積化に優れており、また、ｆmax が高いことか
らパワー用トランジスタとしても可能性を秘めている
が、前述した様にエミッタ面積がコレクタ面積よりも大
きくなってしまうため、エミッタアップ構造に較べて電
流増幅率が低くなってしまう。また、外部ベース下部に
蓄積するキャリアによりベース・エミッタ接合容量ＣBE
が増大し、電流利得遮断周波数ｆT が低くなる問題も生
ずる。これらの問題点を解決するためには、エミッタか
ら外部ベース領域へのキャリア注入を抑制することが第
１である。
化、高集積化に優れており、また、ｆmax が高いことか
らパワー用トランジスタとしても可能性を秘めている
が、前述した様にエミッタ面積がコレクタ面積よりも大
きくなってしまうため、エミッタアップ構造に較べて電
流増幅率が低くなってしまう。また、外部ベース下部に
蓄積するキャリアによりベース・エミッタ接合容量ＣBE
が増大し、電流利得遮断周波数ｆT が低くなる問題も生
ずる。これらの問題点を解決するためには、エミッタか
ら外部ベース領域へのキャリア注入を抑制することが第
１である。
【０００９】例えば、III −Ｖ族化合物半導体によって
形成されたＨＢＴでは、外部ベース領域のＰ−Ｎ接合を
ベース層下のワイドバンドギャップ半導体（エミッタ）
層中に形成することにより、真性トランジスタ部分のヘ
テロＰ−Ｎ接合の障壁電位とワイドバンドギャップエミ
ッタ中ホモＰ−Ｎ接合の障壁電位の差を利用して、外部
ベース領域へのキャリア注入を抑制することができる。
特に、最も研究が盛んであったｎ−ｐ−ｎ型ＡｌＧａＡ
ｓ／ＧａＡｓＨＢＴでは、Ｂｅ，Ｍｇ，Ｃ等のアクセプ
タ不純物を外部ベース上からイオン注入することにより
ワイドバンドギャップＡｌＧａＡｓエミッタ中にＰ−Ｎ
接合を形成する方法が主流であった。この点について
は、例えば、K. Morizuka, T. Nozu, K. Tsuda 及び
M. Azuma らによる論文、" Collector-top GaAs/AlGaAs
HeterojunctionBipolar Transistors for High-Speed
Digital ICs ", Electronics Letters, vol.22, pp.315
〜316, 1986 において開示されている通りである。
形成されたＨＢＴでは、外部ベース領域のＰ−Ｎ接合を
ベース層下のワイドバンドギャップ半導体（エミッタ）
層中に形成することにより、真性トランジスタ部分のヘ
テロＰ−Ｎ接合の障壁電位とワイドバンドギャップエミ
ッタ中ホモＰ−Ｎ接合の障壁電位の差を利用して、外部
ベース領域へのキャリア注入を抑制することができる。
特に、最も研究が盛んであったｎ−ｐ−ｎ型ＡｌＧａＡ
ｓ／ＧａＡｓＨＢＴでは、Ｂｅ，Ｍｇ，Ｃ等のアクセプ
タ不純物を外部ベース上からイオン注入することにより
ワイドバンドギャップＡｌＧａＡｓエミッタ中にＰ−Ｎ
接合を形成する方法が主流であった。この点について
は、例えば、K. Morizuka, T. Nozu, K. Tsuda 及び
M. Azuma らによる論文、" Collector-top GaAs/AlGaAs
HeterojunctionBipolar Transistors for High-Speed
Digital ICs ", Electronics Letters, vol.22, pp.315
〜316, 1986 において開示されている通りである。
【００１０】しかしながら、ＡｌＧａＡｓ中にイオン注
入法で形成されたＰ−Ｎ接合は、エピタキシャル成長法
により形成された接合に較べＰ−Ｎ接合ダイオードの性
能指数であるｎ値が高く、再結合電流成分が多い。この
点については、例えば、S. Yamahata, S. Adachi 及び
T. Ishibashi らによる論文、" Electrical propertie
s of Be + ion-Implanted Alx Ga1-x As p-n junctions
", J. Appl. Phys.,vol.62, pp.3042 〜3046, 1987
において開示されている通りである。コレクタアップ構
造では、外部ベース下部のＰ−Ｎ接合はトランジスタ動
作時には順方向にバイアスされており、高電流を流すと
この再結合電流に起因するリーク電流が増大し、トラン
ジスタ特性が著しく低下する。エミッタ・ベース接合が
順方向バイアス状態下にあっても、トランジスタが正常
動作するためには、電気的に絶縁された高抵抗領域を外
部エミッタ・ベース接合中に設けることが最も有効な方
策である。特に、ワイドバンドギャップの高抵抗半導体
層は、電子、正孔いずれに対しても高いヘテロ障壁が生
じており、キャリア注入は少ない。
入法で形成されたＰ−Ｎ接合は、エピタキシャル成長法
により形成された接合に較べＰ−Ｎ接合ダイオードの性
能指数であるｎ値が高く、再結合電流成分が多い。この
点については、例えば、S. Yamahata, S. Adachi 及び
T. Ishibashi らによる論文、" Electrical propertie
s of Be + ion-Implanted Alx Ga1-x As p-n junctions
", J. Appl. Phys.,vol.62, pp.3042 〜3046, 1987
において開示されている通りである。コレクタアップ構
造では、外部ベース下部のＰ−Ｎ接合はトランジスタ動
作時には順方向にバイアスされており、高電流を流すと
この再結合電流に起因するリーク電流が増大し、トラン
ジスタ特性が著しく低下する。エミッタ・ベース接合が
順方向バイアス状態下にあっても、トランジスタが正常
動作するためには、電気的に絶縁された高抵抗領域を外
部エミッタ・ベース接合中に設けることが最も有効な方
策である。特に、ワイドバンドギャップの高抵抗半導体
層は、電子、正孔いずれに対しても高いヘテロ障壁が生
じており、キャリア注入は少ない。
【００１１】この様な高抵抗領域は、プロトンや酸素等
の不活性ガスをイオン注入して形成する方法が実用上最
も簡便で、信頼性に優れているが、中でもＡｌＧａＡｓ
中では酸素イオン注入で形成した高抵抗層が熱的安定性
に優れており、素子間分離に用いられる様になりつつあ
る。この点については、例えば、S.J. Pearton, M.P.Ia
nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas ら
による論文、" Formation of thermally stable high-r
esistivity AlGaAs by oxygen implantation ", Appl.
Phys. Lett., 52, pp.395 〜397 において開示されてい
る通りである。
の不活性ガスをイオン注入して形成する方法が実用上最
も簡便で、信頼性に優れているが、中でもＡｌＧａＡｓ
中では酸素イオン注入で形成した高抵抗層が熱的安定性
に優れており、素子間分離に用いられる様になりつつあ
る。この点については、例えば、S.J. Pearton, M.P.Ia
nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas ら
による論文、" Formation of thermally stable high-r
esistivity AlGaAs by oxygen implantation ", Appl.
Phys. Lett., 52, pp.395 〜397 において開示されてい
る通りである。
【００１２】ところで、前述した様に、最高発振周波数
ｆmax の向上には、ベース・コレクタ接合容量ＣBCはも
とよりベース抵抗ＲB の低減も重要であるが、この様な
酸素イオン注入を外部ベース層を通して行うと、放射損
傷による欠陥によりベース抵抗ＲB が著しく増大し、正
常なトランジスタ動作を示さなくなる。このため、酸素
イオン注入後に更にｐ型不純物を導入し表面濃度を高め
ることが不可欠となるが、III −Ｖ族化合物半導体表面
の高濃度化にはＺｎ拡散が最も有効であることが知られ
ている。実際、酸素イオン注入後にＺｎ拡散を行えば、
かなりの程度までベース抵抗が改善され、正常なトラン
ジスタ動作を示すようになる。
ｆmax の向上には、ベース・コレクタ接合容量ＣBCはも
とよりベース抵抗ＲB の低減も重要であるが、この様な
酸素イオン注入を外部ベース層を通して行うと、放射損
傷による欠陥によりベース抵抗ＲB が著しく増大し、正
常なトランジスタ動作を示さなくなる。このため、酸素
イオン注入後に更にｐ型不純物を導入し表面濃度を高め
ることが不可欠となるが、III −Ｖ族化合物半導体表面
の高濃度化にはＺｎ拡散が最も有効であることが知られ
ている。実際、酸素イオン注入後にＺｎ拡散を行えば、
かなりの程度までベース抵抗が改善され、正常なトラン
ジスタ動作を示すようになる。
【００１３】しかし、外部ベース部にＺｎ拡散を用いて
表面濃度を高めても、やはり酸素イオン注入を行ってそ
の下のＡｌＧａＡｓ層を高抵抗化している影響のために
そのベース抵抗ＲB の値には限界がある。また、Ｚｎ拡
散は拡散係数が他のｐ形ドーパントと較べて大きく、過
剰のＺｎは真性トランジスタ領域へも拡散し、トランジ
スタ特性を劣化させる。従って、Ｚｎ拡散は必要最低限
であることが望ましい。信頼性に富みかつより高速の動
作を達成するためには、Ｚｎ拡散をなるべく用いないで
更にベース抵抗ＲB を低減させる必要がある。
表面濃度を高めても、やはり酸素イオン注入を行ってそ
の下のＡｌＧａＡｓ層を高抵抗化している影響のために
そのベース抵抗ＲB の値には限界がある。また、Ｚｎ拡
散は拡散係数が他のｐ形ドーパントと較べて大きく、過
剰のＺｎは真性トランジスタ領域へも拡散し、トランジ
スタ特性を劣化させる。従って、Ｚｎ拡散は必要最低限
であることが望ましい。信頼性に富みかつより高速の動
作を達成するためには、Ｚｎ拡散をなるべく用いないで
更にベース抵抗ＲB を低減させる必要がある。
【００１４】以上の問題点を更に図面を用いて具体的に
説明する。
説明する。
【００１５】図７は、酸素イオン注入により高抵抗化し
たＡｌＧａＡｓ外部エミッタ層９を形成後、Ｚｎ拡散を
行った高濃度ｐ−ＧａＡｓ外部ベース層を形成した従来
の典型的なコレクタアップ構造のｎ−ｐ−ｎ型ＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの断面構造図を示したものであ
る。半絶縁性ＧａＡｓ基板１上に、Ｓｉドープｎ−Ｇａ
Ａｓ（Ｓｉドーピング濃度；５×１０18ｃｍ-3）バッフ
ァ層２を０．７μｍ、ＳｉドープＮ−ＡｌＧａＡｓ（Ｓ
ｉドーピング濃度；２×１０18〜３×１０17ｃｍ-3、Ａ
ｌ−Ａｓ組成；０〜０．３）エミッタ層３を０．４μ
ｍ、ＣドープＰ−ＧａＡｓ（Ｃドーピング濃度；２．５
×１０18ｃｍ-3）ベース層４を０．０８μｍ、Ｓｉドー
プｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０16〜２
×１０17ｃｍ-3）コレクタ層５を０．５μｍ、Ｓｉドー
プｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０18ｃｍ
-3）キャップ層６を０．１μｍ、それぞれ分子線エピタ
キシャル成長（ＭＢＥ）法により順次エピタキシャル成
長させたウエハを用いて、酸素イオンを加速電圧１００
ｋｅＶで注入し、Ｎ−ＡｌＧａＡｓ外部エミッタ層９を
高抵抗化し、更に外部ベース上にＺｎ拡散を５５０℃、
３分間開管法で行い、表面濃度を高めた。図中１４は、
Ｚｎ拡散を行った領域を示している。その後、ＡｕＧｅ
／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕのコレクタ電極１１、Ｔｉ／
Ｐｔ／Ａｕノンアロイベース電極１２、ＡｕＧｅ／Ｎｉ
／Ｔｉ／Ｐｔ／Ａｕのエミッタ電極１３を設け、プロト
ン注入で素子間分離を行いトランジスタを製作した。メ
サエッチング等半導体加工技術はドライエッチング法を
用いた。
たＡｌＧａＡｓ外部エミッタ層９を形成後、Ｚｎ拡散を
行った高濃度ｐ−ＧａＡｓ外部ベース層を形成した従来
の典型的なコレクタアップ構造のｎ−ｐ−ｎ型ＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの断面構造図を示したものであ
る。半絶縁性ＧａＡｓ基板１上に、Ｓｉドープｎ−Ｇａ
Ａｓ（Ｓｉドーピング濃度；５×１０18ｃｍ-3）バッフ
ァ層２を０．７μｍ、ＳｉドープＮ−ＡｌＧａＡｓ（Ｓ
ｉドーピング濃度；２×１０18〜３×１０17ｃｍ-3、Ａ
ｌ−Ａｓ組成；０〜０．３）エミッタ層３を０．４μ
ｍ、ＣドープＰ−ＧａＡｓ（Ｃドーピング濃度；２．５
×１０18ｃｍ-3）ベース層４を０．０８μｍ、Ｓｉドー
プｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０16〜２
×１０17ｃｍ-3）コレクタ層５を０．５μｍ、Ｓｉドー
プｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０18ｃｍ
-3）キャップ層６を０．１μｍ、それぞれ分子線エピタ
キシャル成長（ＭＢＥ）法により順次エピタキシャル成
長させたウエハを用いて、酸素イオンを加速電圧１００
ｋｅＶで注入し、Ｎ−ＡｌＧａＡｓ外部エミッタ層９を
高抵抗化し、更に外部ベース上にＺｎ拡散を５５０℃、
３分間開管法で行い、表面濃度を高めた。図中１４は、
Ｚｎ拡散を行った領域を示している。その後、ＡｕＧｅ
／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕのコレクタ電極１１、Ｔｉ／
Ｐｔ／Ａｕノンアロイベース電極１２、ＡｕＧｅ／Ｎｉ
／Ｔｉ／Ｐｔ／Ａｕのエミッタ電極１３を設け、プロト
ン注入で素子間分離を行いトランジスタを製作した。メ
サエッチング等半導体加工技術はドライエッチング法を
用いた。
【００１６】図８は、図７で示した従来型コレクタアッ
プＨＢＴについて、素子サイズ２μｍ×１０μｍ、コレ
クタ電流密度２．５×１０4 Ａ／ｃｍ2 における電流利
得遮断周波数ｆT ，最高発振周波数ｆmax の酸素イオン
注入ドーズ量依存性を示している。●がｆT 、○がｆ
max を表している。
プＨＢＴについて、素子サイズ２μｍ×１０μｍ、コレ
クタ電流密度２．５×１０4 Ａ／ｃｍ2 における電流利
得遮断周波数ｆT ，最高発振周波数ｆmax の酸素イオン
注入ドーズ量依存性を示している。●がｆT 、○がｆ
max を表している。
【００１７】酸素イオン注入ドーズ量が増えるとＮ−Ａ
ｌＧａＡｓ外部エミッタ層９の高抵抗化が促進され、Ｚ
ｎ拡散を行った高濃度ｐ−ＧａＡｓ外部ベース層１４へ
のキャリア注入が抑制され、ベース・エミッタ間の接合
容量ＣBEが低下することにより電流利得遮断周波数ｆT
が増加し、酸素イオン注入ドーズ量が１．５×１０14で
ほぼｆT ＝５０ＧＨｚに飽和する。一方、最高発振周波
数ｆmax はこのドーズ量を越えると減少し始める。
ｌＧａＡｓ外部エミッタ層９の高抵抗化が促進され、Ｚ
ｎ拡散を行った高濃度ｐ−ＧａＡｓ外部ベース層１４へ
のキャリア注入が抑制され、ベース・エミッタ間の接合
容量ＣBEが低下することにより電流利得遮断周波数ｆT
が増加し、酸素イオン注入ドーズ量が１．５×１０14で
ほぼｆT ＝５０ＧＨｚに飽和する。一方、最高発振周波
数ｆmax はこのドーズ量を越えると減少し始める。
【００１８】図９は、ＴＬＭ(Transmission Line Mode
l) 法で求めた酸素イオン注入、Ｚｎ拡散を行った高濃
度ｐ−ＧａＡｓ外部ベース層１４のシート抵抗ＲS 及び
コンタクト抵抗率ρC の酸素イオン注入ドーズ量依存性
を示している。酸素イオン注入ドーズ量の増加に伴いシ
ート抵抗ＲS 、コンタクト抵抗率ρC 共に増大すること
が一目瞭然であり、従って、図８中で示した最高発振周
波数ｆmax の減少は明らかに外部ベース抵抗の増大に起
因する。酸素イオン注入を行わないでＧａＡｓ中にＺｎ
拡散を同じ条件で行えば、シート抵抗ＲS は２６０Ω／
ｓｑ程度であり、酸素イオン注入ドーズ量が最も少ない
（５×１０13ｃｍ-2）場合でさえもシート抵抗ＲS は３
倍に増加する。結局、酸素イオン注入とＺｎ拡散を用い
てもその高周波特性（最高発振周波数ｆmax ）には限界
があり、コレクタアップＨＢＴの性能を充分引き出すに
至っていない。
l) 法で求めた酸素イオン注入、Ｚｎ拡散を行った高濃
度ｐ−ＧａＡｓ外部ベース層１４のシート抵抗ＲS 及び
コンタクト抵抗率ρC の酸素イオン注入ドーズ量依存性
を示している。酸素イオン注入ドーズ量の増加に伴いシ
ート抵抗ＲS 、コンタクト抵抗率ρC 共に増大すること
が一目瞭然であり、従って、図８中で示した最高発振周
波数ｆmax の減少は明らかに外部ベース抵抗の増大に起
因する。酸素イオン注入を行わないでＧａＡｓ中にＺｎ
拡散を同じ条件で行えば、シート抵抗ＲS は２６０Ω／
ｓｑ程度であり、酸素イオン注入ドーズ量が最も少ない
（５×１０13ｃｍ-2）場合でさえもシート抵抗ＲS は３
倍に増加する。結局、酸素イオン注入とＺｎ拡散を用い
てもその高周波特性（最高発振周波数ｆmax ）には限界
があり、コレクタアップＨＢＴの性能を充分引き出すに
至っていない。
【００１９】図１０は、従来型コレクタアップＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの高周波特性解析から得られた電
流利得遮断周波数ｆT 、ベース・コレクタ接合容量ＣBC
の値（素子寸法２μｍ×１０μｍ）を用いて、（１）式
で計算した最高発振周波数ｆmax のベース抵抗ＲB 依存
性を示している。グラフより最高発振周波数ｆmax の向
上には、ベース抵抗ＲB の低減が不可欠であることがわ
かる。図８に示した従来例では、最高発振周波数ｆmax
の最高値は４０ＧＨｚ程度であるので、この計算結果か
らベース抵抗ＲB は、１２５Ω見積もることができる。
Ａｓ／ＧａＡｓＨＢＴの高周波特性解析から得られた電
流利得遮断周波数ｆT 、ベース・コレクタ接合容量ＣBC
の値（素子寸法２μｍ×１０μｍ）を用いて、（１）式
で計算した最高発振周波数ｆmax のベース抵抗ＲB 依存
性を示している。グラフより最高発振周波数ｆmax の向
上には、ベース抵抗ＲB の低減が不可欠であることがわ
かる。図８に示した従来例では、最高発振周波数ｆmax
の最高値は４０ＧＨｚ程度であるので、この計算結果か
らベース抵抗ＲB は、１２５Ω見積もることができる。
【００２０】従来の酸素イオン注入によりＮ−ＡｌＧａ
Ａｓ外部エミッタ層９を高抵抗化し、Ｚｎ拡散で高濃度
ｐ−ＧａＡｓ外部ベース層を形成する方策では、ベース
抵抗ＲB の低減に限界があり、高周波特性、特に最高発
振周波数ｆmax の向上が望めない。コレクタアップ構造
のＨＢＴのポテンシャルを引き出す上でベース抵抗ＲB
の改善は不可欠である。同様にエミッタアップ構造のＨ
ＢＴにおいても従来の外部コレクタ層への酸素イオン注
入による高抵抗化工程後、Ｚｎ拡散で高濃度ｐ−ＧａＡ
ｓ外部ベース層を形成する方策では、コレクタアップ構
造のＨＢＴの場合と同様の問題点が生ずることも明らか
である。
Ａｓ外部エミッタ層９を高抵抗化し、Ｚｎ拡散で高濃度
ｐ−ＧａＡｓ外部ベース層を形成する方策では、ベース
抵抗ＲB の低減に限界があり、高周波特性、特に最高発
振周波数ｆmax の向上が望めない。コレクタアップ構造
のＨＢＴのポテンシャルを引き出す上でベース抵抗ＲB
の改善は不可欠である。同様にエミッタアップ構造のＨ
ＢＴにおいても従来の外部コレクタ層への酸素イオン注
入による高抵抗化工程後、Ｚｎ拡散で高濃度ｐ−ＧａＡ
ｓ外部ベース層を形成する方策では、コレクタアップ構
造のＨＢＴの場合と同様の問題点が生ずることも明らか
である。
【００２１】
【発明が解説しようとする課題】本発明の目的の１つ
は、ベース抵抗ＲB が低減化されかつベース・エミッタ
接合容量の低減化されたコレクタアップ構造のヘテロ接
合バイポーラトランジスタの製造方法を提供することに
ある。
は、ベース抵抗ＲB が低減化されかつベース・エミッタ
接合容量の低減化されたコレクタアップ構造のヘテロ接
合バイポーラトランジスタの製造方法を提供することに
ある。
【００２２】本発明の別の目的の１つは、ベース抵抗Ｒ
B が低減化されかつベース・コレクタ接合容量の低減化
されたエミッタアップ構造のヘテロ接合バイポーラトラ
ンジスタの製造方法を提供することにある。
B が低減化されかつベース・コレクタ接合容量の低減化
されたエミッタアップ構造のヘテロ接合バイポーラトラ
ンジスタの製造方法を提供することにある。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
め本発明は、基板（１）上に、ｎ型の導電型を有する第
１の半導体層から成るエミッタ層（３）、前記エミッタ
層（３）上に形成された前記第１の半導体層よりもバン
ドギャップの小さい、ｐ型の導電型を有する第２の半導
体層から成るベース層（４）、及び前記ベース層（４）
上に形成されたｎ型の導電型を有する第３の半導体層か
ら成るコレクタ層（５）を含む半導体層から構成された
コレクタアップ構造のｎ−ｐ−ｎ型ヘテロ接合バイポー
ラトランジスタにおいて、
め本発明は、基板（１）上に、ｎ型の導電型を有する第
１の半導体層から成るエミッタ層（３）、前記エミッタ
層（３）上に形成された前記第１の半導体層よりもバン
ドギャップの小さい、ｐ型の導電型を有する第２の半導
体層から成るベース層（４）、及び前記ベース層（４）
上に形成されたｎ型の導電型を有する第３の半導体層か
ら成るコレクタ層（５）を含む半導体層から構成された
コレクタアップ構造のｎ−ｐ−ｎ型ヘテロ接合バイポー
ラトランジスタにおいて、
【００２４】上記コレクタ層（５）上にキャップ層
（６）を介して第１の絶縁膜（７）を堆積し、パタニン
グによりマスクを形成し、エッチング処理によって、選
択的に上記第１の絶縁膜（７）を除去する工程（図１）
と、
（６）を介して第１の絶縁膜（７）を堆積し、パタニン
グによりマスクを形成し、エッチング処理によって、選
択的に上記第１の絶縁膜（７）を除去する工程（図１）
と、
【００２５】上記パタニングされた第１の絶縁膜（７）
をマスクとするエッチング処理によって、上記コレクタ
層（５）の一部または全部を除去してメサ型構造を形成
する工程と、
をマスクとするエッチング処理によって、上記コレクタ
層（５）の一部または全部を除去してメサ型構造を形成
する工程と、
【００２６】上記エッチング工程により露出したベース
層（４）またはコレクタ層（５）、メサ型構造を有する
コレクタ層（５）の側壁、及び上記第１の絶縁膜（７）
の全てに渡る平面上に、第２の絶縁膜（８）を堆積し、
反応性イオンエッチング法により上記第２の絶縁膜
（８）を除去することで上記メサ型構造を有するコレク
タ層（５）の側壁上の全体に渡り上記第２の絶縁膜のサ
イドウォール（８）を形成する工程（図２）と、
層（４）またはコレクタ層（５）、メサ型構造を有する
コレクタ層（５）の側壁、及び上記第１の絶縁膜（７）
の全てに渡る平面上に、第２の絶縁膜（８）を堆積し、
反応性イオンエッチング法により上記第２の絶縁膜
（８）を除去することで上記メサ型構造を有するコレク
タ層（５）の側壁上の全体に渡り上記第２の絶縁膜のサ
イドウォール（８）を形成する工程（図２）と、
【００２７】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとするエッチング処
理によって、ｐ型の導電型を有する第２の半導体層から
成るベース層（４）を選択的に除去する工程と、
縁膜サイドウォール（８）をマスクとするエッチング処
理によって、ｐ型の導電型を有する第２の半導体層から
成るベース層（４）を選択的に除去する工程と、
【００２８】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとする酸素イオン注
入によって、上記ｎ型の導電型を有する第１の半導体層
から成るエミッタ層（３）中に選択的に高抵抗領域
（９）を形成する工程（図３）と、
縁膜サイドウォール（８）をマスクとする酸素イオン注
入によって、上記ｎ型の導電型を有する第１の半導体層
から成るエミッタ層（３）中に選択的に高抵抗領域
（９）を形成する工程（図３）と、
【００２９】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとするエピタキシャ
ル再成長法によって、ｐ型の導電型を有する第４の半導
体層（１０）を、上記酸素イオン注入によって高抵抗化
した外部エミッタ層（９）と上記第２の半導体層から成
るベース層（４）にのみ連続的に接触する様に選択的に
堆積する工程（図４）とを含むことを特徴とするコレク
タアップ形ヘテロ接合バイポーラトランジスタの製造方
法を発明の要旨とするものである。
縁膜サイドウォール（８）をマスクとするエピタキシャ
ル再成長法によって、ｐ型の導電型を有する第４の半導
体層（１０）を、上記酸素イオン注入によって高抵抗化
した外部エミッタ層（９）と上記第２の半導体層から成
るベース層（４）にのみ連続的に接触する様に選択的に
堆積する工程（図４）とを含むことを特徴とするコレク
タアップ形ヘテロ接合バイポーラトランジスタの製造方
法を発明の要旨とするものである。
【００３０】或いはまた、本発明は上記構成において、
前記基板（１）は半絶縁性ＧａＡｓ基板であり、前記第
１の半導体層からなるエミッタ層（３）がＡｌＧａＡｓ
層、前記第２の半導体層からなるｐ形ベース層（４）が
ＧａＡｓ層、前記第３の半導体層からなるコレクタ層
（５）がＧａＡｓ層、前記第１の絶縁膜（７）及び前記
第２の絶縁膜サイドウォール（８）が共にシリコン窒化
膜、前記第４の半導体層からなる再成長半導体層（１
０）がＧａＡｓ層であるコレクタアップ形ヘテロ接合バ
イポーラトランジスタの製造方法としての構成を有する
ものである。
前記基板（１）は半絶縁性ＧａＡｓ基板であり、前記第
１の半導体層からなるエミッタ層（３）がＡｌＧａＡｓ
層、前記第２の半導体層からなるｐ形ベース層（４）が
ＧａＡｓ層、前記第３の半導体層からなるコレクタ層
（５）がＧａＡｓ層、前記第１の絶縁膜（７）及び前記
第２の絶縁膜サイドウォール（８）が共にシリコン窒化
膜、前記第４の半導体層からなる再成長半導体層（１
０）がＧａＡｓ層であるコレクタアップ形ヘテロ接合バ
イポーラトランジスタの製造方法としての構成を有する
ものである。
【００３１】上記ベース抵抗ＲB に伴う問題点を解決す
るためには、Ｎ−ＡｌＧａＡｓエミッタ層（３）を高抵
抗化するために行う酸素イオン注入の外部ベース層（１
０）に与える影響を完全に取り除くことが必要である。
るためには、Ｎ−ＡｌＧａＡｓエミッタ層（３）を高抵
抗化するために行う酸素イオン注入の外部ベース層（１
０）に与える影響を完全に取り除くことが必要である。
【００３２】そのためには、酸素イオン注入を外部ベー
ス層（４）の上から行うのではなく、予め外部ベース層
（４）をエッチング処理により取り除き、Ｎ−ＡｌＧａ
Ａｓエミッタ層（３）を露出させた後に行う。更にその
酸素イオン注入により高抵抗化したＡｌＧａＡｓエミッ
タ層（９）上に選択再成長技術により新たに高濃度のｐ
形不純物をドーピングしたＧａＡｓ層（１０）を埋め込
む。
ス層（４）の上から行うのではなく、予め外部ベース層
（４）をエッチング処理により取り除き、Ｎ−ＡｌＧａ
Ａｓエミッタ層（３）を露出させた後に行う。更にその
酸素イオン注入により高抵抗化したＡｌＧａＡｓエミッ
タ層（９）上に選択再成長技術により新たに高濃度のｐ
形不純物をドーピングしたＧａＡｓ層（１０）を埋め込
む。
【００３３】本発明のヘテロ接合バイポーラトランジス
タ（ＨＢＴ）の製造方法は、上記のコレクタアップ構造
に限定されるものではなく、同様の製造方法をエミッタ
アップ構造のヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の製造方法においても適用することができる。その
場合の本発明の構成は下記に示す通りである。即ち、図
６を参照して、本発明は基板（１）上に、ｎ型の導電型
を有する第１の半導体層から成るコレクタ層（５）、前
記コレクタ層（５）上に形成されたｐ型の導電型を有す
る第２の半導体層から成るベース層（４）、及び前記ベ
ース層（４）上に形成された前記第２の半導体層よりも
バンドギャップの広い、ｎ型の導電型を有する第３の半
導体層から成るエミッタ層（３）を含む半導体層から構
成されたエミッタアップ構造のｎ−ｐ−ｎ型ヘテロ接合
バイポーラトランジスタにおいて、
タ（ＨＢＴ）の製造方法は、上記のコレクタアップ構造
に限定されるものではなく、同様の製造方法をエミッタ
アップ構造のヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の製造方法においても適用することができる。その
場合の本発明の構成は下記に示す通りである。即ち、図
６を参照して、本発明は基板（１）上に、ｎ型の導電型
を有する第１の半導体層から成るコレクタ層（５）、前
記コレクタ層（５）上に形成されたｐ型の導電型を有す
る第２の半導体層から成るベース層（４）、及び前記ベ
ース層（４）上に形成された前記第２の半導体層よりも
バンドギャップの広い、ｎ型の導電型を有する第３の半
導体層から成るエミッタ層（３）を含む半導体層から構
成されたエミッタアップ構造のｎ−ｐ−ｎ型ヘテロ接合
バイポーラトランジスタにおいて、
【００３４】上記エミッタ層（３）上にキャップ層
（２′）を介して第１の絶縁膜（７）を堆積し、形成さ
れたパタニングをマスクとするエッチング処理によっ
て、選択的に上記第１の絶縁膜（７）を除去する工程
と、
（２′）を介して第１の絶縁膜（７）を堆積し、形成さ
れたパタニングをマスクとするエッチング処理によっ
て、選択的に上記第１の絶縁膜（７）を除去する工程
と、
【００３５】上記パタニングされた第１の絶縁膜（７）
をマスクとするエッチング処理によって、上記エミッタ
層（３）の一部または全部を除去してメサ型構造を形成
する工程と、
をマスクとするエッチング処理によって、上記エミッタ
層（３）の一部または全部を除去してメサ型構造を形成
する工程と、
【００３６】上記エッチング工程により露出したベース
層（４）またはエミッタ層（３）、メサ型構造を有する
エミッタ層（３）の側壁、及び上記第１の絶縁膜（７）
の全てに渡る平面上に、第２の絶縁膜（８）を堆積し、
反応性イオンエッチング法により上記第２の絶縁膜
（８）を除去することで上記メサ型構造を有するエミッ
タ層（３）の側壁上の全体に渡り上記第２の絶縁膜のサ
イドウォール（８）を形成する工程と、
層（４）またはエミッタ層（３）、メサ型構造を有する
エミッタ層（３）の側壁、及び上記第１の絶縁膜（７）
の全てに渡る平面上に、第２の絶縁膜（８）を堆積し、
反応性イオンエッチング法により上記第２の絶縁膜
（８）を除去することで上記メサ型構造を有するエミッ
タ層（３）の側壁上の全体に渡り上記第２の絶縁膜のサ
イドウォール（８）を形成する工程と、
【００３７】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとするエッチング処
理によって、ｐ型の導電型を有する第２の半導体層から
成るベース層（４）を選択的に除去する工程と、
縁膜サイドウォール（８）をマスクとするエッチング処
理によって、ｐ型の導電型を有する第２の半導体層から
成るベース層（４）を選択的に除去する工程と、
【００３８】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとする酸素イオン注
入によって、上記ｎ型の導電型を有する第１の半導体層
からなるコレクタ層（５）中に選択的に高抵抗領域
（９′）を形成する工程と、
縁膜サイドウォール（８）をマスクとする酸素イオン注
入によって、上記ｎ型の導電型を有する第１の半導体層
からなるコレクタ層（５）中に選択的に高抵抗領域
（９′）を形成する工程と、
【００３９】上記第１の絶縁膜（７）及び上記第２の絶
縁膜サイドウォール（８）をマスクとするエピタキシャ
ル再成長法によって、ｐ型の導電型を有する第４の半導
体層（１０）を、上記酸素イオン注入によって高抵抗化
した外部コレクタ層（９′）と上記第２の半導体層から
なるベース層（４）にのみ連続的に接触する様に選択的
に堆積する工程とを含むことを特徴とするエミッタアッ
プ形ヘテロ接合バイポーラトランジスタの製造方法とし
ての構成を有するものであり、或いはまた、
縁膜サイドウォール（８）をマスクとするエピタキシャ
ル再成長法によって、ｐ型の導電型を有する第４の半導
体層（１０）を、上記酸素イオン注入によって高抵抗化
した外部コレクタ層（９′）と上記第２の半導体層から
なるベース層（４）にのみ連続的に接触する様に選択的
に堆積する工程とを含むことを特徴とするエミッタアッ
プ形ヘテロ接合バイポーラトランジスタの製造方法とし
ての構成を有するものであり、或いはまた、
【００４０】前記基板（１）は半絶縁性ＧａＡｓ基板で
あり、前記第１の半導体層からなるコレクタ層（５）が
ＧａＡｓ層、前記第２の半導体層からなるｐ形ベース層
（４）がＧａＡｓ層、前記第３の半導体層からなるエミ
ッタ層（３）がＧａＡｌＡｓ層、前記第１の絶縁膜
（７）及び前記第２の絶縁膜サイドウォール（８）が共
にシリコン窒化膜、前記第４の半導体層からなる再成長
半導体層（１０）がＧａＡｓ層であるエミッタアップ形
ヘテロ接合バイポーラトランジスタの製造方法としての
構成を有するものである。
あり、前記第１の半導体層からなるコレクタ層（５）が
ＧａＡｓ層、前記第２の半導体層からなるｐ形ベース層
（４）がＧａＡｓ層、前記第３の半導体層からなるエミ
ッタ層（３）がＧａＡｌＡｓ層、前記第１の絶縁膜
（７）及び前記第２の絶縁膜サイドウォール（８）が共
にシリコン窒化膜、前記第４の半導体層からなる再成長
半導体層（１０）がＧａＡｓ層であるエミッタアップ形
ヘテロ接合バイポーラトランジスタの製造方法としての
構成を有するものである。
【００４１】
【作用】本発明で形成される高濃度ｐ−ＧａＡｓ外部ベ
ース層（１０）は、コレクタアップ構造の場合その下地
層としてのＡｌＧａＡｓエミッタ層（３）を高抵抗化さ
せるために行う酸素イオン注入の影響を全く受けること
がなく、ベース抵抗ＲB が飛躍的に減少する。加えて、
ＡｌＧａＡｓエミッタ層（３）の高抵抗化に関しては、
酸素イオン注入のドーズ量を更に増やすことにより信頼
性に優れた高抵抗層（９）を形成することが可能にな
る。エミッタアップ構造の場合にはＧａＡｓコレクタ層
（５）の高抵抗化のために行う酸素イオン注入の影響を
高濃度ｐ−ＧａＡｓ外部ベース層（１０）は受けること
がなく、ベース抵抗が飛躍的に減少する。同様にＧａＡ
ｓコレクタ層（５）の高抵抗化に関しては、酸素イオン
注入のドーズ量を更に増やすことにより、信頼性に優れ
た高抵抗層（９′）を形成できる。
ース層（１０）は、コレクタアップ構造の場合その下地
層としてのＡｌＧａＡｓエミッタ層（３）を高抵抗化さ
せるために行う酸素イオン注入の影響を全く受けること
がなく、ベース抵抗ＲB が飛躍的に減少する。加えて、
ＡｌＧａＡｓエミッタ層（３）の高抵抗化に関しては、
酸素イオン注入のドーズ量を更に増やすことにより信頼
性に優れた高抵抗層（９）を形成することが可能にな
る。エミッタアップ構造の場合にはＧａＡｓコレクタ層
（５）の高抵抗化のために行う酸素イオン注入の影響を
高濃度ｐ−ＧａＡｓ外部ベース層（１０）は受けること
がなく、ベース抵抗が飛躍的に減少する。同様にＧａＡ
ｓコレクタ層（５）の高抵抗化に関しては、酸素イオン
注入のドーズ量を更に増やすことにより、信頼性に優れ
た高抵抗層（９′）を形成できる。
【００４２】これにより、高周波特性、信頼性に優れた
コレクタアップ構造或いはエミッタアップ構造のＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴを提供できるようになる。
コレクタアップ構造或いはエミッタアップ構造のＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴを提供できるようになる。
【００４３】
【実施例】以下、図面に基づき実施例について説明す
る。なお、実施例はあくまでも一つの例示であって、本
発明の主旨を逸脱しない範囲で種々の変更或いは改良を
行いうることは言うまでもない。
る。なお、実施例はあくまでも一つの例示であって、本
発明の主旨を逸脱しない範囲で種々の変更或いは改良を
行いうることは言うまでもない。
【００４４】
【実施例１】図１乃至図５は、本発明によるｎ−ｐ−ｎ
型コレクタアップ構造ＨＢＴの製造工程を図示したもの
であり、全て素子断面構造図を示している。本実施例で
は、トランジスタの結晶材料として、半絶縁性のＧａＡ
ｓ基板（１）上にエピタキシャル成長したＡｌＧａＡｓ
／ＧａＡｓ半導体結晶（２，３，４，５，６）を例にと
って説明する。
型コレクタアップ構造ＨＢＴの製造工程を図示したもの
であり、全て素子断面構造図を示している。本実施例で
は、トランジスタの結晶材料として、半絶縁性のＧａＡ
ｓ基板（１）上にエピタキシャル成長したＡｌＧａＡｓ
／ＧａＡｓ半導体結晶（２，３，４，５，６）を例にと
って説明する。
【００４５】図１は、半絶縁性ＧａＡｓ基板１上にＳｉ
ドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０18
ｃｍ-3）バッファ層２を０．７μｍ、ＳｉドープＮ−Ａ
ｌＧａＡｓ（Ｓｉドーピング濃度；２×１０18〜３×１
０17ｃｍ-3、Ａｌ−Ａｓ組成；０〜０．３）エミッタ層
３を０．４μｍ、ＣドープＰ−ＧａＡｓ（Ｃドーピング
濃度；４×１０19ｃｍ-3）ベース層４を０．０５μｍ、
Ｓｉドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１
０16〜２×１０17ｃｍ-3）コレクタ層５を０．５μｍ、
Ｓｉドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１
０18ｃｍ-3）キャップ層６を０．１μｍ、それぞれ有機
金属熱分解（ＭＯＣＶＤ）法により順次エピタキシャル
成長させたウエハ全面にシリコン窒化膜（Ｓｉ3 Ｎ4 ）
７をプラズマＣＶＤ法により堆積させた工程を示したも
のである。
ドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１０18
ｃｍ-3）バッファ層２を０．７μｍ、ＳｉドープＮ−Ａ
ｌＧａＡｓ（Ｓｉドーピング濃度；２×１０18〜３×１
０17ｃｍ-3、Ａｌ−Ａｓ組成；０〜０．３）エミッタ層
３を０．４μｍ、ＣドープＰ−ＧａＡｓ（Ｃドーピング
濃度；４×１０19ｃｍ-3）ベース層４を０．０５μｍ、
Ｓｉドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１
０16〜２×１０17ｃｍ-3）コレクタ層５を０．５μｍ、
Ｓｉドープｎ−ＧａＡｓ（Ｓｉドーピング濃度；５×１
０18ｃｍ-3）キャップ層６を０．１μｍ、それぞれ有機
金属熱分解（ＭＯＣＶＤ）法により順次エピタキシャル
成長させたウエハ全面にシリコン窒化膜（Ｓｉ3 Ｎ4 ）
７をプラズマＣＶＤ法により堆積させた工程を示したも
のである。
【００４６】本実施例ではＣドープＰ−ＧａＡｓベース
層４のドーピング濃度を高めるためにＭＯＣＶＤ法を用
いてエピタキシャル成長を行ったが、ＭＯＭＢＥ法を用
いることも可能である。ＭＯＭＢＥ法は原料にガスソー
スを用い、ＭＢＥ法とＭＯＣＶＤ法の中間領域の真空度
（１０-5Ｔｏｒｒ前後）で行うもので、ガスソースＭＢ
Ｅ法、真空ＭＯＣＶＤ法、化学ビームエピタキシャル
（ＣＢＥ）法とも呼ばれている。
層４のドーピング濃度を高めるためにＭＯＣＶＤ法を用
いてエピタキシャル成長を行ったが、ＭＯＭＢＥ法を用
いることも可能である。ＭＯＭＢＥ法は原料にガスソー
スを用い、ＭＢＥ法とＭＯＣＶＤ法の中間領域の真空度
（１０-5Ｔｏｒｒ前後）で行うもので、ガスソースＭＢ
Ｅ法、真空ＭＯＣＶＤ法、化学ビームエピタキシャル
（ＣＢＥ）法とも呼ばれている。
【００４７】図２は、フォトリソグラフィによりパタニ
ングを行い、このパタニングしたフォトレジストをマス
クに上記シリコン窒化膜（Ｓｉ3 Ｎ4 膜）７をＣ2 Ｆ6
ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法によりエッチング
し、更に同じマスクで図中６のＳｉドープｎ−ＧａＡｓ
キャップ層、及び５のコレクタ層をＣｌ2 ガスＥＣＲプ
ラズマＲＩＥ法でエッチングを行い、ＣドープＰ−Ｇａ
Ａｓベース層４を露出させた後、プラズマＣＶＤ法とＣ
2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法を用いてシリ
コン窒化膜（Ｓｉ3 Ｎ4 膜）サイドウォール８をコレク
タメサの両側に形成する工程を示したものである。上記
シリコン窒化膜サイドウォール８の幅は０．１μｍ程度
とした。
ングを行い、このパタニングしたフォトレジストをマス
クに上記シリコン窒化膜（Ｓｉ3 Ｎ4 膜）７をＣ2 Ｆ6
ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法によりエッチング
し、更に同じマスクで図中６のＳｉドープｎ−ＧａＡｓ
キャップ層、及び５のコレクタ層をＣｌ2 ガスＥＣＲプ
ラズマＲＩＥ法でエッチングを行い、ＣドープＰ−Ｇａ
Ａｓベース層４を露出させた後、プラズマＣＶＤ法とＣ
2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法を用いてシリ
コン窒化膜（Ｓｉ3 Ｎ4 膜）サイドウォール８をコレク
タメサの両側に形成する工程を示したものである。上記
シリコン窒化膜サイドウォール８の幅は０．１μｍ程度
とした。
【００４８】図３は、上記シリコン窒化膜７及びシリコ
ン窒化膜サイドウォール８をマスクとして、選択エッチ
ング液により、露出しているＣドープＰ−ＧａＡｓベー
ス層４のみを除去した後、同じマスクで酸素イオン注入
を行い、ＳｉドープＮ−ＡｌＧａＡｓ外部エミッタ層３
を高抵抗化する工程を示したものである。ここで用いた
ＡｌＧａＡｓ／ＧａＡｓ選択エッチング液は、ＮａＯＨ
／Ｈ2 Ｏ2 系のエッチング液である。また、酸素イオン
注入の加速電圧はＳｉドープＮ−ＡｌＧａＡｓエミッタ
層３の厚さにより決められるが（ＡｌＧａＡｓ外部エミ
ッタ層９の全域に渡って高抵抗化するため）、本実施例
では、１００ｋｅＶとした。この時の射影飛程Ｒp は、
０．１５μｍ程度である。酸素イオンの注入ドーズ量は
２×１０14ｃｍ-2で、この注入条件によりＡｌＧａＡｓ
外部エミッタ層９は図３中９で示される様に全域に渡っ
て高抵抗化される。
ン窒化膜サイドウォール８をマスクとして、選択エッチ
ング液により、露出しているＣドープＰ−ＧａＡｓベー
ス層４のみを除去した後、同じマスクで酸素イオン注入
を行い、ＳｉドープＮ−ＡｌＧａＡｓ外部エミッタ層３
を高抵抗化する工程を示したものである。ここで用いた
ＡｌＧａＡｓ／ＧａＡｓ選択エッチング液は、ＮａＯＨ
／Ｈ2 Ｏ2 系のエッチング液である。また、酸素イオン
注入の加速電圧はＳｉドープＮ−ＡｌＧａＡｓエミッタ
層３の厚さにより決められるが（ＡｌＧａＡｓ外部エミ
ッタ層９の全域に渡って高抵抗化するため）、本実施例
では、１００ｋｅＶとした。この時の射影飛程Ｒp は、
０．１５μｍ程度である。酸素イオンの注入ドーズ量は
２×１０14ｃｍ-2で、この注入条件によりＡｌＧａＡｓ
外部エミッタ層９は図３中９で示される様に全域に渡っ
て高抵抗化される。
【００４９】図４は、酸素イオン注入により高抵抗化し
たＡｌＧａＡｓ外部エミッタ層９の表面を洗浄した後、
ＭＯＭＢＥ法により、トリメチルガリウム（ＴＭＧ）、
Ａｓ4 を成長原料として成長温度４５０〜５００℃でＣ
ドープ高濃度（正孔濃度１×１０20程度）ｐ−ＧａＡｓ
外部ベース層１０を酸素イオン注入により高抵抗化した
ＡｌＧａＡｓ外部エミッタ層９上に再成長させた工程を
示したものである。キャリア濃度の制御は、ＴＭＧ供給
量を一定として、Ａｓ4 圧を制御することで行った。本
実施例では、再成長の方法としてＭＯＭＢＥ法を用いた
が、ＭＯＣＶＤ法を用いることも可能である。一般に、
再成長を行う際、成長膜の堆積速度は、成長面と成長面
に対し垂直をなす側壁とでは異なることが知られてお
り、本来必要のない半導体側壁への再成長を制御するこ
とは難しい。本実施例では、シリコン窒化膜サイドウォ
ール８でコレクタメサ部を覆っているので、半導体側壁
上に再成長膜が堆積することはなく、図４中再成長高濃
度ｐ−ＧａＡｓ外部ベース層１０として示したように選
択的に真性ベース層４と連続して堆積することができ
る。再成長時に不必要な部分への堆積を防ぐ目的でシリ
コン窒化膜サイドウォール８を導入したことが本発明の
特徴の一つである。本実施例では、再成長高濃度ｐ−Ｇ
ａＡｓ外部ベース層１０の厚さは０．１μｍとした。
たＡｌＧａＡｓ外部エミッタ層９の表面を洗浄した後、
ＭＯＭＢＥ法により、トリメチルガリウム（ＴＭＧ）、
Ａｓ4 を成長原料として成長温度４５０〜５００℃でＣ
ドープ高濃度（正孔濃度１×１０20程度）ｐ−ＧａＡｓ
外部ベース層１０を酸素イオン注入により高抵抗化した
ＡｌＧａＡｓ外部エミッタ層９上に再成長させた工程を
示したものである。キャリア濃度の制御は、ＴＭＧ供給
量を一定として、Ａｓ4 圧を制御することで行った。本
実施例では、再成長の方法としてＭＯＭＢＥ法を用いた
が、ＭＯＣＶＤ法を用いることも可能である。一般に、
再成長を行う際、成長膜の堆積速度は、成長面と成長面
に対し垂直をなす側壁とでは異なることが知られてお
り、本来必要のない半導体側壁への再成長を制御するこ
とは難しい。本実施例では、シリコン窒化膜サイドウォ
ール８でコレクタメサ部を覆っているので、半導体側壁
上に再成長膜が堆積することはなく、図４中再成長高濃
度ｐ−ＧａＡｓ外部ベース層１０として示したように選
択的に真性ベース層４と連続して堆積することができ
る。再成長時に不必要な部分への堆積を防ぐ目的でシリ
コン窒化膜サイドウォール８を導入したことが本発明の
特徴の一つである。本実施例では、再成長高濃度ｐ−Ｇ
ａＡｓ外部ベース層１０の厚さは０．１μｍとした。
【００５０】図５は、再成長高濃度ｐ−ＧａＡｓ外部ベ
ース層１０に対してフォトリソグラフィによりパタニン
グを行い、スペーサリフトオフ法を用いてＴｉ／Ｐｔ／
Ａｕベース電極１２を形成し、更にこのＴｉ／Ｐｔ／Ａ
ｕベース電極１２の丁度外側までフォトリソグラフィに
よりパタニングを行い（コレクタ部（５，６）全体、Ｔ
ｉ／Ｐｔ／Ａｕベース電極１２の内側、Ｔｉ／Ｐｔ／Ａ
ｕベース電極１２もフォトレジストでカバーされる）、
このパタニングしたフォトレジストをマスクにして、上
記再成長した高濃度ｐ−ＧａＡｓ外部ベース層１０及び
酸素イオン注入により高抵抗化したＡｌＧａＡｓ外部エ
ミッタ層９をＣｌ2 ガスＥＣＲプラズマＲＩＥ法でエッ
チングし、高濃度Ｓｉドープｎ−ＧａＡｓバッファ層２
を露出させ、フォトリソグラフィによりパタニングを行
い、通常のリフトオフ法によりＡｕＧｅ／Ｎｉ／Ｔｉ／
Ｐｔ／Ａｕエミッタ電極１３を形成し、この後、コレク
タ部（５，６）にも同様なスペーサリフトオフ法によ
り、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕコレクタ電極１
１を形成する工程を示したものである。本実施例では、
上述の如くベース電極１２用金属としてＴｉ／Ｐｔ／Ａ
ｕ、エミッタ電極１３及びコレクタ電極１１用金属とし
てＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕを用いているが、
これらに限るものではなく、例えばベース電極１２は、
Ｐｔ／Ｔｉ／Ｐｔ／Ａｕでも可能である。
ース層１０に対してフォトリソグラフィによりパタニン
グを行い、スペーサリフトオフ法を用いてＴｉ／Ｐｔ／
Ａｕベース電極１２を形成し、更にこのＴｉ／Ｐｔ／Ａ
ｕベース電極１２の丁度外側までフォトリソグラフィに
よりパタニングを行い（コレクタ部（５，６）全体、Ｔ
ｉ／Ｐｔ／Ａｕベース電極１２の内側、Ｔｉ／Ｐｔ／Ａ
ｕベース電極１２もフォトレジストでカバーされる）、
このパタニングしたフォトレジストをマスクにして、上
記再成長した高濃度ｐ−ＧａＡｓ外部ベース層１０及び
酸素イオン注入により高抵抗化したＡｌＧａＡｓ外部エ
ミッタ層９をＣｌ2 ガスＥＣＲプラズマＲＩＥ法でエッ
チングし、高濃度Ｓｉドープｎ−ＧａＡｓバッファ層２
を露出させ、フォトリソグラフィによりパタニングを行
い、通常のリフトオフ法によりＡｕＧｅ／Ｎｉ／Ｔｉ／
Ｐｔ／Ａｕエミッタ電極１３を形成し、この後、コレク
タ部（５，６）にも同様なスペーサリフトオフ法によ
り、ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕコレクタ電極１
１を形成する工程を示したものである。本実施例では、
上述の如くベース電極１２用金属としてＴｉ／Ｐｔ／Ａ
ｕ、エミッタ電極１３及びコレクタ電極１１用金属とし
てＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕを用いているが、
これらに限るものではなく、例えばベース電極１２は、
Ｐｔ／Ｔｉ／Ｐｔ／Ａｕでも可能である。
【００５１】その後、アロイオーミック処理を３６０℃
で行い、ＳｉＯ2 層間絶縁膜をプラズマＣＶＤ法により
堆積させる。プロトン注入により素子間分離を行った
後、フォトリソグラフィによりパタニングし、ＲＩＥ法
で各電極部（１１，１２，１３）への開孔を行う。最後
にパッド配線を施し素子製作工程は終了する。
で行い、ＳｉＯ2 層間絶縁膜をプラズマＣＶＤ法により
堆積させる。プロトン注入により素子間分離を行った
後、フォトリソグラフィによりパタニングし、ＲＩＥ法
で各電極部（１１，１２，１３）への開孔を行う。最後
にパッド配線を施し素子製作工程は終了する。
【００５２】本発明では、外部ＳｉドープＮ−ＡｌＧａ
Ａｓエミッタ層３の高抵抗化を酸素イオン注入を用いて
行ったが、他のドーパント種のイオン注入により形成さ
れた高抵抗層は、比較的高温の再成長プロセス（５００
〜５５０℃）により容易にその効果が消滅する。酸素イ
オン以外のドーパントのイオン注入により形成された高
抵抗層は、放射損傷によるダメージに起因しており、ア
ニール温度の上昇に伴い高抵抗性が回復する傾向があ
る。一方、ＡｌＧａＡｓ層中に酸素イオンを注入した層
ももちろん放射損傷ダメージによる高抵抗性はアニール
温度の上昇とともに回復するが、新たに深い準位に起因
する高抵抗性を示すようになる。この深い準位に起因す
る高抵抗層はＡｌＧａＡｓ中に酸素原子が含まれる場合
に特有なもので、熱的安定性に断然優れており、デバイ
ス性能は基よりデバイスの信頼性の面からも有効であ
る。この点については、例えば S.J. Pearton, M.P. Ia
nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas らに
よる論文、" Formation of thermally stable high-res
istivity AlGaAs by oxygen implantation ", Appl. Ph
ys. Lett., 52, pp.395 〜397 において開示されている
通りである。
Ａｓエミッタ層３の高抵抗化を酸素イオン注入を用いて
行ったが、他のドーパント種のイオン注入により形成さ
れた高抵抗層は、比較的高温の再成長プロセス（５００
〜５５０℃）により容易にその効果が消滅する。酸素イ
オン以外のドーパントのイオン注入により形成された高
抵抗層は、放射損傷によるダメージに起因しており、ア
ニール温度の上昇に伴い高抵抗性が回復する傾向があ
る。一方、ＡｌＧａＡｓ層中に酸素イオンを注入した層
ももちろん放射損傷ダメージによる高抵抗性はアニール
温度の上昇とともに回復するが、新たに深い準位に起因
する高抵抗性を示すようになる。この深い準位に起因す
る高抵抗層はＡｌＧａＡｓ中に酸素原子が含まれる場合
に特有なもので、熱的安定性に断然優れており、デバイ
ス性能は基よりデバイスの信頼性の面からも有効であ
る。この点については、例えば S.J. Pearton, M.P. Ia
nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas らに
よる論文、" Formation of thermally stable high-res
istivity AlGaAs by oxygen implantation ", Appl. Ph
ys. Lett., 52, pp.395 〜397 において開示されている
通りである。
【００５３】外部エミッタ層である高抵抗ＡｌＧａＡｓ
層（図３の９の領域に相当する層）は再成長法でも形成
可能である。図３の工程においてシリコン窒化膜７及び
シリコン窒化膜サイドウォール８をマスクとして、Ｃｌ
2 ガスＥＣＲプラズマＲＩＥ法で外部領域のＣドープＰ
−ＧａＡｓベース層４及びＳｉドープＮ−ＡｌＧａＡｓ
エミッタ層３を選択的にエッチングし、ＭＯＭＢＥ法で
アンドープＡｌＧａＡｓ外部エミッタ層９、高濃度ｐ−
ＧａＡｓ外部ベース層１０の順で再成長することで図４
に示したのと同様な構造を形成することができる。しか
し、成長原料としてトリメチルアルミニウム（ＴＭ
Ａ）、トリメチルガリウム（ＴＭＧ）、Ａｓ4 を用いて
アンドープＡｌＧａＡｓ外部エミッタ層９を成長させた
場合メチル基のＣが多量に結晶内に入り込み高抵抗化が
難しい、また、比較的Ｃが入り込みずらいとされるトリ
エチルアルミニウム（ＴＥＡ）を用いても酸素イオン注
入法で達成できる様な高抵抗ＡｌＧａＡｓ外部エミッタ
層９の実現は難しい。加えて、再成長法では、アンドー
プＡｌＧａＡｓ外部エミッタ層９、高濃度ｐ−ＧａＡｓ
外部ベース層１０の膜厚制御が難しく、簡便に高抵抗層
が形成できる酸素イオン注入法がスループットの向上、
信頼性の面から有利である。
層（図３の９の領域に相当する層）は再成長法でも形成
可能である。図３の工程においてシリコン窒化膜７及び
シリコン窒化膜サイドウォール８をマスクとして、Ｃｌ
2 ガスＥＣＲプラズマＲＩＥ法で外部領域のＣドープＰ
−ＧａＡｓベース層４及びＳｉドープＮ−ＡｌＧａＡｓ
エミッタ層３を選択的にエッチングし、ＭＯＭＢＥ法で
アンドープＡｌＧａＡｓ外部エミッタ層９、高濃度ｐ−
ＧａＡｓ外部ベース層１０の順で再成長することで図４
に示したのと同様な構造を形成することができる。しか
し、成長原料としてトリメチルアルミニウム（ＴＭ
Ａ）、トリメチルガリウム（ＴＭＧ）、Ａｓ4 を用いて
アンドープＡｌＧａＡｓ外部エミッタ層９を成長させた
場合メチル基のＣが多量に結晶内に入り込み高抵抗化が
難しい、また、比較的Ｃが入り込みずらいとされるトリ
エチルアルミニウム（ＴＥＡ）を用いても酸素イオン注
入法で達成できる様な高抵抗ＡｌＧａＡｓ外部エミッタ
層９の実現は難しい。加えて、再成長法では、アンドー
プＡｌＧａＡｓ外部エミッタ層９、高濃度ｐ−ＧａＡｓ
外部ベース層１０の膜厚制御が難しく、簡便に高抵抗層
が形成できる酸素イオン注入法がスループットの向上、
信頼性の面から有利である。
【００５４】
【実施例２】本実施例１の記載では、コレクタアップ構
造ＨＢＴについて説明したが、本発明はエミッタアップ
構造ＨＢＴにも適用可能である。この場合は酸素イオン
注入はベース・コレクタ接合容量ＣBCの低減に効果があ
る。図６は本発明のヘテロ接合バイポーラトランジスタ
の製造方法をエミッタアップ構造ＨＢＴに適用した場合
の図５に対応する工程図である。本発明によるエミッタ
アップ構造ＨＢＴの製造方法においても、前述の如く図
１乃至図４に示した工程が同様に適用できることは明ら
かである。図６に示した実施例２においても、酸素イオ
ン注入により高抵抗化したＧａＡｓ外部コレクタ層９′
を用いることが望ましい。これによってベース・コレク
タ容量が低減されるからである。実施例２においても、
高濃度ｐ−ＧａＡｓ外部ベース層１０は実施例１と同様
にシリコン窒化膜サイドウォール８のマスクを用いて、
酸素イオン注入により高抵抗化したＧａＡｓ外部コレク
タ層１０上において、ＣドープＰ−ＧａＡｓベース層と
接触してＭＯＭＢＥ法によりトリメチルガリウム（ＴＭ
Ｇ）、Ａｓ4 を成長原料として成長温度４５０〜５００
℃で再成長により形成することができる。従って、ベー
ス抵抗ＲB が低減化され、かつベース・コレクタ接合容
量ＣBCの低減化されたエミッタアップ構造のＨＢＴを形
成することができる。
造ＨＢＴについて説明したが、本発明はエミッタアップ
構造ＨＢＴにも適用可能である。この場合は酸素イオン
注入はベース・コレクタ接合容量ＣBCの低減に効果があ
る。図６は本発明のヘテロ接合バイポーラトランジスタ
の製造方法をエミッタアップ構造ＨＢＴに適用した場合
の図５に対応する工程図である。本発明によるエミッタ
アップ構造ＨＢＴの製造方法においても、前述の如く図
１乃至図４に示した工程が同様に適用できることは明ら
かである。図６に示した実施例２においても、酸素イオ
ン注入により高抵抗化したＧａＡｓ外部コレクタ層９′
を用いることが望ましい。これによってベース・コレク
タ容量が低減されるからである。実施例２においても、
高濃度ｐ−ＧａＡｓ外部ベース層１０は実施例１と同様
にシリコン窒化膜サイドウォール８のマスクを用いて、
酸素イオン注入により高抵抗化したＧａＡｓ外部コレク
タ層１０上において、ＣドープＰ−ＧａＡｓベース層と
接触してＭＯＭＢＥ法によりトリメチルガリウム（ＴＭ
Ｇ）、Ａｓ4 を成長原料として成長温度４５０〜５００
℃で再成長により形成することができる。従って、ベー
ス抵抗ＲB が低減化され、かつベース・コレクタ接合容
量ＣBCの低減化されたエミッタアップ構造のＨＢＴを形
成することができる。
【００５５】
【発明の効果】上述した様にコレクタアップ構造ＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴの外部ベース領域形成におい
て、本発明によれば、高濃度ｐ−ＧａＡｓ層を再成長法
で、酸素イオン注入により高抵抗化したＡｌＧａＡｓ層
の上に堆積させることで、酸素イオン注入の影響を受け
ない極めて高濃度の外部ベース層を形成することが可能
になった。また、再成長の際にコレクタメサ部の両側に
シリコン窒化膜のサイドウォールを設けることで、成長
条件によらず選択性が増す。これらの特徴により、ベー
ス抵抗を著しく低減できる様になり、高いコレクタ電流
密度領域での電流増幅率の改善、高周波特性、特に最大
発振周波数ｆmax の向上、信頼性に優れたコレクタアッ
プ構造ＡｌＧａＡｓ／ＧａＡｓＨＢＴを提供できる効果
を有する。また、本発明によればエミッタアップ構造の
ＨＢＴにおいても同様に電流増幅率の改善、高周波特
性、特にｆmax の向上、信頼性の向上を期待することが
できる。
ａＡｓ／ＧａＡｓＨＢＴの外部ベース領域形成におい
て、本発明によれば、高濃度ｐ−ＧａＡｓ層を再成長法
で、酸素イオン注入により高抵抗化したＡｌＧａＡｓ層
の上に堆積させることで、酸素イオン注入の影響を受け
ない極めて高濃度の外部ベース層を形成することが可能
になった。また、再成長の際にコレクタメサ部の両側に
シリコン窒化膜のサイドウォールを設けることで、成長
条件によらず選択性が増す。これらの特徴により、ベー
ス抵抗を著しく低減できる様になり、高いコレクタ電流
密度領域での電流増幅率の改善、高周波特性、特に最大
発振周波数ｆmax の向上、信頼性に優れたコレクタアッ
プ構造ＡｌＧａＡｓ／ＧａＡｓＨＢＴを提供できる効果
を有する。また、本発明によればエミッタアップ構造の
ＨＢＴにおいても同様に電流増幅率の改善、高周波特
性、特にｆmax の向上、信頼性の向上を期待することが
できる。
【００５６】例えば、本発明により製造したコレクタア
ップＡｌＧａＡｓ／ＧａＡｓＨＢＴでは２μｍ×１０μ
ｍの素子寸法でベース抵抗は１０Ω程度に低減され、最
大発振周波数ｆmax ＝１４０ＧＨｚと見積もることがで
き、高周波特性は格段に向上することになる。
ップＡｌＧａＡｓ／ＧａＡｓＨＢＴでは２μｍ×１０μ
ｍの素子寸法でベース抵抗は１０Ω程度に低減され、最
大発振周波数ｆmax ＝１４０ＧＨｚと見積もることがで
き、高周波特性は格段に向上することになる。
【００５７】また本発明によるＨＢＴの製造方法によれ
ば、コレクタアップ構造の素子特性が格段に改善される
ため、エミッタアップ構造の素子と同時に集積化形成す
ることが期待できる。即ち、本発明の製造方法はコレク
タアップ構造にも、エミッタアップ構造にも適用するこ
とができるため、これら２つの素子を組み合わせる論理
回路構成を有効に実現することができる。例えば、両構
造のトランジスタを集積化することにより、Ｉ2 Ｌ／Ｍ
ＴＬ，ＳＴＬ，ＥＣＬ／ＣＭＬ相当の論理回路の性能を
大幅に改善することが期待できる。また導電型を反対に
して構成することにより、コンプリメンタリー構成の論
理回路等も構成できる。
ば、コレクタアップ構造の素子特性が格段に改善される
ため、エミッタアップ構造の素子と同時に集積化形成す
ることが期待できる。即ち、本発明の製造方法はコレク
タアップ構造にも、エミッタアップ構造にも適用するこ
とができるため、これら２つの素子を組み合わせる論理
回路構成を有効に実現することができる。例えば、両構
造のトランジスタを集積化することにより、Ｉ2 Ｌ／Ｍ
ＴＬ，ＳＴＬ，ＥＣＬ／ＣＭＬ相当の論理回路の性能を
大幅に改善することが期待できる。また導電型を反対に
して構成することにより、コンプリメンタリー構成の論
理回路等も構成できる。
【００５８】更にまた、ＰＩＮフォトダイオード，ＡＰ
Ｄ等の受光素子や、ＬＥＤ，レーザーダイオード等の発
光素子と集積化構成することにより、光電子集積回路
（ＯＥＩＣ）の製造方法にも適用することができる。更
にまた、本発明によるＨＢＴの製造方法によってこれら
のＨＢＴを並列化構成することによって超高周波高出力
のパワーバイポーラトランジスタを実現することもでき
る。
Ｄ等の受光素子や、ＬＥＤ，レーザーダイオード等の発
光素子と集積化構成することにより、光電子集積回路
（ＯＥＩＣ）の製造方法にも適用することができる。更
にまた、本発明によるＨＢＴの製造方法によってこれら
のＨＢＴを並列化構成することによって超高周波高出力
のパワーバイポーラトランジスタを実現することもでき
る。
【図１】本発明による実施例としてのｎ−ｐ−ｎ型コレ
クタアップ構造ＨＢＴの製造工程を図示したものであっ
て、半絶縁性ＧａＡｓ基板（１）上にｎ−ＧａＡｓバッ
ファ層（２）と、Ｎ−ＡｌＧａＡｓエミッタ層（３）
と、ｐ−ＧａＡｓベース層（４）と、ｎ−ＧａＡｓコレ
クタ層（５）と、ｎ−ＧａＡｓキャップ層（６）とを有
機金属熱分解（ＭＯＣＶＤ）法により順次エピタキシャ
ル成長させたウエハ全面にシリコン窒化膜（Ｓｉ3 Ｎ4
膜）（７）をプラズマＣＶＤ法により堆積させた工程図
である。
クタアップ構造ＨＢＴの製造工程を図示したものであっ
て、半絶縁性ＧａＡｓ基板（１）上にｎ−ＧａＡｓバッ
ファ層（２）と、Ｎ−ＡｌＧａＡｓエミッタ層（３）
と、ｐ−ＧａＡｓベース層（４）と、ｎ−ＧａＡｓコレ
クタ層（５）と、ｎ−ＧａＡｓキャップ層（６）とを有
機金属熱分解（ＭＯＣＶＤ）法により順次エピタキシャ
ル成長させたウエハ全面にシリコン窒化膜（Ｓｉ3 Ｎ4
膜）（７）をプラズマＣＶＤ法により堆積させた工程図
である。
【図２】フォトリソグラフィによりパタニングを行い、
このパタニングしたフォトレジストをマスクに上記シリ
コン窒化膜（７）をＣ2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガス
ＲＩＥ法によりエッチングし、更に同じマスクで図中
（６）のＳｉドープｎ−ＧａＡｓキャップ層、（５）の
Ｓｉドープｎ−ＧａＡｓコレクタ層をＣｌ2 ガスＥＣＲ
プラズマＲＩＥ法でエッチングを行い、ＣドープＰ−Ｇ
ａＡｓベース層（４）を露出させた後、プラズマＣＶＤ
法とＣ2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法を用い
てシリコン窒化膜サイドウォール（８）をコレクタメサ
の両側に形成する工程図である。
このパタニングしたフォトレジストをマスクに上記シリ
コン窒化膜（７）をＣ2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガス
ＲＩＥ法によりエッチングし、更に同じマスクで図中
（６）のＳｉドープｎ−ＧａＡｓキャップ層、（５）の
Ｓｉドープｎ−ＧａＡｓコレクタ層をＣｌ2 ガスＥＣＲ
プラズマＲＩＥ法でエッチングを行い、ＣドープＰ−Ｇ
ａＡｓベース層（４）を露出させた後、プラズマＣＶＤ
法とＣ2 Ｆ6 ガスＲＩＥ及びＳＦ6 ガスＲＩＥ法を用い
てシリコン窒化膜サイドウォール（８）をコレクタメサ
の両側に形成する工程図である。
【図３】シリコン窒化膜（７）及びシリコン窒化膜サイ
ドウォール（８）をマスクとして、選択エッチング液に
より、露出しているＣドープＰ−ＧａＡｓベース層のみ
を除去した後、同じマスクで酸素イオン注入を行い、Ｓ
ｉドープＮ−ＡｌＧａＡｓエミッタ層（３）を高抵抗化
してＡｌＧａＡｓ外部エミッタ層（９）を形成する工程
図である。
ドウォール（８）をマスクとして、選択エッチング液に
より、露出しているＣドープＰ−ＧａＡｓベース層のみ
を除去した後、同じマスクで酸素イオン注入を行い、Ｓ
ｉドープＮ−ＡｌＧａＡｓエミッタ層（３）を高抵抗化
してＡｌＧａＡｓ外部エミッタ層（９）を形成する工程
図である。
【図４】酸素イオン注入したＡｌＧａＡｓ外部エミッタ
層（９）の表面を洗浄した後、ＭＯＭＢＥ法によりＣド
ープ高濃度ｐ−ＧａＡｓ外部ベース層（１０）をＡｌＧ
ａＡｓ外部エミッタ層（９）上に再成長させた工程図で
ある。
層（９）の表面を洗浄した後、ＭＯＭＢＥ法によりＣド
ープ高濃度ｐ−ＧａＡｓ外部ベース層（１０）をＡｌＧ
ａＡｓ外部エミッタ層（９）上に再成長させた工程図で
ある。
【図５】Ｃドープ高濃度ｐ−ＧａＡｓ外部ベース層（１
０）にフォトリソグラフィによりパタニングを行い、ス
ペーサリフトオフ法を用いてベース電極（１２）を形成
し、更にこのベース電極（１２）の丁度外側までフォト
リソグラフィによりパタニングを行い、このパタニング
したフォトレジストをマスクにして、上記再成長したＣ
ドープ高濃度ｐ−ＧａＡｓ外部ベース層（１０）及び酸
素イオン注入により高抵抗化したＡｌＧａＡｓ外部エミ
ッタ層（９）をＣｌ2 ガスＥＣＲプラズマＲＩＥ法でエ
ッチングし、高濃度Ｓｉドープｎ−ＧａＡｓバッファ層
（２）を露出させ、フォトリソグラフィによりパタニン
グを行い、通常のリフトオフ法によりエミッタ電極（１
３）を形成し、この後、コレクタ部にも同様なスペーサ
リフトオフ法により、コレクタ電極（１１）を形成する
工程図である。
０）にフォトリソグラフィによりパタニングを行い、ス
ペーサリフトオフ法を用いてベース電極（１２）を形成
し、更にこのベース電極（１２）の丁度外側までフォト
リソグラフィによりパタニングを行い、このパタニング
したフォトレジストをマスクにして、上記再成長したＣ
ドープ高濃度ｐ−ＧａＡｓ外部ベース層（１０）及び酸
素イオン注入により高抵抗化したＡｌＧａＡｓ外部エミ
ッタ層（９）をＣｌ2 ガスＥＣＲプラズマＲＩＥ法でエ
ッチングし、高濃度Ｓｉドープｎ−ＧａＡｓバッファ層
（２）を露出させ、フォトリソグラフィによりパタニン
グを行い、通常のリフトオフ法によりエミッタ電極（１
３）を形成し、この後、コレクタ部にも同様なスペーサ
リフトオフ法により、コレクタ電極（１１）を形成する
工程図である。
【図６】本発明の別の実施例（実施例２）を示し、本発
明のヘテロ接合バイポーラトランジスタの製造方法をエ
ミッタアップ構造ＨＢＴに適用した場合の図５に対応す
る工程図である。
明のヘテロ接合バイポーラトランジスタの製造方法をエ
ミッタアップ構造ＨＢＴに適用した場合の図５に対応す
る工程図である。
【図７】従来の典型的なｎ−ｐ−ｎ型コレクタアップ構
造ＡｌＧａＡｓ／ＧａＡｓＨＢＴの模式的素子断面構造
図を示す図である。
造ＡｌＧａＡｓ／ＧａＡｓＨＢＴの模式的素子断面構造
図を示す図である。
【図８】素子寸法２μｍ×１０μｍの従来の典型的なコ
レクタアップＨＢＴにおける電流利得遮断周波数ｆ
T （ＧＨｚ）の最高発振周波数ｆmax （ＧＨｚ）の酸素
イオン注入ドーズ量依存性を示す図である。
レクタアップＨＢＴにおける電流利得遮断周波数ｆ
T （ＧＨｚ）の最高発振周波数ｆmax （ＧＨｚ）の酸素
イオン注入ドーズ量依存性を示す図である。
【図９】酸素イオン注入後Ｚｎ拡散を行った外部ベース
に相当するＣドープｐ型ＧａＡｓ層のＴＬＭ法から求め
たシート抵抗ＲS （Ω／ｓｑ）とコンタクト抵抗率ρC
（Ω・ｃｍ2 ）の酸素イオン注入ドーズ量依存性を示す
図である。
に相当するＣドープｐ型ＧａＡｓ層のＴＬＭ法から求め
たシート抵抗ＲS （Ω／ｓｑ）とコンタクト抵抗率ρC
（Ω・ｃｍ2 ）の酸素イオン注入ドーズ量依存性を示す
図である。
【図１０】図８に示した従来型コレクタアップＨＢＴの
高周波特性解析から得られたｆT とベース・コレクタ接
合容量ＣBCの値を用いて、ｆmax のベース抵抗Ｒ
B （Ω）依存性を計算した結果を示す図である。
高周波特性解析から得られたｆT とベース・コレクタ接
合容量ＣBCの値を用いて、ｆmax のベース抵抗Ｒ
B （Ω）依存性を計算した結果を示す図である。
１ 半絶縁性ＧａＡｓ基板 ２ Ｓｉドープｎ−ＧａＡｓバッファ層 ２′ Ｓｉドープｎ−ＧａＡｓキャップ層 ３ ＳｉドープＮ−ＡｌＧａＡｓエミッタ層 ４ ＣドープＰ−ＧａＡｓベース層 ５ Ｓｉドープｎ−ＧａＡｓコレクタ層 ６ Ｓｉドープｎ−ＧａＡｓキャップ層 ６′ Ｓｉドープｎ−ＧａＡｓバッファ層 ７ シリコン窒化膜 ８ シリコン窒化膜サイドウォール ９ 酸素イオン注入により高抵抗化したＡｌＧａＡｓ外
部エミッタ層 ９′ 酸素イオン注入により高抵抗化したＧａＡｓ外部
コレクタ層 １０ 再成長高濃度ｐ−ＧａＡｓ外部ベース層 １１ ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕコレクタ電極 １２ Ｔｉ／Ｐｔ／Ａｕベース電極 １３ ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕエミッタ電極 １４ Ｚｎ拡散を行った高濃度ｐ−ＧａＡｓ外部ベース
層
部エミッタ層 ９′ 酸素イオン注入により高抵抗化したＧａＡｓ外部
コレクタ層 １０ 再成長高濃度ｐ−ＧａＡｓ外部ベース層 １１ ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕコレクタ電極 １２ Ｔｉ／Ｐｔ／Ａｕベース電極 １３ ＡｕＧｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕエミッタ電極 １４ Ｚｎ拡散を行った高濃度ｐ−ＧａＡｓ外部ベース
層
Claims (4)
- 【請求項１】 基板上に、ｎ型の導電型を有する第１の
半導体層から成るエミッタ層、前記エミッタ層上に形成
された前記第１の半導体層よりもバンドギャップの小さ
い、ｐ型の導電型を有する第２の半導体層から成るベー
ス層、及び前記ベース層上に形成されたｎ型の導電型を
有する第３の半導体層から成るコレクタ層を含む半導体
層から構成されたコレクタアップ構造のｎ−ｐ−ｎ型ヘ
テロ接合バイポーラトランジスタにおいて、 上記コレクタ層上に第１の絶縁膜を堆積し、形成された
パタニングをマスクとするエッチング処理によって、選
択的に上記第１の絶縁膜を除去する工程と、 上記パタニングされた第１の絶縁膜をマスクとするエッ
チング処理によって、上記コレクタ層の一部または全部
を除去してメサ型構造を形成する工程と、 上記エッチング工程により露出したベース層またはコレ
クタ層、メサ型構造を有するコレクタ層の側壁、及び上
記第１の絶縁膜の全てに渡る平面上に、第２の絶縁膜を
堆積し、反応性イオンエッチング法により上記第２の絶
縁膜を除去することで上記メサ型構造を有するコレクタ
層の側壁上の全体に渡り上記第２の絶縁膜のサイドウォ
ールを形成する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとするエッチング処理によって、ｐ型の導電型
を有する第２の半導体層から成るベース層を選択的に除
去する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとする酸素イオン注入によって、上記ｎ型の導
電型を有する第１の半導体層から成るエミッタ層中に選
択的に高抵抗領域を形成する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとするエピタキシャル再成長法によって、ｐ型
の導電型を有する第４の半導体層を、上記酸素イオン注
入によって高抵抗化した外部エミッタ層と上記第２の半
導体層から成るベース層にのみ連続的に接触する様に選
択的に堆積する工程とを含むことを特徴とするコレクタ
アップ形ヘテロ接合バイポーラトランジスタの製造方
法。 - 【請求項２】 前記基板は半絶縁性ＧａＡｓ基板であ
り、前記第１の半導体層からなるエミッタ層がＡｌＧａ
Ａｓ層、前記第２の半導体層からなるｐ形ベース層がＧ
ａＡｓ層、前記第３の半導体層からなるコレクタ層がＧ
ａＡｓ層、前記第１の絶縁膜及び前記第２の絶縁膜サイ
ドウォールが共にシリコン窒化膜、前記第４の半導体層
からなる再成長半導体層がＧａＡｓ層である請求項１記
載のコレクタアップ形ヘテロ接合バイポーラトランジス
タの製造方法。 - 【請求項３】 基板上に、ｎ型の導電型を有する第１の
半導体層から成るコレクタ層、前記コレクタ層上に形成
されたｐ型の導電型を有する第２の半導体層から成るベ
ース層、及び前記ベース層上に形成された前記第２の半
導体層よりもバンドギャップの広い、ｎ型の導電型を有
する第３の半導体層から成るエミッタ層を含む半導体層
から構成されたエミッタアップ構造のｎ−ｐ−ｎ型ヘテ
ロ接合バイポーラトランジスタにおいて、 上記エミッタ層上に第１の絶縁膜を堆積し、形成された
パタニングをマスクとするエッチング処理によって、選
択的に上記第１の絶縁膜を除去する工程と、 上記パタニングされた第１の絶縁膜をマスクとするエッ
チング処理によって、上記コレクタ層の一部または全部
を除去してメサ型構造を形成する工程と、 上記エッチング工程により露出したベース層またはエミ
ッタ層、メサ型構造を有するエミッタ層の側壁、及び上
記第１の絶縁膜の全てに渡る平面上に、第２の絶縁膜を
堆積し、反応性イオンエッチング法により上記第２の絶
縁膜を除去することで上記メサ型構造を有するエミッタ
層の側壁上の全体に渡り上記第２の絶縁膜のサイドウォ
ールを形成する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとするエッチング処理によって、ｐ型の導電型
を有する第２の半導体層から成るベース層を選択的に除
去する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとする酸素イオン注入によって、上記ｎ型の導
電型を有する第１の半導体層から成るコレクタ層中に選
択的に高抵抗領域を形成する工程と、 上記第１の絶縁膜及び上記第２の絶縁膜サイドウォール
をマスクとするエピタキシャル再成長法によって、ｐ型
の導電型を有する第４の半導体層を、上記酸素イオン注
入によって高抵抗化した外部コレクタ層と上記第２の半
導体層から成るベース層にのみ連続的に接触する様に選
択的に堆積する工程とを含むことを特徴とするエミッタ
アップ形ヘテロ接合バイポーラトランジスタの製造方
法。 - 【請求項４】 前記基板は半絶縁性ＧａＡｓ基板であ
り、前記第１の半導体層からなるコレクタ層がＧａＡｓ
層、前記第２の半導体層からなるｐ形ベース層がＧａＡ
ｓ層、前記第３の半導体層からなるエミッタ層がＧａＡ
ｌＡｓ層、前記第１の絶縁膜及び前記第２の絶縁膜サイ
ドウォールが共にシリコン窒化膜、前記第４の半導体層
から成る再成長半導体層がＧａＡｓ層である請求項３記
載のエミッタアップ形ヘテロ接合バイポーラトランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520191A JPH05175225A (ja) | 1991-12-20 | 1991-12-20 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520191A JPH05175225A (ja) | 1991-12-20 | 1991-12-20 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175225A true JPH05175225A (ja) | 1993-07-13 |
Family
ID=18442537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35520191A Pending JPH05175225A (ja) | 1991-12-20 | 1991-12-20 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175225A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729033A (en) * | 1995-06-06 | 1998-03-17 | Hughes Electronics | Fully self-aligned submicron heterojunction bipolar transistor |
| JP2005347735A (ja) * | 2004-06-03 | 2005-12-15 | Lucent Technol Inc | トランジスタおよび同製造方法 |
| US7804106B2 (en) | 2003-01-06 | 2010-09-28 | Nippon Telegraph And Telephone Corporation | P-type nitride semiconductor structure and bipolar transistor |
-
1991
- 1991-12-20 JP JP35520191A patent/JPH05175225A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729033A (en) * | 1995-06-06 | 1998-03-17 | Hughes Electronics | Fully self-aligned submicron heterojunction bipolar transistor |
| US7804106B2 (en) | 2003-01-06 | 2010-09-28 | Nippon Telegraph And Telephone Corporation | P-type nitride semiconductor structure and bipolar transistor |
| JP2005347735A (ja) * | 2004-06-03 | 2005-12-15 | Lucent Technol Inc | トランジスタおよび同製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2006332257A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| Sugiura et al. | High-current-gain InGaAs/InP double-heterojunction bipolar transistors grown by metal organic vapor phase epitaxy | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US7157749B2 (en) | Bipolar transistor with a GaAs substrate and a SiGe base or collector | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Glaeser et al. | Fabrication and characterization of ZnSe/GaAs heterostructure bipolar transistors grown by molecular beam epitaxy | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP5290909B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| Kawai et al. | A collector-up AlGaAs/GaAs heterojunction bipolar transistor fabricated using three-stage MOCVD | |
| JPH0883806A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Matsuoka et al. | High-frequency InP/InGaAs double heterojunction bipolar transistors on Si substrate | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 |