JP2006332257A - ヘテロ接合半導体装置及びその製造方法 - Google Patents

ヘテロ接合半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006332257A
JP2006332257A JP2005152570A JP2005152570A JP2006332257A JP 2006332257 A JP2006332257 A JP 2006332257A JP 2005152570 A JP2005152570 A JP 2005152570A JP 2005152570 A JP2005152570 A JP 2005152570A JP 2006332257 A JP2006332257 A JP 2006332257A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metamorphic
metamorphic buffer
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005152570A
Other languages
English (en)
Inventor
Masaya Kamimura
正哉 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005152570A priority Critical patent/JP2006332257A/ja
Priority to US11/419,348 priority patent/US7915640B2/en
Priority to CNB2006100845535A priority patent/CN100521234C/zh
Publication of JP2006332257A publication Critical patent/JP2006332257A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors

Abstract

【課題】 熱伝導性が改善された、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、メタモルフィックバッファ層２を形成し、その上にコレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６を順次積層し、コレクタ電極７をメタモルフィックバッファ層２の上部層２ｃに接して設ける。メタモルフィックバッファ層２には、結晶成長中における不純物ドープ法によって、従来のサブコレクタ層と同等またはそれ以上の不純物を導入し、メタモルフィックバッファ層２がコレクタ電流をコレクタ電極７へ導く役割を果たすことができるようにする。熱抵抗の大きい三元混晶などで形成されることの多いサブコレクタ層を省略できるので、半導体装置内で発生した熱を速やかに基板１へ放熱することができる。
【選択図】 図１

Description

本発明は、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法に関するものであり、より詳しくは、熱伝導性の改善に関するものである。
近年、半導体装置の高速化および高集積化に対する要求はますます強くなり、例えば、III−Ｖ族化合物半導体によるヘテロ接合バイポーラトランジスタ（ＨＢＴ）に対する期待も高くなっている。
ＨＢＴの作製では、通常、分子線エピタキシー法（ＭＢＥ法）や有機金属気相成長法（ＭＯＣＶＤ）法などを用いて、ガリウム・ヒ素ＧaＡs基板あるいはインジウム・リンＩnＰ基板上に、例えば、サブコレクタ層、コレクタ層、ベース層、エミッタ層およびエミッタキャップ層を順次エピタキシャル成長させ、この積層体をさらに加工してＨＢＴを作製する。
現在、インジウム・リンＩnＰと格子整合する材料は、高い電子移動度と高い飽和速度とを有しているため、更に優れた高周波特性を有する半導体デバイスを作製することができる材料として期待されている。しかしながら、インジウム・リン基板は製造が難しく、非常に高価であり、ほとんどのメーカーで大量生産されるまでには至っていない。
そこで、近年、機械的強度に優れ比較的安価に製造できるガリウム・ヒ素基板に、インジウム・リンと格子整合する材料を積層した半導体装置が注目されている。この際、ガリウム・ヒ素結晶とインジウム・リン結晶との間には格子定数の大きな相違、すなわち格子不整合が存在するので、そのような格子不整合を緩和しながら単結晶層を成長させる技術が必要になる。この技術はメタモルフィック技術と呼ばれており、メタモルフィック技術を用いて作製されたヘテロ接合バイポーラトランジスタは、メタモルフィックＨＢＴ（ＭＨＢＴ）と呼ばれている。
メタモルフィック技術で格子不整合を緩和するために形成されるバッファ層は、メタモルフィックバッファ層と呼ばれる。メタモルフィックバッファ層とは、例えば、結晶を構成する原子の組成が徐々に変化していくことによって、格子定数が徐々に変化していく結晶層のことであり、組成を徐々に変化させることによって、単結晶成長を維持しながら格子定数を変化させていくことが可能になる。
メタモルフィックバッファ層は、例えば、インジウムとガリウムおよびヒ素からなる三元混晶ＩnxＧa1-xＡs（０≦ｘ≦１）によって形成することができる。この三元混晶は、インジウムの割合ｘ、すなわちインジウムとガリウムとの合計に対するインジウムのモル分率ｘが小さい場合には、格子定数がガリウム・ヒ素結晶の格子定数にほぼ等しく、ガリウム・ヒ素基板と格子整合する。一方、ｘが約０．５０である場合には、格子定数がインジウム・リン結晶の格子定数にほぼ等しく、インジウム・リン系材料と格子整合する。
従って、ガリウム・ヒ素基板の上に、ｘ≒０からｘ≒０．５０までインジウムの割合ｘを連続的またはステップ的に徐々に変化させながら、三元混晶ＩnxＧa1-xＡsからなるメタモルフィックバッファ層を積層して形成すると、メタモルフィックバッファ層の下部層でガリウム・ヒ素基板と格子整合させ、かつ、メタモルフィックバッファ層の上部層の上にインジウム・リン系材料からなる化合物半導体層を結晶性よく成長させることができる。三元混晶ＩnxＧa1-xＡsからなるメタモルフィックバッファ層は、ＭＢＥ（分子線エピタキシー）装置などを用いた気相成長法によって形成し、下部層と上部層とで格子定数が異なるものの、連続した結晶として形成される。そして、下部層において歪みを吸収し、転位が上部層に伝わるのを防止して、上部層における結晶格子を揃えることができる。
現在のメタモルフィック技術では、ガリウム・ヒ素基板上に形成するメタモルフィックバッファ層として、インジウム・ガリウム・ヒ素三元混晶層を形成した場合に、転位密度が最も少ないことが報告されている。ガリウム・ヒ素基板上に形成するメタモルフィックバッファ層としては、インジウム・ガリウム・ヒ素層の他に、インジウム・アルミニウム・ヒ素ＩnＡlＡs層などの三元混晶層や、インジウム・リンＩnＰなどの二元結晶層も用いられる。
インジウム・リンの二元結晶層からなるメタモルフィックバッファ層を形成する場合には、まず、ガリウム・ヒ素基板上にメタモルフィックバッファ層の最下部層となるインジウム・リン層を直接形成する。ガリウム・ヒ素とインジウム・リンとでは大きく格子定数が異なるため、このインジウム・リン層には多くの欠陥や転位が発生する。しかし、この最下部層の上にさらにインジウム・リン層からなるバッファ層を積層して形成する途中で、熱アニール処理など、結晶の歪みを緩和させる処理を施すことによって、転位や欠陥をバッファ層の下部層に押しとどめることができる。例えば、熱アニール処理をバッファ層の形成中に何回か行い、徐々に結晶転位を少なくすることができる。
図１０は、後述の非特許文献１に示されている、従来のメタモルフィックＨＢＴ１００の構造を示す断面図である。このメタモルフィックＨＢＴ１００では、半絶縁性基板１の上にメタモルフィックバッファ層１０２が形成され、その上にサブコレクタ層１１０、コレクタ層３、ベース層４、エミッタ層５およびエミッタキャップ層６がメサ形状に積層され、コレクタ電極１０７、ベース電極８およびエミッタ電極９が、それぞれ、サブコレクタ層１１０、ベース層４およびエミッタキャップ層６に接して設けられている。
一例を挙げれば、メタモルフィックＨＢＴ１００はｎｐｎ型のＨＢＴであって、ガリウム・ヒ素ＧaＡsからなる半絶縁性基板１の上に、三元混晶ＩnxＧa1-xＡsからなるメタモルフィックバッファ層１０２が積層されている。バッファ層１０２におけるインジウムの割合は、ガリウム・ヒ素基板１と格子整合する下部層１０２ａの最下部でｘ≒０と小さく、下部層１０２ａから中間層１０２ｂを経て上部層１０２ｃに達する間に、連続的または段階的（ステップ的）に徐々に増加し、インジウム・リン系材料と格子整合する上部層１０２ｃの最上部でｘ≒０．５０に達する。バッファ層１０２の厚さは、１〜２μｍ程度が一般的である。なお、ここで用いた下部層１０２ａ、中間層１０２ｂおよび上部層１０２ｃという分類は、格子整合し得る相手方材料の違いに基づいて、バッファ層１０２を機能的、概念的に３つの領域に分類したものであって、必ずしもこれらの層が明確な境界を形成しているということではない（以下、同様。）。
そして、サブコレクタ層１１０は１×１０19／ｃｍ3以上の不純物濃度を有するｎ+型ＩnＧaＡs層で、厚さは３００〜５００ｎｍである。コレクタ層３は１×１０16／ｃｍ3の不純物濃度を有するｎ-型ＩnＰ層で、厚さは５００ｎｍである。ベース層４は１×１０19／ｃｍ3以上の不純物濃度を有するｐ+型ＩnＧaＡs層で、厚さは７５ｎｍである。エミッタ層５は１×１０17／ｃｍ3の不純物濃度を有するｎ-型ＩnＰ層で、厚さは１２５ｎｍである。エミッタキャップ層６は１×１０19／ｃｍ3以上の不純物濃度を有するｎ+型ＩnＧaＡs層で、厚さは５０ｎｍである。
上記の例のように、メタモルフィックバッファ層１０２の上にＨＢＴを作製する場合、通常、コレクタ層３と電気的に接続してコレクタ電流をスムーズにコレクタ電極７へ導くために、導電性の高いサブコレクタ層１１０をコレクタ層３とメタモルフィックバッファ層１０２との間に形成し、サブコレクタ層１１０のコンタクト抵抗ならびにシート抵抗を低減させる。この際、ＩnＧaＡs層は、電子移動度が高いだけでなく、金属とのオーミック抵抗を非常に小さくすることができるので、サブコレクタ層１１０としてよく用いられる。
さて、このようなメタモルフィックＨＢＴ１００をパワーアンプとして用いる場合、素子自体が発生する熱によってトランジスタが熱暴走を起こすおそれがある。熱暴走を防止するためには、ＨＢＴで発生した熱を基板１へ速やかに放熱できるように、メタモルフィックＨＢＴ１００を構成する材料、特に基板１に近い位置にあるメタモルフィックバッファ層１０２やサブコレクタ層１１０を構成する材料が熱伝導性の良い材料であることが望ましい。しかしながら、メタモルフィックバッファ層１０２やサブコレクタ層１１０としてよく用いられる三元混晶は、二元結晶に比べて熱伝導性が低いので、問題が発生する。
図１１は、室温（３００Ｋ）のインジウム・ガリウム・ヒ素三元系ＩnxＧa1-xＡsにおける、インジウムの割合（インジウムとガリウムとの合計に対するインジウムのモル分率）ｘと熱伝導率との関係を示すグラフである（P.D.Maycock，Solid-State Electronics，vol．10，Issue3，161-168 (1967)）。図１１のグラフから、ＩnxＧa1-xＡs系の熱伝導率は、ｘ＝０のガリウム・ヒ素、およびｘ＝１のインジウム・ヒ素の二元結晶で大きく、その他の三元混晶の熱伝導率はこれら二元結晶に比べて著しく小さいことがわかる。特に、インジウム・リン系材料と格子整合し、メタモルフィックバッファ層の上部層１０２ｃやサブコレクタ層１１０として好適なｘ≒０．５の組成のとき、ＩnxＧa1-xＡs系の熱伝導率は最小になる。
同様な傾向は、インジウム・アルミニウム・ヒ素ＩnＡlＡsなどの他の三元混晶にもあり、一般にＩnＧaＡsやＩnＡlＡsに代表される三元混晶は、ＧaＡsやＩnＰなどの二元結晶に比べて熱伝導率が小さい。しかも、インジウム・リン系材料と格子整合するＩnＧaＡs層やＩnＡlＡs層におけるＩnの割合ｘは約５０％と高く、熱伝導性の点からは最も不利である。このため、メタモルフィックＨＢＴの構成材料としてＩnＧaＡsやＩnＡlＡsなどの三元混晶を用いると、メタモルフィックＨＢＴの放熱性は悪化する。放熱性が悪化すると、耐熱破壊性（＝耐熱暴走性）が大きく劣化してパワーデバイスとしての出力が制限されるばかりでなく、温度変動によるトランジスタ特性の変化によって動作が不安定になったり、これを抑えるためにエミッタ層５にバラスト抵抗を入れる必要が生じたりするなどの問題が発生する。
以上のように、ガリウム・ヒ素基板上に形成するメタモルフィックバッファ層としてＩnＧaＡsやＩnＡlＡsの三元混晶層を形成した場合には、転位密度が最も少なくなるメリットがある一方、メタモルフィックＨＢＴの放熱性が悪化し、高電圧下でのデバイス特性を大きく劣化させるというデメリットがある。このため、熱伝導率の低下をできるだけ小さく抑えるために、メタモルフィックＨＢＴに含まれる三元混晶層をできるだけ少なくする工夫が必要になる。
また、比較的熱伝導性の良い２元結晶であるＩnＰ層を用いてメタモルフィックバッファ層を形成する場合には、ＩnＧaＡs層やＩnＡlＡs層を用いるよりもメタモルフィックバッファ層の放熱性は良くなる。しかし、この場合でも、サブコレクタ層１１０としては、電子移動度が高いだけでなく、金属とのオーミック抵抗を非常に小さくすることができるＩnＧaＡs層を用いるのが望ましく、このサブコレクタ層１１０による熱伝導性の低下を低減する必要がある。
Applied Physics Letters，77 (6)，869-871（AUG．7．2000）
本発明は、このような状況に鑑みてなされたものであって、その目的は、熱伝導性が改善された、メタモルフィックバッファ層を有するヘテロ接合半導体装置及びその製造方法を提供することにある。
即ち、本発明は、基体上にメタモルフィックバッファ層が形成され、その上に活性層が形成されているヘテロ接合半導体装置において、
前記メタモルフィックバッファ層を構成する層のうち、少なくとも、前記活性層に接 する半導体層に高濃度の不純物が導入され、この高濃度不純物含有層に接して電極が設 けられている
ことを特徴とする、ヘテロ接合半導体装置に係わり、また、このヘテロ接合半導体装置の製造方法であって、
前記基体上に前記メタモルフィックバッファ層を形成する工程と、
その上に前記活性層を形成する工程と、
前記メタモルフィックバッファ層を構成する層のうち、少なくとも、前記活性層に接 する半導体層に高濃度の不純物を導入する工程と
を有する、ヘテロ接合半導体装置の製造方法に係わるものである。
本発明のヘテロ接合半導体装置は、基体上にメタモルフィックバッファ層が形成され、その上に活性層が形成されているヘテロ接合半導体装置であって、前記メタモルフィックバッファ層を構成する層のうち、少なくとも、前記活性層に接する半導体層に高濃度の不純物が導入され、この高濃度不純物含有層に接して電極が設けられている。このため、前記活性層を流れる電流は前記高濃度不純物含有層を通じて前記電極に取り出される。従って、従来のヘテロ接合バイポーラトランジスタにおけるサブコレクタ層のような、電流を取り出すだけのために設けられる電流取り出し層が不要になり、層構成が簡素化すると共に、サブコレクタ層などの電流取り出し層による熱伝導性の低下を無くすことができる。
この結果、ヘテロ接合半導体装置の放熱性を改善することができ、パワーデバイスとして用いたときの高出力化と消費電力の低減、および温度変動による特性劣化の低減が可能となる。
また、ヘテロ接合半導体装置がヘテロ接合バイポーラトランジスタである場合には、温度変動によるトランジスタ特性の変動や熱暴走が抑制され、信頼性が向上する。この結果、バラスト抵抗などが不必要になるので、製造プロセス工程数を削減することができ、生産性を向上させ、製造コストを下げることができる。
本発明のヘテロ接合半導体装置の製造方法は、前記ヘテロ接合半導体装置を効率よく製造することを可能にするヘテロ接合半導体装置の製造方法である。
本発明において、前記活性層が、少なくとも、コレクタ層、ベース層及びエミッタ層からなり、前記電極がコレクタ電極であるバイポーラトランジスタ、すなわちヘテロ接合バイポーラトランジスタ（ＨＢＴ）として、前記ヘテロ接合半導体装置が構成されているのがよい。本発明は、ＨＢＴがパワートランジスタである場合に特に有効であり、その他に、ダイオードなどのパワーデバイスに適用されてもよい。
この際、前記メタモルフィックバッファ層がインジウム・リンＩnＰと格子整合する材料からなり、前記基体がガリウム・ヒ素ＧaＡsからなるのがよい。既述したように、インジウム・リン系材料は、高い電子移動度と高い飽和速度とを有しており、高周波特性に優れた半導体デバイスを作製可能な材料であり、一方、ガリウム・ヒ素基板は、インジウム・リンと同じ閃亜鉛鉱型結晶構造を有し、機械的強度に優れ、比較的安価に製造することができる材料である。
そして、前記メタモルフィックバッファ層がインジウム・リン、インジウム・ガリウム・ヒ素ＩnＧaＡs或いはインジウム・アルミニウム・ヒ素ＩnＡlＡs、又はこれらの材料の組み合わせで構成されているのがよい。前記メタモルフィックバッファ層として用いられた場合、ＩnＰ層は熱伝導性が三元混晶に比べて大きいという利点があり、ＩnＧaＡs層やＩnＡlＡs層は、転位の発生密度が最も少ないという利点がある。
また、前記コレクタ層、前記ベース層及び前記エミッタ層が、インジウム・リンと格子整合する材料からなるのがよく、具体的には、例えば、前記コレクタ層がインジウム・リンからなり、前記ベース層がインジウム・ガリウム・ヒ素からなり、前記エミッタ層がインジウム・リンからなり、エミッタキャップ層がインジウム・ガリウム・ヒ素からなるのがよい。これは、前記ＨＢＴがダブルへテロバイポーラトランジスタ（ＤＨＢＴ）である例である。各層の材料はインジウム・リンおよびインジウム・ガリウム・ヒ素が有するバンドギャップや電気的特性を考慮して決定する。また、前記コレクタ層がインジウム・ガリウム・ヒ素からなるシングルへテロバイポーラトランジスタ（ＳＨＢＴ）であってもよい。
以上の構成とすることで、機械的強度に優れ、比較的安価なガリウム・ヒ素基板上に、前記メタモルフィックバッファ層を介して、高周波特性に優れたインジウム・リン系半導体デバイスを製造歩留まり良く形成することができ、高周波特性に優れたヘテロ接合半導体装置を低い製造コストで得ることができる。
また、前記メタモルフィックバッファ層の全部又は一部に、前記不純物が導入されているのがよい。一部に導入される場合、前記メタモルフィックバッファ層におけるインジウム濃度が、その厚さ方向において前記基体側から前記活性層側に向かって連続的又は段階的に増加しており、前記活性層に接する、インジウム濃度が最も高い半導体層において、その全層又はその途中深さまで前記不純物が導入されているのがよい。
また、結晶成長中における不純物ドープ法、又は、結晶成長後の拡散法或いはイオン打ち込み法によって前記不純物が導入されているのがよい。不純物を導入する方法は、特に限定されるものではなく、上記の方法を併用してもよい。
また、前記不純物の濃度が１×１０19／ｃｍ3以上であるのがよい。これによって十分な導電性が確保される。
また、前記不純物がｎ型の不純物であるのがよい。ｎｐｎ型のＨＢＴは、動作の高速性に優れた構造である。しかし、ＨＢＴはｎｐｎ型に限定されるものではなく、増幅率の大きさを重視するのであればｐｎｐ型がよい。この場合には、前記メタモルフィックバッファ層に導入される前記不純物は、ｐ型の不純物である。
また、前記コレクタ電極が、チタン、白金及び金がこの順に積層されたＴi／Ｐt／Ａuの３層構造からなるのがよい。このような積層構造にすることで、下地の半導体層に対する密着性とオーミック接触性とを実現することができる。
次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。
実施の形態１
実施の形態１は、主として請求項１、２および８に記載したヘテロ接合半導体装置、および請求項１５に記載したヘテロ接合半導体装置の製造方法に関わる例として、ＩnＰ系メタモルフィックＨＢＴ１０およびその製造方法について説明する。実施の形態１では、前記メタモルフィックバッファ層を構成する結晶層を成長させながら不純物を導入する方法によって、バッファ層の全部に前記不純物を導入する。
図１は、実施の形態１に基づくメタモルフィックＨＢＴ１０の構造を示す断面図である。
メタモルフィックＨＢＴ１０では、分子線エピタキシー法（ＭＢＥ法）や有機金属気相成長法（ＭＯＣＶＤ法）を用いたエピタキシャル成長法によって、半絶縁性基板１の上に、メタモルフィックバッファ層２、コレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６が順次積層されている。
一例を挙げれば、メタモルフィックＨＢＴ１０はｎｐｎ型のＨＢＴであって、ガリウム・ヒ素ＧaＡsからなる半絶縁性基板１の上に、ｎ+型に不純物が高濃度にドープされた三元混晶ＩnxＧa1-xＡsからなるメタモルフィックバッファ層２が積層されている。ＧaＡs基板１の上にメタモルフィックバッファ層２として形成された場合、ＩnＧaＡs層は転位の発生密度が最も少ないという利点がある。
ＧaＡs基板１と接するメタモルフィックバッファ下部層２ａの最下部では、インジウムの割合ｘはｘ≒０と小さく、メタモルフィックバッファ層の格子定数は、ＧaＡs基板１と格子整合する大きさである。メタモルフィックバッファ層２が下部層２ａから中間層２ｂを経て上部層２ｃへ積層されていく間に、インジウムの割合ｘは連続的または段階的に徐々に増加し、上部層２ｃの最上部でｘ≒０．５０に達し、メタモルフィックバッファ層の格子定数は、インジウム・リン系材料と格子整合する大きさになる。バッファ層２の厚さは、１〜２μｍ程度である。なお、先述したように、下部層２ａ、中間層２ｂおよび上部層２ｃという分類は、格子整合し得る相手方材料の違いに基づいて機能的、概念的に分類したものであって、これらの層が明確な境界を形成しているということではない。
メタモルフィックバッファ層２の各層は格子定数が異なるものの、連続した単結晶として形成され、下部層２ａや中間層２ｂにおいて歪みを吸収し、転位が上部層２ｃに伝わるのを防止して、上部層２ｃにおける結晶格子を揃えることができる。この結果、上部層２ｃの上には、前記活性層であるＩnＰ系材料からなる化合物半導体層３〜６を結晶性よく成長させることが可能となる。
この際、転位の少ない、結晶性の良いバッファ層を形成するためには、メタモルフィックバッファ層２を、ＧaＡs基板１と格子整合するｘ≒０の層から形成し始め、ｘが段階的（ステップ的）に増加するのではなく、連続的に増加していくLinear Graded Buffer層として形成することが望ましい。一方、メタモルフィックバッファ層２の厚さを減少させるために、インジウムの割合ｘがやや大きく、ＧaＡs基板１とやや格子不整合のバッファ層からメタモルフィックバッファ層２成長させ始めることも可能である。
コレクタ層３は１×１０16／ｃｍ3の不純物濃度を有するｎ-型ＩnＰ層で、厚さは５００ｎｍである。ベース層４は１×１０19／ｃｍ3以上の不純物濃度を有するｐ+型ＩnＧaＡs層で、厚さは７５ｎｍである。エミッタ層５は１×１０17／ｃｍ3の不純物濃度を有するｎ-型ＩnＰ層で、厚さは１２５ｎｍである。エミッタキャップ層６は１×１０19／ｃｍ3以上の不純物濃度を有するｎ+型ＩnＧaＡs層で、厚さは５０ｎｍである。これは、メタモルフィックＨＢＴ１０がダブルへテロバイポーラトランジスタ（ＤＨＢＴ）である例である。
但し、各層の材料や不純物濃度や膜厚は、上記の例に限定されるものではない。また、エネルギーバンドの不連続を解消するために任意の層が挿入され、またはエッチングストップ層が挿入されている構造についても、本実施の形態に含まれるものとする。
例えば、ＧaＡs基板１の上に、メタモルフィックバッファ層２としてｎ+型ＩnＰ層が積層された構造であってもよい。ＩnＰ層は熱伝導性が三元混晶に比べて大きいという利点がある。ＩnＰ層はＧaＡs基板１と格子定数の不整合率が大きいので、ＧaＡs基板１に近い下部層２ａでは格子欠陥は多くなるが、メタモルフィックバッファ層が積層されていく間に歪みを吸収し、転位が上部層２ｃに伝わるのを防止して、上部層２ｃにおける結晶格子を揃えることができる。この結果、ＩnＰ層からなるメタモルフィックバッファ上部層２ｃの上には、前記活性層であるＩnＰ系材料からなる化合物半導体層３〜６を結晶性よく成長させることができる。また、コレクタ層３がインジウム・ガリウム・ヒ素からなるシングルへテロバイポーラトランジスタ（ＳＨＢＴ）であってもよい。
エミッタキャップ層６とエミッタ層５は、フォトリソグラフィとエッチングとによってメサ形状に加工され、エミッタメサを形成し、ベース層４とコレクタ層３も同様にメサ形状に加工され、ベース・コレクタメサを形成している。
電極は、エミッタキャップ層６に接してエミッタ電極９が設けられ、ベース層４に接してベース電極８が設けられ、メタモルフィックバッファ層の上部層２ｃに接して、前記電極であるコレクタ電極７が設けられている。メタモルフィックバッファ層２ａ〜２ｃは、結晶成長中における不純物ドープ法によって、前記不純物であるｎ型不純物の濃度が１×１０19／ｃｍ3以上から１×１０20／ｃｍ3程度であるように形成されており、従来のサブコレクタ層と同等またはそれ以上の導電性を有している。このため、メタモルフィックバッファ層２ａ〜２ｃは、サブコレクタ層に代わってコレクタ電流をスムーズにコレクタ電極７へ導く役割を果たすことができる。
このため、本実施の形態に基づくメタモルフィックＨＢＴ１０では、サブコレクタ層が不要になり、層構成が簡素化すると共に、サブコレクタ層による熱伝導性の低下を無くすことができる。この結果、メタモルフィックＨＢＴ１０の放熱性を改善することができ、パワーデバイスとして用いたときの高出力化と消費電力の低減、および温度変動による特性劣化の低減が可能となる。また、温度変動によるトランジスタ特性の変動や熱暴走が抑制され、信頼性が向上する。この結果、バラスト抵抗などが不必要になるので、製造プロセス工程数を削減することができ、生産性を向上させ、製造コストを下げることができる。
また、上記の構成とすることで、機械的強度に優れ、比較的安価なガリウム・ヒ素基板１の上に、メタモルフィックバッファ層２ａ〜２ｃを介して、高周波特性に優れたインジウム・リン系半導体デバイス３〜６を製造歩留まり良く形成することができ、高周波特性に優れたヘテロ接合半導体装置を低い製造コストで得ることができる。
電極７〜９の材料としては、それぞれが接する半導体層とオーミック接触を形成できる材料であればよい。例えば、図１の拡大図に示すように、チタン、白金および金がこの順に積層されたＴi／Ｐt／Ａuの３層構造などからなるのがよく、各層の厚さを、それぞれ、５０ｎｍ／５０ｎｍ／２００ｎｍとするのがよい。このような積層構造にすることで、下地の半導体層に対する密着性とオーミック接触性とを実現できる。例えば、コレクタ電極７とメタモルフィックバッファ層２ｃとの間のコンタクト抵抗を、望ましい０．１Ωｍｍ以下に抑えることができる。
図２と図３は、実施の形態１に基づくＨＢＴ１０の作製工程のフローを示す断面図である。
まず、図２（ａ）に示すように、半絶縁性基板１として、例えば、ガリウム・ヒ素基板を用意する。その上に、ＭＢＥ法またはＭＯＣＶＤ法を用いたエピタキシャル成長法によって、メタモルフィックバッファ構成材料層１２、コレクタ構成材料層１３、ベース構成材料層１４、エミッタ構成材料層１５、およびエミッタキャップ構成材料層１６を形成する。
一例を挙げれば、各層の詳細は次の通りである。すなわち、メタモルフィックバッファ構成材料層１２は、１×１０19／ｃｍ3以上から１×１０20／ｃｍ3程度に不純物が高濃度にドープされたｎ+型ＩnxＧa1-xＡs層で、ＧaＡs基板１と接するメタモルフィックバッファ構成材料層下部層１２ａの最下部では、インジウムの割合ｘをｘ≒０と小さくし、ＧaＡs基板１と格子整合させるが、下部層１２ａから中間層１２ｂを経て上部層１２ｃへ積層する間にｘを連続的に徐々に増加させ、上部層１２ｃの最上部では、ｘ≒０．５０とし、格子定数をインジウム・リン系材料と格子整合できる大きさにする。バッファ層２の厚さは、１〜２μｍ程度とする。ＩnＧaＡs層は、ＧaＡs基板１の上にメタモルフィックバッファ構成材料層１２として形成された場合、転位の発生密度が最も少ないという利点がある。
また、コレクタ構成材料層１３は１×１０16／ｃｍ3の不純物濃度を有するｎ-型ＩnＰ層とし、厚さ５００ｎｍとする。ベース構成材料層１４は１×１０19／ｃｍ3以上の不純物濃度を有するｐ+型ＩnＧaＡs層とし、厚さ７５ｎｍとする。エミッタ構成材料層１５は１×１０17／ｃｍ3のｎ-型不純物濃度を有するＩnＰ層とし、厚さ１２５ｎｍとする。エミッタキャップ構成材料層１６は１×１０19／ｃｍ3以上の不純物濃度を有するｎ+型ＩnＧaＡs層とし、厚さ５０ｎｍとする。
この際、各層の不純物は、結晶成長中における不純物ドープ法によって導入する。例えば、メタモルフィックバッファ構成材料層１２のｎ型不純物として、ケイ素ＳiやゲルマニウムＧeなどを、シラン（ＳiＨ4）ガスを熱分解することなどによって導入する。
また、メタモルフィックバッファ構成材料層１２を、ｎ+型ＩnＰ層を積層して形成してもよい。ＩnＰ層は熱伝導性が三元混晶に比べて大きいという利点がある。ＩnＰ層はＧaＡs基板１と格子定数の不整合率が大きいので、ＧaＡs基板１に近い下部層１２ａでは格子欠陥は多くなるが、メタモルフィックバッファ層が積層されていく間に歪みを吸収し、転位が上部層１２ｃに伝わるのを防止して、上部層１２ｃにおける結晶格子を揃えることができる。この結果、ＩnＰ層からなるメタモルフィックバッファ構成材料層１２の上部層１２ｃの上には、前記活性層として、ＩnＰ系材料からなる化合物半導体構成材料層１３〜１６を結晶性よく成長させることができる。
次に、図２（ｂ）に示すように、フォトレジスト５１をフォトリソグラフィによってパターニングして形成し、このフォトレジスト５１をマスクとしてエミッタキャップ構成材料層１６とエミッタ構成材料層１５とを選択的にエッチングして、エミッタキャップ層６とエミッタ層５からなるエミッタメサを形成する。
次に、図２（ｃ）に示すように、フォトレジスト５２をフォトリソグラフィによってパターニングして形成し、このフォトレジスト５２をマスクとしてベース構成材料層１４とコレクタ構成材料層１３とを選択的にエッチングして、ベース層４およびコレクタ層３からなるからなるベース・コレクタメサを形成する。
次に、図２（ｄ）に示すように、フォトレジスト５３をフォトリソグラフィによってパターニングして形成し、基板１が露出するまで、このフォトレジスト５３をマスクとして選択的にメタモルフィックバッファ構成材料層１２をエッチングして、メサ形状のメタモルフィックバッファ層２を形成し、素子間を電気的に分離する。本実施形態では、メタモルフィックバッファ構成材料層１２に導電性があるため、素子間を分離するためには、素子間の領域に存在するメタモルフィックバッファ構成材料層１２を完全に除去する必要がある。
次に、図３（ｅ）〜（ｇ）に示すように、リフトオフ法によって、コレクタ電極７、ベース電極８、エミッタ電極９の各電極を形成する。すなわち、まず、図３（ｅ）に示すように、全面に塗布法などによってフォトレジスト層を形成した後、フォトリソグラフィによってパターニングして、コレクタ電極７、ベース電極８およびエミッタ電極９を形成する領域以外を被覆するマスク層５４を形成する。
次に、図３（ｆ）に示すように、蒸着法などによって全面に、例えばチタン、白金および金がこの順に積層されたＴi／Ｐt／Ａuの３層構造からなる電極材料層１７を、各層の厚さが例えば５０ｎｍ／５０ｎｍ／２００ｎｍになるように形成する。次に、図３（ｇ）に示すように、マスク層５４を溶解除去することにより、その上に堆積した電極材料層１７を除去して、コレクタ電極７、ベース電極８およびエミッタ電極９となる電極材料層１７のみを残す。電極を上記のような積層構造にすることで、下地の半導体層に対する密着性とオーミック接触性とを実現することができる。例えば、コレクタ電極７とメタモルフィックバッファ層２ｃとの間のコンタクト抵抗を、望ましい０．１Ωｍｍ以下に抑えることができる。
次に、必要なら、図３（ｈ）に示すように基板１を切断して、メタモルフィックＨＢＴ１０を個片化する。或いは、基板１を共通基板として有する複数のメタモルフィックＨＢＴ１０からなる半導体装置を形成するようにしてもよい。この後、引き続いて、従来の公知の作製方法によって配線工程や保護膜の形成などの後工程を行う。
上述したように、本実施の形態に基づくヘテロ接合半導体装置の製造方法は、確立された半導体技術のみを用いているので、メタモルフィックＨＢＴ１０を効率よく確実に製造することができる。
実施の形態２
実施の形態２は、主として請求項１、２、９および１０に記載したヘテロ接合半導体装置、および請求項１５に記載したヘテロ接合半導体装置の製造方法に関わる例として、ＩnＰ系メタモルフィックＨＢＴ２０およびその製造方法について説明する。実施の形態２では、実施の形態１と同様、前記メタモルフィックバッファ層を構成する結晶層を成長させながら前記不純物を導入する方法を用いるが、バッファ層の全部ではなく、前記活性層に接する半導体層にだけ不純物を導入する点が実施の形態１と異なっている。それ以外については実施の形態１と全く同じであるので、主として相違点について説明する。
図４は、実施の形態２に基づくメタモルフィックＨＢＴ２０の構造を示す断面図である。ＨＢＴ２０では、ＨＢＴ１０と同様、半絶縁性基板１の上に、エピタキシャル成長法によってメタモルフィックバッファ層２ｄ〜２ｆ、コレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６が順次積層され、フォトリソグラフィとエッチングとによってメサ形状に加工されている。そして、前記電極であるコレクタ電極７、ベース電極８およびエミッタ電極９が、それぞれ、メタモルフィックバッファ層２ｆ、ベース層４およびエミッタキャップ層６に接して設けられている。
各層の材料や不純物濃度や膜厚は、実施の形態１と次の点を除いて同じである。すなわち、実施の形態１のメタモルフィックＨＢＴ１０では、メタモルフィックバッファ層２ａ〜２ｃの全部が高濃度にドープされているのに対し、本実施の形態のメタモルフィックＨＢＴ２０では、コレクタ層３に接し、コレクタ電極７が設けられているメタモルフィックバッファ上部層２ｆにだけ不純物が高濃度にドープされ、メタモルフィックバッファ中間層２ｄおよび下部層２ｅには不純物がドープされていない。その他は実施の形態１と同じであるので、ここで各層の詳細を繰り返し説明することは省略する。
図５と図６は、実施の形態２に基づくＨＢＴ２０の作製工程のフローを示す断面図である。
まず、図５（ａ）に示すように、実施の形態１と同様に、ガリウム・ヒ素基板などの半絶縁性基板１の上に、ＭＢＥ法またはＭＯＣＶＤ法を用いたエピタキシャル成長法によって、メタモルフィックバッファ構成材料層１２、コレクタ構成材料層１３、ベース構成材料層１４、エミッタ構成材料層１５、およびエミッタキャップ構成材料層１６を形成する。
この際、実施の形態１では、メタモルフィックバッファ構成材料層１２ａ〜１２ｃの結晶成長中に不純物ドープ法によって全層に不純物を導入したのに対し、本実施の形態では、メタモルフィックバッファ構成材料層１２ｄおよび１２ｅの結晶成長中には不純物の導入を行わず、メタモルフィックバッファ構成材料層１２ｆの結晶成長中にのみ不純物を導入して、不純物が高濃度にドープされたメタモルフィックバッファ構成材料層１２ｆを形成する。
次に、実施の形態１と同様に、図５（ｂ）および図５（ｃ）に示す工程で、フォトリソグラフィとエッチングによって、エミッタキャップ層６とエミッタ層５からなるエミッタメサ、およびベース層４およびコレクタ層３からなるからなるベース・コレクタメサを形成する。
次に、図５（ｄ）に示すように、フォトリソグラフィとエッチングによってメタモルフィックバッファ構成材料層１２ｄ〜１２ｆをパターニングして、メサ形状のメタモルフィックバッファ層２ｄ〜２ｆを形成し、素子間を電気的に分離する。本実施形態では、メタモルフィックバッファ構成材料層１２ｆには導電性があるが、メタモルフィックバッファ構成材料層１２ｄおよび１２ｅには導電性がないので、素子間を分離するためには、素子間の領域に存在するメタモルフィックバッファ構成材料層１２ｆを除去すれば十分で、素子間の領域に存在するメタモルフィックバッファ構成材料層１２ｄおよび１２ｅを残してもよい。
次に、実施の形態１と同様に、図６（ｅ）〜（ｇ）に示すように、リフトオフ法によって、コレクタ電極７、ベース電極８、エミッタ電極９の各電極を形成する。次に、必要なら、図６（ｈ）に示すように基板１を切断して、メタモルフィックＨＢＴ２０を個片化する。或いは、基板１を共通基板として有する複数のメタモルフィックＨＢＴ２０からなる半導体装置を形成するようにしてもよい。この後、引き続いて、従来の公知の作製方法によって配線工程や保護膜の形成などの後工程を行う。
上記メタモルフィックＨＢＴ２０のメタモルフィックバッファ上部層２ｆは、結晶成長中における不純物ドープ法によって、前記不純物であるｎ型不純物の濃度が１×１０19／ｃｍ3以上から１×１０20／ｃｍ3程度であるように形成されており、従来のサブコレクタ層と同等またはそれ以上の導電性を有している。このため、メタモルフィックバッファ上部層２ｆは、サブコレクタ層に代わってコレクタ電流をスムーズにコレクタ電極７へ導く役割を果たすことができる。この点で本実施の形態は、実施の形態１と本質的な違いは無い。
このため、メタモルフィックＨＢＴ２０ではサブコレクタ層が不要になり、層構成が簡素化すると共に、サブコレクタ層による熱伝導性の低下を無くすことができる。この結果、メタモルフィックＨＢＴ２０の放熱性を改善することができ、パワーデバイスとして用いたときの高出力化と消費電力の低減、および温度変動による特性劣化の低減が可能となる。また、温度変動によるトランジスタ特性の変動や熱暴走が抑制され、信頼性が向上する。この結果、バラスト抵抗などが不必要になるので、製造プロセス工程数を削減することができ、生産性を向上させ、製造コストを下げることができる。
また、実施の形態１と同様、機械的強度に優れ、比較的安価なガリウム・ヒ素基板１の上に、メタモルフィックバッファ層２ｄ〜２ｆを介して、高周波特性に優れたインジウム・リン系半導体デバイス３〜６を製造歩留まり良く形成することができ、高周波特性に優れたヘテロ接合半導体装置を低い製造コストで得ることができる。
本実施の形態に基づくヘテロ接合半導体装置の製造方法は、確立された半導体技術のみを用いているので、メタモルフィックＨＢＴ２０を効率よく確実に製造することができる。
実施の形態３
実施の形態３は、主として請求項１、２、９および１０に記載したヘテロ接合半導体装置、および請求項１５に記載したヘテロ接合半導体装置の製造方法に関わる例として、ＩnＰ系メタモルフィックＨＢＴ３０およびその製造方法について説明する。
実施の形態３では、実施の形態２と同様、前記メタモルフィックバッファ層を構成する結晶層のうち、前記活性層に接する半導体層にだけ前記不純物を導入する。しかし、実施の形態２では、前記メタモルフィックバッファ層を成長させながら前記不純物を導入する方法を用いて、前記半導体層の全層に前記不純物を導入するのに対し、実施の形態３では、前記メタモルフィックバッファ層を形成した後、不純物拡散法またはイオン注入法によって、前記半導体層の途中深さまで前記不純物を導入する。
図７は、実施の形態３に基づくメタモルフィックＨＢＴ３０の構造を示す断面図である。ＨＢＴ３０では、ＨＢＴ１０や２０と同様、半絶縁性基板１の上に、エピタキシャル成長法によってメタモルフィックバッファ層２ｇ〜２ｉ、コレクタ層３、ベース層４、エミッタ層５、およびエミッタキャップ層６が順次積層され、フォトリソグラフィとエッチングとによってメサ形状に加工されている。そして、前記電極であるコレクタ電極７、ベース電極８およびエミッタ電極９が、それぞれ、メタモルフィックバッファ層２ｉ、ベース層４およびエミッタキャップ層６に接して設けられている。
メタモルフィックＨＢＴ３０では、メタモルフィックＨＢＴ２０と同様、メタモルフィックバッファ層の下部層２ｇおよび中間層２ｈには不純物がドープされていない。一方、コレクタ層３に接し、コレクタ電極７が設けられているメタモルフィックバッファ上部層２ｉには相違があり、メタモルフィックＨＢＴ２０では、上部層２ｉの全層に前記不純物がドープされているのに対し、メタモルフィックＨＢＴ３０では、上部層２ｉの途中深さまで前記不純物が高濃度にドープされている領域２ｊが形成されている。その他の各層の材料や不純物濃度や膜厚は、実施の形態１および２と同じであり、説明は省略する。
図８と図９は、実施の形態３に基づくＨＢＴ３０の作製工程のフローを示す断面図である。
まず、図８（ａ）に示すように、半絶縁性基板１として、例えば、ガリウム・ヒ素基板を用意する。その上に、ＭＢＥ法またはＭＯＣＶＤ法を用いたエピタキシャル成長法によって、メタモルフィックバッファ構成材料層１２ｇ〜１２ｉを形成する。この際、実施の形態１または２と異なり、結晶成長中のメタモルフィックバッファ構成材料層１２ｇ〜１２ｉに不純物を導入することはない。
次に、シランガスなどを用いた不純物拡散法、または図８（ｂ）に示すケイ素イオンＳi+などのイオン注入によって不純物を導入し、メタモルフィックバッファ構成材料層１２ｉの表面から途中深さまでの領域に、不純物が高濃度にドープされた領域１２ｊを形成する。この後、活性化アニール処理を行い、領域１２ｊの不純物濃度が１×１０19／ｃｍ3以上から１×１０20／ｃｍ3程度になるようにする。
次に、図８（ｃ）に示すように、再びＭＢＥ法またはＭＯＣＶＤ法を用いたエピタキシャル成長法によって、メタモルフィックバッファ構成材料層１２ｉの上に、コレクタ構成材料層１３、ベース構成材料層１４、エミッタ構成材料層１５、およびエミッタキャップ構成材料層１６を形成する。
この後の工程は、実施の形態２と同様である。
すなわち、まず、図８（ｄ）および図８（ｅ）に示す工程で、フォトリソグラフィとエッチングによって、エミッタキャップ層６とエミッタ層５からなるエミッタメサ、およびベース層４およびコレクタ層３からなるからなるベース・コレクタメサを形成する。
次に、図９（ｆ）に示すように、フォトリソグラフィとエッチングによってメタモルフィックバッファ構成材料層１２ｇ〜１２ｉをパターニングして、メサ形状のメタモルフィックバッファ層２ｇ〜２ｉを形成し、素子間を電気的に分離する。この際、素子間を分離するためには、素子間の領域に存在するメタモルフィックバッファ構成材料層１２ｉの導電領域１２ｊを除去すれば十分であり、素子間の領域に存在する、導電性のないメタモルフィックバッファ構成材料層１２ｇおよび１２ｈなどを残してもかまわない。
次に、図９（ｇ）および（ｈ）に示すように、リフトオフ法によって、コレクタ電極７、ベース電極８、エミッタ電極９の各電極を形成する。次に、必要なら、図９（ｉ）に示すように、基板１を切断してメタモルフィックＨＢＴ３０を個片化する。或いは、基板１を共通基板として有する複数のメタモルフィックＨＢＴ３０からなる半導体装置を形成するようにしてもよい。この後、引き続いて、従来の公知の作製方法によって配線工程や保護膜の形成などの後工程を行う。
上記メタモルフィックバッファ上部層２ｉに形成した、前記不純物が高濃度にドープされた領域２ｊは、不純物拡散法またはイオン注入法によって、前記不純物の濃度が１×１０19／ｃｍ3以上から１×１０20／ｃｍ3程度であるように形成されており、従来のサブコレクタ層と同等またはそれ以上の導電性を有している。このため、前記不純物が高濃度にドープされた導電領域２ｊは、サブコレクタ層に代わってコレクタ電流をスムーズにコレクタ電極７へ導く役割を果たすことができる。この点で本実施の形態は、実施の形態１および２と本質的な違いは無い。
このため、メタモルフィックＨＢＴ３０ではサブコレクタ層が不要になり、層構成が簡素化すると共に、サブコレクタ層による熱伝導性の低下を無くすことができる。この結果、メタモルフィックＨＢＴ３０の放熱性を改善することができ、パワーデバイスとして用いたときの高出力化と消費電力の低減、および温度変動による特性劣化の低減が可能となる。また、温度変動によるトランジスタ特性の変動や熱暴走が抑制され、信頼性が向上する。この結果、バラスト抵抗などが不必要になるので、製造プロセス工程数を削減することができ、生産性を向上させ、製造コストを下げることができる。
また、実施の形態１および２と同様、機械的強度に優れ、比較的安価なガリウム・ヒ素基板１の上に、メタモルフィックバッファ層２ｇ〜２ｉを介して、高周波特性に優れたインジウム・リン系半導体デバイス３〜６を製造歩留まり良く形成することができ、高周波特性に優れたヘテロ接合半導体装置を低い製造コストで得ることができる。
本実施の形態に基づくヘテロ接合半導体装置の製造方法は、確立された半導体技術のみを用いているので、メタモルフィックＨＢＴ３０を効率よく確実に製造することができる。
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
本発明のヘテロ接合半導体装置及びその製造方法は、種々の電子回路に用いられ、その高速化および高集積化を実現するIII−Ｖ族化合物半導体によるヘテロ接合バイポーラトランジスタ（ＨＢＴ）などの半導体装置及びその製造方法として用いられ、特にパワーデバイスの高性能化や高信頼性化やコスト化に貢献することができる。
本発明の実施の形態１に基づくメタモルフィックＨＢＴの構造を示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 本発明の実施の形態２に基づくメタモルフィックＨＢＴの構造を示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 本発明の実施の形態３に基づくメタモルフィックＨＢＴの構造を示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 同、メタモルフィックＨＢＴの作製工程のフローを示す断面図である。 従来のメタモルフィックＨＢＴの構造を示す断面図である。 室温のインジウム・ガリウム・ヒ素三元系ＩnxＧa1-xＡsにおける、インジウムの割合ｘと熱伝導率との関係を示すグラフである。
符号の説明
１…半絶縁性基板（ＧaＡs基板など）、
２…メタモルフィックバッファ層（ＩnＧaＡs層など）、
２ａ〜２ｃ、２ｆ…高濃度にドープされたメタモルフィックバッファ層（ｎ+型）、
２ｄ、２ｅ、２ｇ〜２ｉ…ドープされていないメタモルフィックバッファ層、
２ｊ…メタモルフィックバッファ上部層に形成された、高濃度にドープされた領域、
３…コレクタ層（ｎ-型ＩnＰ層）、４…ベース層（ｐ+型ＩnＧaＡs層）、
５…エミッタ層（ｎ-型ＩnＰ層）、６…エミッタキャップ層（ｎ+型ＩnＧaＡs層）、
７…コレクタ電極、８…ベース電極、９…エミッタ電極、
１０…メタモルフィックＨＢＴ、
１２ａ〜１２ｃ、１２ｆ…高濃度にドープされたメタモルフィックバッファ構成材料層、
１２ｄ、１２ｅ、１２ｇ〜１２ｉ…ドープされていないメタモルフィックバッファ構成材料層、１２ｊ…メタモルフィックバッファ構成材料上部層に形成された、高濃度にドープされた領域、１３…コレクタ構成材料層、１４…ベース構成材料層、
１５…エミッタ構成材料層、１６…エミッタキャップ構成材料層、１７…電極材料層、
２０、３０…メタモルフィックＨＢＴ、５１、５２、５３…フォトレジスト、
５４…マスク層、１００…従来のメタモルフィックＨＢＴ、
１０２ａ〜１０２ｃ…メタモルフィックバッファ層、１０７…コレクタ電極、
１１０…サブコレクタ層（ｎ+型ＩnＧaＡs層）

Claims (16)

  1. 基体上にメタモルフィックバッファ層が形成され、その上に活性層が形成されているヘテロ接合半導体装置において、
    前記メタモルフィックバッファ層を構成する層のうち、少なくとも、前記活性層に接 する半導体層に高濃度の不純物が導入され、この高濃度不純物含有層に接して電極が設 けられている
    ことを特徴とする、ヘテロ接合半導体装置。
  2. 前記活性層が、少なくとも、コレクタ層、ベース層及びエミッタ層からなり、前記電極がコレクタ電極であるバイポーラトランジスタとして構成されている、請求項１に記載したヘテロ接合半導体装置。
  3. 前記メタモルフィックバッファ層がインジウム・リンＩnＰと格子整合する、請求項１又は２に記載したヘテロ接合半導体装置。
  4. 前記基体がガリウム砒素ＧaＡsからなる、請求項３に記載したヘテロ接合半導体装置。
  5. 前記メタモルフィックバッファ層がインジウム・リンＩnＰ、インジウム・ガリウム砒素ＩnＧaＡs或いはインジウム・アルミニウム砒素ＩnＡlＡs、又はこれらの材料の組み合わせで構成されている、請求項４に記載したヘテロ接合半導体装置。
  6. 前記コレクタ層、前記ベース層及び前記エミッタ層が、インジウム・リンと格子整合する材料からなる、請求項５に記載したヘテロ接合半導体装置。
  7. 前記コレクタ層がインジウム・リンからなり、前記ベース層がインジウム・ガリウム砒素からなり、前記エミッタ層がインジウム・リンからなり、エミッタキャップ層がインジウム・ガリウム砒素からなる、請求項６に記載したヘテロ接合半導体装置。
  8. 前記メタモルフィックバッファ層の全部に、前記不純物が導入されている、請求項１に記載したヘテロ接合半導体装置。
  9. 前記メタモルフィックバッファ層の一部に、前記不純物が導入されている、請求項１に記載したヘテロ接合半導体装置。
  10. 前記メタモルフィックバッファ層におけるインジウム濃度が、その厚さ方向において前記基体側から前記活性層側に向かって連続的又は段階的に増加しており、前記活性層に接する、インジウム濃度が最も高い半導体層において、その全層又はその途中深さまで前記不純物が導入されている、請求項９に記載したヘテロ接合半導体装置。
  11. 結晶成長中における不純物ドープ法、又は、結晶成長後の拡散法或いはイオン打ち込み法によって前記不純物が導入されている、請求項１に記載したヘテロ接合半導体装置。
  12. 前記不純物の濃度が１×１０19／ｃｍ3以上である、請求項１に記載したヘテロ接合半導体装置。
  13. 前記不純物がｎ型の不純物である、請求項１に記載したヘテロ接合半導体装置。
  14. 前記コレクタ電極が、チタン、白金及び金がこの順に積層されたＴi／Ｐt／Ａuの３層構造からなる、請求項２に記載したヘテロ接合半導体装置。
  15. 請求項１に記載したヘテロ接合半導体装置の製造方法であって、
    前記基体上に前記メタモルフィックバッファ層を形成する工程と、
    その上に前記活性層を形成する工程と、
    前記メタモルフィックバッファ層を構成する層のうち、少なくとも、前記活性層に接 する半導体層に高濃度の不純物を導入する工程と
    を有する、ヘテロ接合半導体装置の製造方法。
  16. 請求項２〜１４のいずれか１項に記載したヘテロ接合半導体装置を製造する、請求項１５に記載したヘテロ接合半導体装置の製造方法。
JP2005152570A 2005-05-25 2005-05-25 ヘテロ接合半導体装置及びその製造方法 Pending JP2006332257A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005152570A JP2006332257A (ja) 2005-05-25 2005-05-25 ヘテロ接合半導体装置及びその製造方法
US11/419,348 US7915640B2 (en) 2005-05-25 2006-05-19 Heterojunction semiconductor device and method of manufacturing
CNB2006100845535A CN100521234C (zh) 2005-05-25 2006-05-25 异质结半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152570A JP2006332257A (ja) 2005-05-25 2005-05-25 ヘテロ接合半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006332257A true JP2006332257A (ja) 2006-12-07

Family

ID=37443886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152570A Pending JP2006332257A (ja) 2005-05-25 2005-05-25 ヘテロ接合半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7915640B2 (ja)
JP (1) JP2006332257A (ja)
CN (1) CN100521234C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230803A1 (en) * 2007-03-22 2008-09-25 Northrop Grumman Space & Mission Systems Corp. Integrated Contact Interface Layer
TWI394217B (zh) * 2009-12-22 2013-04-21 Just Innovation Corp 雙極性電晶體的製造方法
CN103456777A (zh) * 2012-06-01 2013-12-18 稳懋半导体股份有限公司 具高电流增益的异质接面双极晶体管结构及其加工方法
EP3018718A1 (de) 2014-11-10 2016-05-11 AZUR SPACE Solar Power GmbH Solarzellenstapel
CN104867828B (zh) * 2015-04-28 2018-03-09 厦门市三安集成电路有限公司 一种砷化镓基半导体器件的制作方法
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
CN109285908B (zh) * 2018-09-29 2021-03-12 扬州乾照光电有限公司 一种晶格失配的多结太阳能电池及其制作方法
DE102020001843A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende InGaAs-Halbleiterleistungsdiode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102312A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 化合物半導体基板
JP2002289835A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 高周波パワーアンプ装置
JP2002343802A (ja) * 2001-05-16 2002-11-29 Hitachi Ltd 半導体装置およびそれを搭載した電子装置
JP2004335701A (ja) * 2003-05-07 2004-11-25 Sony Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669222A (ja) * 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US6294018B1 (en) * 1999-09-15 2001-09-25 Lucent Technologies Alignment techniques for epitaxial growth processes
US6855613B1 (en) * 1999-11-04 2005-02-15 Lucent Technologies Inc. Method of fabricating a heterojunction bipolar transistor
JP2001156301A (ja) * 1999-11-25 2001-06-08 Toyota Central Res & Dev Lab Inc 共鳴トンネル装置
US6697412B2 (en) * 2001-04-13 2004-02-24 Triquint Semiconductor, Inc. Long wavelength laser diodes on metamorphic buffer modified gallium arsenide wafers
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US6797995B2 (en) * 2002-02-14 2004-09-28 Rockwell Scientific Licensing, Llc Heterojunction bipolar transistor with InGaAs contact and etch stop layer for InP sub-collector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102312A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 化合物半導体基板
JP2002289835A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 高周波パワーアンプ装置
JP2002343802A (ja) * 2001-05-16 2002-11-29 Hitachi Ltd 半導体装置およびそれを搭載した電子装置
JP2004335701A (ja) * 2003-05-07 2004-11-25 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1870292A (zh) 2006-11-29
US20080203426A1 (en) 2008-08-28
US7915640B2 (en) 2011-03-29
CN100521234C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
JP2006332257A (ja) ヘテロ接合半導体装置及びその製造方法
TW201301481A (zh) 雙極高電子遷移率電晶體及其形成方法
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH038340A (ja) ヘテロ接合バイポーラトランジスタ
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
JP2008016615A (ja) バイポーラトランジスタ
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
TWI681511B (zh) 整合場效電晶體與異質接面雙極電晶體的結構及其形成方法
WO2020240725A1 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
JP2006294700A (ja) ヘテロ接合バイポーラトランジスタ
JP3565274B2 (ja) バイポーラトランジスタ
JP2015211182A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US7868335B1 (en) Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs
JP3874919B2 (ja) 化合物半導体装置
JP2007005616A (ja) 半導体装置及びその製造方法
US20060060132A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP4405060B2 (ja) ヘテロ接合型バイポーラトランジスタ
JP3307371B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JPH11121461A (ja) ヘテロ接合バイポーラトランジスタ
JP3228431B2 (ja) コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JP2001298031A (ja) 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置
JPH05129322A (ja) 半導体装置の製造方法
JPH05175225A (ja) ヘテロ接合バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424