CN103456777A - 具高电流增益的异质接面双极晶体管结构及其加工方法 - Google Patents
具高电流增益的异质接面双极晶体管结构及其加工方法 Download PDFInfo
- Publication number
- CN103456777A CN103456777A CN2012101798522A CN201210179852A CN103456777A CN 103456777 A CN103456777 A CN 103456777A CN 2012101798522 A CN2012101798522 A CN 2012101798522A CN 201210179852 A CN201210179852 A CN 201210179852A CN 103456777 A CN103456777 A CN 103456777A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- base
- electrode
- bandgap grading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开一种具高电流增益的异质接面双极晶体管改良结构及其加工方法，其中前述改良结构包括有一基板、一p型掺杂缓冲层、一次集极层、一集极层、一基极层、一射极层、一射极覆盖层以及一射极接触层；以多道蚀刻加工蚀刻出一基极电极接触区，并使蚀刻加工终止于基极层，再于基极电极接触区之内蚀刻出一集极电极接触区，使蚀刻加工终止于次集极层；于该基极电极接触区内，该基极层之上，设置一基极电极；于该集极电极接触区内，该次集极层之上，设置一集极电极；再于该射极层上设置一射极电极。
Description
技术领域
本发明是有关一种异质接面双极晶体管改良结构及其加工方法，尤指一种采用了一p型掺杂缓冲层于异质接面双极晶体管的集极层与基板之间，使元件达到高电流增益性质的异质接面双极晶体管改良结构及其加工方法。
背景技术
高电流增益的异质接面双极晶体管（Heterojunction Bipolar Transistor;HBT）具有高效率、高线性、高功率密度以及面积小等优点，常被应用在无线通讯作为微波功率放大器，是通讯电子市场非常重要的元件之一。
图1为一传统异质接面双极晶体管的磊晶层结构剖面示意图。该磊晶层结构是形成于一基板101上，依序包含一次集极层107、一集极层109、一基极层111、一射极层113、一射极覆盖层115以及一射极接触层117。
通过磊晶依序成长该元件的层状结构后，即可进行基极电极121、集极电极119与射极电极123的加工步骤。首先可利用传统曝光显影技术与蚀刻加工技术，定义出一基极电极接触区以及一集极电极接触区；通过控制蚀刻加工，可使基极电极接触区的蚀刻加工终止于基极层111，而集极电极接触区的蚀刻加工则蚀刻终止于次集极层107；基极电极121是设置在基极电极接触区内，并且与该基极层111形成欧姆接触；在集极电极接触区内，设置该集极电极119，并且与该次集极层107形成欧姆接触。射极电极123则直接设置在射极接触层117之上，并且形成欧姆接触。
以传统异质接面双极晶体管结构而言，达到高电流增益特性并不容易。一般认为元件的电流增益特性与集极或次集极层的晶体品质有很大的关连性。目前已知影响元件的电流增益有两大因素。第一个因素是基板101中的晶格错位(dislocation)缺陷，通常会在磊晶过程中往上传递延伸至次集极层，进而影响异质接面双极晶体管的元件电流增益。第二个因素则是次集极层的高浓度掺杂。在一般情形下，为了改善晶体管的元件特性，必须降低集极电极119的电阻率，通常会通过提高次集极层107的n型掺杂浓度(通常该掺杂杂质为硅S i)，但随着掺杂浓度提高，该次集极层107的磊晶缺陷密度也随着提高，进而导致电流增益下降。
为解决上述第一个因素，先前技术已提出一种方法，可以有效抑制基板的晶格错位缺陷往上延伸至元件层，进而改善元件的对电流增益。如图2所示，为另一先前技术的异质接面双极晶体管的磊晶层结构剖面示意图。此结构基本上与图1所示的结构大致相同，但是，在该基板101与该次集极层107之间，设置一缓冲层103。此缓冲层103的材料为氧掺杂的砷化铝镓（i-AlGaAs：O），由此可以抑制基板101晶格错位缺陷往上层元件的次集极层传递，进而使异质接面双极晶体管维持高电流增益。
对于上述的第二个因素，另一先前技术亦提出另一种元件结构，可改善因该次集极层107重度掺杂所导致元件电流增益下降的问题。如图3所示，为该磊晶层结构剖面示意图。其主要结构与图1所示的结构大致相同，但是，在该基板101与该次集极层107之间，又设置一单原子掺杂层105。其中该单原子掺杂层105为一厚度仅有单原子层的掺杂层(又称为-doped layer或planerdoping layer)，而掺杂元素通常是为硅（Si），由此可以抑制该次集极层107因重度掺杂所产生的缺陷，进而使该晶体管维持高电流增益。
为了同时解决上述影响元件电流增益的两大因素，本发明提出一种异质接面双极晶体管的改良结构及其加工方法，不但可以抑制由基板101晶格错位缺陷往元件结构层传递，并且可以抑制该次集极层107因重度掺杂所产生的缺陷。本发明的改良结构除了解决上述文题，亦可同时降低集极电极119的电阻率，进而提高元件的电流增益及元件特性的可靠度。
发明内容
本发明的主要目的在于提供一种异质接面双极晶体管改良结构及其加工方法，其中于基板及次集极层之间，增加一p型掺杂缓冲层，以吸收次集极层中在磊晶过程中因硅(Si)重度掺杂所产生的镓(Ga)空缺，并抑制基板的晶格错位缺陷往元件层传递。通过选择构成该p型掺杂缓冲层的适当材料及掺杂元素，并最佳化掺杂浓度，即可调整出所需特性的晶体管结构，同时亦可大幅降低其导通电阻率，进而提高元件的电流增益及元件特性的可靠度。
为了达到上述的目的，本发明提供一种异质接面双极晶体管改良结构，由下而上依序包括一基板、一p型掺杂缓冲层、一次集极层、一集极层、一基极层及一射极层；于该基极层的一端，设置一基极电极；于该次集极层的一端设置一集极电极；于该射极层上设置一射极电极。
本发明亦提供一种异质接面双极晶体管改良结构的加工方法，包括以下步骤：
于一基板上，依序形成一p型掺杂缓冲层、一次集极层、一集极层、一基极层及一射极层；
以曝光显影技术于射极层上定义出一基极电极接触区，并对该基极电极接触区进行蚀刻，通过控制蚀刻加工，使蚀刻加工终止于该基极层；
于该基极电极接触区之内，以曝光显影技术定义一集极电极接触区，并对该集极电极接触区进行蚀刻，使蚀刻加工终止于该次集极层；
在该基极电极接触区内的基极层上，设置一基极电极，并使该基极电极与该基极层形成欧姆接触；
在该集极电极接触区内的次集极层上，设置一集极电极，并使该集极电极与该次集极层形成欧姆接触；以及
在该射极层上，设置一射极电极，使该射极电极与该射极层形成欧姆接触。
于实施时，亦可在上述的结构与方法当中，于该射极层及该射极电极之间，设置一射极覆盖层，并使该射极电极与该射极覆盖层形成欧姆接触。又，亦可在该射极层及该射极电极之间，设置一射极接触层，并使该射极电极与该射极接触层形成欧姆接触，亦可在该射极层与该射极接触层之间，设置一射极覆盖层。
于实施时，前述构成该p型掺杂缓冲层的半导体材料可为砷化镓（GaAs）、砷化铝镓（AlGaAs）、磷化铟镓（InGaP）、磷化铟铝（InAlP）、磷砷化铟镓（InGaAsP）或磷化铝镓铟（AlGaInP）。
于实施时，前述构成该p型掺杂缓冲层的掺杂材料可为碳（C）、锌（Zn）、镁（Mg）、铍（Be）、硅（Si）、硫（S）、碲（Te）、或以上材料的组合。于实施时，前述该p型掺杂缓冲层的较佳厚度为大于小于
本发明确实可达到预期的目的，而提供一种于一缓冲层采用了一p型掺杂缓冲层以改善电流增益的异质接面双极晶体管，大幅降低其导通电阻率，并可同时增强其放大器的放大效率，增加电流增益，本发明并提供生产具有良好元件可靠度的加工方法。
为对于本发明的特点与作用能有更深入的了解，兹藉实施例配合图式详述于后。
附图说明
图1为一传统异质接面双极晶体管的磊晶层结构剖面示意图；
图2为另一先前技术的异质接面双极晶体管的磊晶层结构剖面示意图；
图3为再一先前技术的异质接面双极晶体管的磊晶层结构剖面示意图；
图4～7为本发明的异质接面双极晶体管改良结构的数种实施例的磊晶层结构剖面示意图；
图8为本发明异质接面双极晶体管改良结构的加工方法的一实施例的流程图。
附图标记说明：101-基板；103-缓冲层；105-单原子掺杂层；107-次集极层；109-集极层；111-基极层；113-射极层；115-射极覆盖层；117-射极接触层；119-集极电极；121-基极电极；123-射极电极；201-基板；203-p型掺杂缓冲层；207-次集极层；209-集极层；211-基极层；213-射极层；215-射极覆盖层；217-射极接触层；219-集极电极；221-基极电极；223-射极电极。
具体实施方式
图4即为本发明的异质接面双极晶体管改良结构的磊晶层结构剖面示意图，其包含一基板201、一p型掺杂缓冲层203、一次集极层207、一集极层209、一基极层211、一射极层213、一集极电极219、一基极电极221以及一射极电极223。
在本发明的结构中，该基板201通常可为半绝缘的砷化镓（GaAs）基板。该p型掺杂缓冲层203是通过磊晶成长技术形成于该基板201之上。现有的磊晶成长技术包括分子束磊晶(Molecular Beam Epitaxy,MBE)技术或金属有机化学气相沉积(Metal-organic Chemical Vapor Deposition,MOCVD)技术。该p型掺杂缓冲层材料可为砷化镓（GaAs）、砷化铝镓（AlGaAs）、磷化铟镓（InGaP）、磷化铟铝（InAlP）、磷砷化铟镓（InGaAsP）或磷化铝镓铟（AlGaInP）；且其中该p型掺杂缓冲层的掺杂材料可为碳（C）、锌（Zn）、镁（Mg）、铍（Be）、硅（Si）、硫（S）、碲（Te）、或以上材料的组合；且该p型掺杂缓冲层的厚度是大于
小于
形成该p型掺杂缓冲层203后，可接续磊晶成长该次集极层207于其上。通常该次集极层207是由n型砷化镓（GaAs）所构成，通常都会掺杂高浓度的硅（Si）。该集极层209是形成于该次集极层207之上，通常该集极层209也是由n型砷化镓（GaAs）所构成，且通常以硅（Si）为掺杂材料。该基极层211是形成于该集极层209之上，且由p型砷化镓（GaAs）所构成，其掺杂材料通常是碳（C）或其他p型掺杂材料。最后以形成该射极层213于该基极层211之上完成该磊晶层结构的制作，该射极层213是由n型磷化铟镓（InGaP）所构成，而掺杂材料通常是硅（Si）。
图8是显示本发明异质接面双极晶体管改良结构的加工方法的一实施例的流程图。如步骤A所示，先通过磊晶成长技术依序成长该元件的层状结构，之后再如步骤B～F所示进行基极电极、集极电极与射极电极的加工步骤。首先可利用传统曝光显影技术于射极层213上定义出一基极电极接触区，以干式蚀刻或湿式化学蚀刻加工移除位于该基极电极接触区内的射极层213，通过控制干式蚀刻加工的时间或于湿式蚀刻加工中选用适当的溶液以达到射极与基极层材料间的选择性蚀刻，使蚀刻终止于该基极层211；制作完成该基极电极接触区之后，再于该基极电极接触区之内以曝光显影技术定义一集极电极接触区；蚀刻位于该集极电极接触区内的基极层211以及集极层209，并通过控制蚀刻加工使蚀刻终止于次集极层207；在该基极电极接触区内设置一基极电极221，并使该基极电极221与该基极层211形成欧姆接触；在该集极电极接触区内设置一集极电极219，并使该集极电极219与该次集极层207形成欧姆接触；在该射极层213上设置一射极电极223，并使该射极电极223与该射极层213形成欧姆接触。
请参阅图5所示，为本发明的另一实施例的剖面结构示意图。其主要结构与图4所示的实施例大致相同，但是，在该射极层213与该射极电极223之间，设置一射极覆盖层215，通常该射极覆盖层215是以硅（Si）掺杂的n型砷化镓（GaAs）构成为较佳，该射极覆盖层215亦可由一n型砷化铝镓（AlGaAs）层或多层n型砷化镓层/砷化铝镓(GaAs/AlGaAs)层的混合组成所构成；因为射极覆盖层215的设置，在制作该基极电极接触区(第8图的步骤B)时需增加一道蚀刻加工，先蚀刻位于该基极电极接触区内的射极覆盖层215，之后再蚀刻位于该基极电极接触区内的射极层213；于该射极覆盖层215上设置一射极电极223，并使该射极电极223与该射极覆盖层215形成欧姆接触。
再请参阅图6所示，为本发明的另一实施例的剖面结构示意图。其主要结构与图4所示的实施例大致相同，但是，在该射极层213与该射极电极223之间，设置一射极接触层217，通常该射极接触层217是由n型砷化铟镓（InGaAs）所构成，其掺杂材料以碲(Te)、硅（Si）等材料为较佳；在蚀刻位于该基极电极接触区内的射极层213(图8的步骤B)之前，需增加一道蚀刻加工用以蚀刻该射极接触层217；在此结构中，该射极电极223是与该射极接触层217形成欧姆接触。
再请参阅图7所示，为本发明的另一实施例的剖面结构示意图。其主要结构与图6所示的实施例大致相同，但是，在该射极层213与该射极接触层217之间，设置一射极覆盖层215，通常该射极覆盖层215是由n型砷化镓（GaAs）、n型砷化铝镓（AlGaAs）、或n型砷化镓/砷化铝镓(GaAs/AlGaAs)的混合组成所构成，其掺杂材料以硅（Si）等材料为较佳；制作该基极电极接触区时，在蚀刻位于该基极电极接触区内的射极接触层217以及位于该基极电极接触区内的射极层213之间，需增加一道蚀刻加工，用以蚀刻位于该基极电极接触区内的射极覆盖层215。
综上所述，本发明确实可达到预期的目的，而提供一种于一缓冲层采用了一p型掺杂缓冲层以改善电流增益的异质接面双极晶体管，大幅降低其导通电阻率，并可同时增强其放大器的放大效率，增加电流增益，本发明并提供生产具有良好元件可靠度的加工方法。其确具产业利用的价值，爰依法提出专利申请。
又上述说明与图式仅是用以说明本发明的实施例，凡熟于此业技艺的人士，仍可做等效的局部变化与修饰，其并未脱离本发明的技术与精神。
Claims (16)
1.一种异质接面双极晶体管结构，其特征在于，包括：
一基板；
一p型掺杂缓冲层，是形成于该基板之上；
一次集极层，是形成于该p型掺杂缓冲层之上；
一集极层，是形成于该次集极层之上；
一基极层，是形成于该集极层之上；
一射极层，是形成于该基极层之上；
一集极电极，是设置于该次集极层的一端；
一基极电极，是设置于该基极层的一端；
一射极电极，是设置于该射极层之上。
2.根据权利要求1所述的异质接面双极晶体管结构，其特征在于，构成该p型掺杂缓冲层的材料为砷化镓、砷化铝镓、磷化铟镓、磷化铟铝、磷砷化铟镓或磷化铝镓铟。
3.根据权利要求1所述的异质接面双极晶体管结构，其特征在于，该p型掺杂缓冲层的掺杂材料是选自于由下列所组成的群组：碳、锌、镁、铍、硅、硫、碲、以及上述材料的组合物。
4.根据权利要求1所述的异质接面双极晶体管结构，其特征在于，该p型掺杂缓冲层的厚度为大于小于
5.根据权利要求1所述的异质接面双极晶体管结构，其特征在于，介于该射极层与该射极电极之间，更设置一射极覆盖层。
6.根据权利要求5所述的异质接面双极晶体管结构，其特征在于，介于该射极覆盖层与该射极电极之间，更设置一射极接触层。
7.根据权利要求1所述的异质接面双极晶体管结构，其特征在于，介于该射极层与该射极电极之间，更设置一射极接触层。
8.一种异质接面双极晶体管改良结构的加工方法，其特征在于，包括以下步骤：
于一基板上，依序形成一p型掺杂缓冲层、一次集极层、一集极层、一基极层、一射极层；
以曝光显影技术定义出一基极电极接触区，并对该基极电极接触区进行蚀刻，通过控制蚀刻加工，使蚀刻终止于该基极层；
于该基极电极接触区之内，以曝光显影技术定义出一集极电极接触区，并对该集极电极接触区进行蚀刻，通过控制蚀刻加工，使蚀刻终止于该次集极层；
在该集极电极接触区内设置一集极电极，并使该集极电极与该次集极层形成欧姆接触；
在该基极电极接触区内，该基极层之上，设置一基极电极，并使该基极电极与该基极层形成欧姆接触；以及
在该射极层上，设置一射极电极。
9.根据权利要求8所述的加工方法，其特征在于，构成该p型掺杂缓冲层的材料为砷化镓、砷化铝镓、磷化铟镓、磷化铟铝、磷砷化铟镓或磷化铝镓铟。
10.根据权利要求8所述的加工方法，其特征在于，该p型掺杂缓冲层的掺杂材料是选自于由下列所组成的群组：碳、锌、镁、铍、硅、硫、碲、以及前述材料的组合物。
11.根据权利要求8所述的加工方法，其特征在于，该p型掺杂缓冲层的厚度是大于
小于
12.根据权利要求8所述的加工方法，其特征在于，该射极电极是与该射极层形成欧姆接触。
13.根据权利要求8所述的加工方法，其特征在于，介于该射极层与该射极电极之间，更设置一射极覆盖层。
14.根据权利要求13所述的加工方法，其特征在于，该射极电极是与该射极覆盖层形成欧姆接触。
15.根据权利要求13所述的加工方法，其特征在于，介于该射极覆盖层与该射极电极之间，更设置一射极接触层，且该射极电极是与该射极接触层形成欧姆接触。
16.根据权利要求8所述的加工方法，其特征在于，介于该射极层与该射极电极之间，更设置一射极接触层，且该射极电极是与该射极接触层形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101798522A CN103456777A (zh) | 2012-06-01 | 2012-06-01 | 具高电流增益的异质接面双极晶体管结构及其加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101798522A CN103456777A (zh) | 2012-06-01 | 2012-06-01 | 具高电流增益的异质接面双极晶体管结构及其加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103456777A true CN103456777A (zh) | 2013-12-18 |
Family
ID=49738957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101798522A Pending CN103456777A (zh) | 2012-06-01 | 2012-06-01 | 具高电流增益的异质接面双极晶体管结构及其加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103456777A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819262A (zh) * | 2005-01-26 | 2006-08-16 | 索尼株式会社 | 半导体器件 |
| CN1870292A (zh) * | 2005-05-25 | 2006-11-29 | 索尼株式会社 | 异质结半导体器件及其制造方法 |
| CN1983627A (zh) * | 2005-12-13 | 2007-06-20 | 日立电线株式会社 | 晶体管用外延晶片及晶体管 |
-
2012
- 2012-06-01 CN CN2012101798522A patent/CN103456777A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819262A (zh) * | 2005-01-26 | 2006-08-16 | 索尼株式会社 | 半导体器件 |
| CN1870292A (zh) * | 2005-05-25 | 2006-11-29 | 索尼株式会社 | 异质结半导体器件及其制造方法 |
| CN1983627A (zh) * | 2005-12-13 | 2007-06-20 | 日立电线株式会社 | 晶体管用外延晶片及晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004521485A (ja) | 格子整合されたベース層を有するバイポーラトランジスタ | |
| US10418468B2 (en) | Semiconductor device with multiple HBTS having different emitter ballast resistances | |
| CN105374861A (zh) | 具有阻隔层结构的异质接面双极性晶体管 | |
| CN102054862A (zh) | 锑化物高电子迁移率晶体管及其制造方法 | |
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN103077964A (zh) | 改进p-GaN薄膜欧姆接触的材料结构及其制备方法 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| US9397204B2 (en) | Heterojunction bipolar transistor with two base layers | |
| JPH08293505A (ja) | 化合物半導体装置及びその製造方法 | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| JP2008004807A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7170112B2 (en) | Graded-base-bandgap bipolar transistor having a constant—bandgap in the base | |
| WO2020087271A1 (zh) | 半导体结构及其制造方法 | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN103456777A (zh) | 具高电流增益的异质接面双极晶体管结构及其加工方法 | |
| US8101973B2 (en) | Transistor | |
| TWI495099B (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 | |
| WO2016098778A1 (ja) | 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ | |
| TW201603142A (zh) | 異質接合雙極性電晶體用磊晶晶圓及異質接合雙極性電晶體 | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| CN117012814B (zh) | InP基异质结双极性晶体管的外延结构及其制备方法 | |
| US20150380531A1 (en) | Heterojunction bipolar transistor with improved current gain | |
| JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20130341681A1 (en) | Heterojunction bipolar transistor with improved current gain and a fabrication method thereof | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131218 |