JPH08293505A - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法Info
- Publication number
- JPH08293505A JPH08293505A JP7099189A JP9918995A JPH08293505A JP H08293505 A JPH08293505 A JP H08293505A JP 7099189 A JP7099189 A JP 7099189A JP 9918995 A JP9918995 A JP 9918995A JP H08293505 A JPH08293505 A JP H08293505A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- compound semiconductor
- semiconductor device
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 150000001875 compounds Chemical class 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 9
- 239000002131 composite material Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- ZGNPLWZYVAFUNZ-UHFFFAOYSA-N tert-butylphosphane Chemical compound CC(C)(C)P ZGNPLWZYVAFUNZ-UHFFFAOYSA-N 0.000 claims description 4
- 125000005842 heteroatom Chemical group 0.000 abstract 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 240000002329 Inga feuillei Species 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- QTQRGDBFHFYIBH-UHFFFAOYSA-N tert-butylarsenic Chemical compound CC(C)(C)[As] QTQRGDBFHFYIBH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体装置及びその製造方法に関し、
ヘテロ接合界面におけるキャリアの枯渇を低減し、積層
方向の直列抵抗を低減する。 【構成】 一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層４とそ
の上に設けたＡｓを含む一導電型III-Ｖ族化合物半導体
層６との界面に、拡散係数の小さな一導電型の導電型決
定不純物のプレーナドーピング層５を設ける。
ヘテロ接合界面におけるキャリアの枯渇を低減し、積層
方向の直列抵抗を低減する。 【構成】 一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層４とそ
の上に設けたＡｓを含む一導電型III-Ｖ族化合物半導体
層６との界面に、拡散係数の小さな一導電型の導電型決
定不純物のプレーナドーピング層５を設ける。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体装置及びそ
の製造方法に関するものであり、特に、キャップ層界面
における高抵抗層の発生を防止したヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）或いは高電子移動度トランジ
スタ（ＨＥＭＴ）等の化合物半導体装置及びその製造方
法に関するものである。
の製造方法に関するものであり、特に、キャップ層界面
における高抵抗層の発生を防止したヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）或いは高電子移動度トランジ
スタ（ＨＥＭＴ）等の化合物半導体装置及びその製造方
法に関するものである。
【０００２】
【従来の技術】近年のコンピュータシステムの高速化や
通信システムの高性能化の要求に伴い、ＨＢＴ或いはＨ
ＥＭＴ等の化合物半導体を用いた高速論理素子或いは高
速パワー素子の改良が進んでいる。
通信システムの高性能化の要求に伴い、ＨＢＴ或いはＨ
ＥＭＴ等の化合物半導体を用いた高速論理素子或いは高
速パワー素子の改良が進んでいる。
【０００３】例えば、従来、ＨＢＴにおいてはエミッタ
／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合によ
り構成されるのが一般的であったが、最近は、デバイス
特性向上或いは信頼性向上の観点からエミッタ層をＡｌ
ＧａＡｓ層からＩｎＧａＰ層に置き換えることが検討さ
れ、一部においては作製されている。
／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合によ
り構成されるのが一般的であったが、最近は、デバイス
特性向上或いは信頼性向上の観点からエミッタ層をＡｌ
ＧａＡｓ層からＩｎＧａＰ層に置き換えることが検討さ
れ、一部においては作製されている。
【０００４】これは、活性な原子であるＡｌを含むＡｌ
ＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧ
ａＡｓ層に深い準位に起因する多くの非発光性再結合中
心が形成され、この非発光性再結合中心を介してＨＢＴ
の劣化が進行するためであり、Ａｌを含まないＩｎＧａ
Ｐ層をエミッタ層として用いることによって劣化の問題
を解決しようとするものである。
ＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧ
ａＡｓ層に深い準位に起因する多くの非発光性再結合中
心が形成され、この非発光性再結合中心を介してＨＢＴ
の劣化が進行するためであり、Ａｌを含まないＩｎＧａ
Ｐ層をエミッタ層として用いることによって劣化の問題
を解決しようとするものである。
【０００５】ここで、ＩｎＧａＰ層をエミッタ層として
用いたＨＢＴを図５を参照して説明する。 図５参照 まず、ＭＯＶＰＥ法（有機金属気相成長法）を用いて、
半絶縁性ＧａＡｓ基板１０上に、ｎ型ＧａＡｓサブコレ
クタ層１１、ＧａＡｓコレクタ層１２、ｐ型ＧａＡｓベ
ース層１３、Ｓｉドープｎ型ＩｎＧａＰエミッタ層１
４、及び、Ｓｉドープｎ型ＧａＡｓキャップ層１６を連
続して成長させる。
用いたＨＢＴを図５を参照して説明する。 図５参照 まず、ＭＯＶＰＥ法（有機金属気相成長法）を用いて、
半絶縁性ＧａＡｓ基板１０上に、ｎ型ＧａＡｓサブコレ
クタ層１１、ＧａＡｓコレクタ層１２、ｐ型ＧａＡｓベ
ース層１３、Ｓｉドープｎ型ＩｎＧａＰエミッタ層１
４、及び、Ｓｉドープｎ型ＧａＡｓキャップ層１６を連
続して成長させる。
【０００６】次いで、所定のエッチングを施して、ｐ型
ＧａＡｓベース層１３及びｎ型ＧａＡｓサブコレクタ層
１１の一部を露出させると共に、エミッタ電極１７、ベ
ース電極１８、及び、コレクタ電極１９を形成してｎｐ
ｎ型ＨＢＴが完成する。このような構成にすることによ
って、劣化の少ないＨＢＴを得ることができる。
ＧａＡｓベース層１３及びｎ型ＧａＡｓサブコレクタ層
１１の一部を露出させると共に、エミッタ電極１７、ベ
ース電極１８、及び、コレクタ電極１９を形成してｎｐ
ｎ型ＨＢＴが完成する。このような構成にすることによ
って、劣化の少ないＨＢＴを得ることができる。
【０００７】次に、図６を参照して、従来提案されてい
るＩｎＧａＰ層をキャリア供給層としたＨＥＭＴについ
て説明する。 図６参照 まず、ＭＯＶＰＥ法を用いて、半絶縁性ＧａＡｓ基板２
１上に、ｉ型ＧａＡｓバッファ層２２、ｉ型ＧａＡｓ電
子走行層２３、ｉ型ＩｎＧａＰスペーサ層２４、ｎ型Ｉ
ｎＧａＰ電子供給層２５、ｎ型ＧａＡｓキャップ層２７
を連続して成長させる。
るＩｎＧａＰ層をキャリア供給層としたＨＥＭＴについ
て説明する。 図６参照 まず、ＭＯＶＰＥ法を用いて、半絶縁性ＧａＡｓ基板２
１上に、ｉ型ＧａＡｓバッファ層２２、ｉ型ＧａＡｓ電
子走行層２３、ｉ型ＩｎＧａＰスペーサ層２４、ｎ型Ｉ
ｎＧａＰ電子供給層２５、ｎ型ＧａＡｓキャップ層２７
を連続して成長させる。
【０００８】次いで、ゲート領域のｎ型ＧａＡｓキャッ
プ層２７を除去して、露出したｎ型ＩｎＧａＰ電子供給
層２５上にＡｌゲート電極２８を設けると共に、残存す
るｎ型ＧａＡｓキャップ層２７にソース・ドレイン電極
２９を形成してｎチャネル型ＨＥＭＴが完成する。
プ層２７を除去して、露出したｎ型ＩｎＧａＰ電子供給
層２５上にＡｌゲート電極２８を設けると共に、残存す
るｎ型ＧａＡｓキャップ層２７にソース・ドレイン電極
２９を形成してｎチャネル型ＨＥＭＴが完成する。
【０００９】
【発明が解決しようとする課題】しかし、従来のＨＢＴ
やＨＥＭＴのように、ＩｎＧａＰ層上にキャップ層とし
てＧａＡｓ層等のＡｓを含むIII-Ｖ族化合物半導体層を
連続して結晶成長させた場合に、成長界面であるヘテロ
接合界面において構成元素が互いに交じり合い、キャリ
アが著しく枯渇して高抵抗層（図５の２０、及び、図６
の３０）が形成され、エミッタ抵抗或いはソース・ドレ
イン抵抗が高くなって高周波特性等の素子特性が低下す
る問題が生ずる。
やＨＥＭＴのように、ＩｎＧａＰ層上にキャップ層とし
てＧａＡｓ層等のＡｓを含むIII-Ｖ族化合物半導体層を
連続して結晶成長させた場合に、成長界面であるヘテロ
接合界面において構成元素が互いに交じり合い、キャリ
アが著しく枯渇して高抵抗層（図５の２０、及び、図６
の３０）が形成され、エミッタ抵抗或いはソース・ドレ
イン抵抗が高くなって高周波特性等の素子特性が低下す
る問題が生ずる。
【００１０】このようなキャリアの枯渇は、構成元素が
互いに混じり合うヘテロ接合界面におけるトラップの発
生、不純物の取り込まれ率の低下、或いは、不純物の活
性化率の低下等の複合要因によって生ずるものと考えら
れている。
互いに混じり合うヘテロ接合界面におけるトラップの発
生、不純物の取り込まれ率の低下、或いは、不純物の活
性化率の低下等の複合要因によって生ずるものと考えら
れている。
【００１１】例えば、従来のＨＢＴにおいて、エミッタ
電極１７の大きさを２×５μｍ2 として、オープンコレ
クタでエミッタ抵抗を測定した場合、３５−４０Ωと高
くなり、また、高周波特性のｆT 及びｆmax は夫々２０
ＧＨｚ及び５０ＧＨｚとなり、所期の特性が得られな
い。
電極１７の大きさを２×５μｍ2 として、オープンコレ
クタでエミッタ抵抗を測定した場合、３５−４０Ωと高
くなり、また、高周波特性のｆT 及びｆmax は夫々２０
ＧＨｚ及び５０ＧＨｚとなり、所期の特性が得られな
い。
【００１２】したがって、本発明は、Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層（ＩｎＧａＰ層）４とＡｓを含むIII-Ｖ族化
合物半導体層とのヘテロ接合界面におけるキャリアの枯
渇を低減して、積層方向の直列抵抗を低減することを目
的とする。
1-x-y Ｐ層（ＩｎＧａＰ層）４とＡｓを含むIII-Ｖ族化
合物半導体層とのヘテロ接合界面におけるキャリアの枯
渇を低減して、積層方向の直列抵抗を低減することを目
的とする。
【００１３】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して課題を解決する
ための手段を説明する。なお、図１（ａ）はＨＢＴの断
面図であり、また、図１（ｂ）は図１（ａ）に示したＨ
ＢＴのエミッタ層４及びキャップ層６の形成工程におけ
る原料切り換えシーケンスを示す図である。
成の説明図であり、この図１を参照して課題を解決する
ための手段を説明する。なお、図１（ａ）はＨＢＴの断
面図であり、また、図１（ｂ）は図１（ａ）に示したＨ
ＢＴのエミッタ層４及びキャップ層６の形成工程におけ
る原料切り換えシーケンスを示す図である。
【００１４】図１参照 （１）本発明は、化合物半導体装置において、一導電型
Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４とその上に設けたＡｓを
含む一導電型III-Ｖ族化合物半導体層６との界面に、拡
散係数の小さな一導電型の導電型決定不純物のプレーナ
ドーピング層５を設けたことを特徴とする。
Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４とその上に設けたＡｓを
含む一導電型III-Ｖ族化合物半導体層６との界面に、拡
散係数の小さな一導電型の導電型決定不純物のプレーナ
ドーピング層５を設けたことを特徴とする。
【００１５】（２）また、本発明は、上記（１）におい
て、一導電型Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４はｘ＝０の
ｎ型ＩｎＧａＰであり、且つ、拡散係数の小さな一導電
型の導電型決定不純物がＳｉであることを特徴とする。
て、一導電型Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４はｘ＝０の
ｎ型ＩｎＧａＰであり、且つ、拡散係数の小さな一導電
型の導電型決定不純物がＳｉであることを特徴とする。
【００１６】（３）また、本発明は、上記（１）または
（２）において、Ａｓを含む一導電型III-Ｖ族化合物半
導体層６が、一導電型ＧａＡｓ層、一導電型ＡｌＧａＡ
ｓ層、及び、一導電型ＧａＡｓ／ＡｌＧａＡｓヘテロ接
合複合層の内のいずれかであることを特徴とする。
（２）において、Ａｓを含む一導電型III-Ｖ族化合物半
導体層６が、一導電型ＧａＡｓ層、一導電型ＡｌＧａＡ
ｓ層、及び、一導電型ＧａＡｓ／ＡｌＧａＡｓヘテロ接
合複合層の内のいずれかであることを特徴とする。
【００１７】（４）また、本発明は上記（１）乃至
（３）のいずれかにおいて、一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層４がエミッタ層であり、且つ、Ａｓを含む一
導電型III-Ｖ族化合物半導体層６がキャップ層であるヘ
テロ接合バイポーラトランジスタであることを特徴とす
る。
（３）のいずれかにおいて、一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層４がエミッタ層であり、且つ、Ａｓを含む一
導電型III-Ｖ族化合物半導体層６がキャップ層であるヘ
テロ接合バイポーラトランジスタであることを特徴とす
る。
【００１８】（５）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層がキャリア供給層であり、且つ、Ａｓを含む
一導電型III-Ｖ族化合物半導体層がキャップ層である高
電子移動度トランジスタであることを特徴とする。
（３）のいずれかにおいて、一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層がキャリア供給層であり、且つ、Ａｓを含む
一導電型III-Ｖ族化合物半導体層がキャップ層である高
電子移動度トランジスタであることを特徴とする。
【００１９】（６）また、本発明は、化合物半導体装置
の製造方法において、一導電型Ａｌ x Ｉｎy Ｇａ1-x-y
Ｐ層４上にＡｓを含む一導電型III-Ｖ族化合物半導体層
６を成長させる際に、一導電型Ａｌx Ｉｎy Ｇａ1-x-y
Ｐ層４の成長終端面に拡散係数の小さな一導電型の導電
型決定不純物をリン雰囲気化でプレーナドーピングし、
その後Ａｓを含む一導電型III-Ｖ族化合物半導体層をエ
ピタキシャル成長させることを特徴とする。
の製造方法において、一導電型Ａｌ x Ｉｎy Ｇａ1-x-y
Ｐ層４上にＡｓを含む一導電型III-Ｖ族化合物半導体層
６を成長させる際に、一導電型Ａｌx Ｉｎy Ｇａ1-x-y
Ｐ層４の成長終端面に拡散係数の小さな一導電型の導電
型決定不純物をリン雰囲気化でプレーナドーピングし、
その後Ａｓを含む一導電型III-Ｖ族化合物半導体層をエ
ピタキシャル成長させることを特徴とする。
【００２０】（７）また、本発明は、上記（６）におい
て、一導電型Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４はｘ＝０の
ｎ型ＩｎＧａＰであり、且つ、拡散係数の小さな一導電
型の導電型決定不純物がＳｉであることを特徴とする。
て、一導電型Ａｌx Ｉｎy Ｇａ1-x- y Ｐ層４はｘ＝０の
ｎ型ＩｎＧａＰであり、且つ、拡散係数の小さな一導電
型の導電型決定不純物がＳｉであることを特徴とする。
【００２１】（８）また、本発明は、上記（７）におい
て、Ｓｉの供給源がＳｉＨ4 またはＳｉ2 Ｈ6 のいずれ
かであることを特徴とする。
て、Ｓｉの供給源がＳｉＨ4 またはＳｉ2 Ｈ6 のいずれ
かであることを特徴とする。
【００２２】（９）また、本発明は、上記（６）乃至
（８）のいずれかにおいて、エピタキシャル成長を有機
金属気相成長法によって行うことを特徴とする。
（８）のいずれかにおいて、エピタキシャル成長を有機
金属気相成長法によって行うことを特徴とする。
【００２３】（１０）また、本発明は、上記（６）乃至
（９）のいずれかにおいて、リンの供給源がＰＨ3 また
はターシャリブチルフォスフィンのいずれかであること
を特徴とする。
（９）のいずれかにおいて、リンの供給源がＰＨ3 また
はターシャリブチルフォスフィンのいずれかであること
を特徴とする。
【００２４】
【作用】一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層４とその
上に設けたＡｓを含む一導電型III-Ｖ族化合物半導体層
６との接合界面に、拡散係数の小さな一導電型の導電型
決定不純物を用いたプレーナドーピング層５を設けたこ
とによって、プレーナドーピング層５の不純物が必要以
上に拡散することがないのでヘテロ接合界面におけるキ
ャリアの枯渇を補償することができる。
上に設けたＡｓを含む一導電型III-Ｖ族化合物半導体層
６との接合界面に、拡散係数の小さな一導電型の導電型
決定不純物を用いたプレーナドーピング層５を設けたこ
とによって、プレーナドーピング層５の不純物が必要以
上に拡散することがないのでヘテロ接合界面におけるキ
ャリアの枯渇を補償することができる。
【００２５】この事情を、図２を参照して説明するが、
図２はキャリア濃度が４×１０17ｃｍ-3のｎ型ＩｎＧａ
Ｐ層上に、キャリア層濃度が４×１０17ｃｍ-3で３００
ｎｍ（０．３μｍ）のＧａＡｓ層を成長させる際に、Ｓ
ｉプレーナドーピング層１５を設けない場合（図の）
及び設けた場合（図の）のキャリア濃度分布を示すも
のである。
図２はキャリア濃度が４×１０17ｃｍ-3のｎ型ＩｎＧａ
Ｐ層上に、キャリア層濃度が４×１０17ｃｍ-3で３００
ｎｍ（０．３μｍ）のＧａＡｓ層を成長させる際に、Ｓ
ｉプレーナドーピング層１５を設けない場合（図の）
及び設けた場合（図の）のキャリア濃度分布を示すも
のである。
【００２６】図２参照 Ｓｉプレーナドーピング層１５を設けない場合には、曲
線で示すように表面から約０．３μｍの深さにあるｎ
型ＧａＡｓキャップ層１６／ｎ型ＩｎＧａＰエミッタ層
１４のヘテロ接合界面においてキャリア濃度が４×１０
17ｃｍ-3程度に低下して、高抵抗層が形成されており、
積層方向の抵抗率は４×１０-6Ωｃｍ2であった。
線で示すように表面から約０．３μｍの深さにあるｎ
型ＧａＡｓキャップ層１６／ｎ型ＩｎＧａＰエミッタ層
１４のヘテロ接合界面においてキャリア濃度が４×１０
17ｃｍ-3程度に低下して、高抵抗層が形成されており、
積層方向の抵抗率は４×１０-6Ωｃｍ2であった。
【００２７】一方、曲線に示すようにＳｉプレーナド
ーピング層１５を設けた場合には、ｎ型ＧａＡｓキャッ
プ層１６／ｎ型ＩｎＧａＰエミッタ層１４のヘテロ接合
界面において顕著なキャリアの枯渇は見られず、積層方
向の抵抗率は９×１０-7Ωｃｍ2 で、Ｓｉプレーナドー
ピング層１５を設けない場合に比べて１／５程度に低減
している。
ーピング層１５を設けた場合には、ｎ型ＧａＡｓキャッ
プ層１６／ｎ型ＩｎＧａＰエミッタ層１４のヘテロ接合
界面において顕著なキャリアの枯渇は見られず、積層方
向の抵抗率は９×１０-7Ωｃｍ2 で、Ｓｉプレーナドー
ピング層１５を設けない場合に比べて１／５程度に低減
している。
【００２８】また、一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層４をｘ＝０のｎ型ＩｎＧａＰとすることによって、Ｇ
ａＡｓに対して格子整合し、且つ、結晶性の良好な広禁
制帯幅の半導体層を実現することができ、また、拡散係
数の小さな一導電型の導電型決定不純物としてＳｉを用
いることによってヘテロ接合界面における電子の枯渇を
補償することができる。
層４をｘ＝０のｎ型ＩｎＧａＰとすることによって、Ｇ
ａＡｓに対して格子整合し、且つ、結晶性の良好な広禁
制帯幅の半導体層を実現することができ、また、拡散係
数の小さな一導電型の導電型決定不純物としてＳｉを用
いることによってヘテロ接合界面における電子の枯渇を
補償することができる。
【００２９】また、Ａｓを含む一導電型III-Ｖ族化合物
半導体層６が、一導電型ＧａＡｓ層または一導電型Ａｌ
ＧａＡｓ層を用いることによって、Ａｌx Ｉｎy Ｇａ
1-x-yＰ層と格子整合し、且つ、結晶性が良好なキャッ
プ層を得ることができ、また、一導電型ＧａＡｓ／Ａｌ
ＧａＡｓヘテロ接合複合層を用いることによって複合層
を構成するＧａＡｓまたはＡｌＧａＡｓの一方をエッチ
ング停止層として用いることができるので、コンタクト
部近傍の加工精度を高めることができる。
半導体層６が、一導電型ＧａＡｓ層または一導電型Ａｌ
ＧａＡｓ層を用いることによって、Ａｌx Ｉｎy Ｇａ
1-x-yＰ層と格子整合し、且つ、結晶性が良好なキャッ
プ層を得ることができ、また、一導電型ＧａＡｓ／Ａｌ
ＧａＡｓヘテロ接合複合層を用いることによって複合層
を構成するＧａＡｓまたはＡｌＧａＡｓの一方をエッチ
ング停止層として用いることができるので、コンタクト
部近傍の加工精度を高めることができる。
【００３０】また、ヘテロ接合バイポーラトランジスタ
（ＨＢＴ）のエミッタ層を一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層４とし、且つ、キャップ層をＡｓを含む一導
電型III-Ｖ族化合物半導体層６とすることによって、Ｈ
ＢＴのエミッタ抵抗を低減でき、それによって高周波特
性を改善することができる。
（ＨＢＴ）のエミッタ層を一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層４とし、且つ、キャップ層をＡｓを含む一導
電型III-Ｖ族化合物半導体層６とすることによって、Ｈ
ＢＴのエミッタ抵抗を低減でき、それによって高周波特
性を改善することができる。
【００３１】また、高電子移動度トランジスタ（ＨＥＭ
Ｔ）のキャリア供給層を一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層（図４の２５）とし、且つ、キャップ層をＡ
ｓを含む一導電型III-Ｖ族化合物半導体層（図４の２
７）とすることによって、ＨＥＭＴのソース・ドレイン
間抵抗を低減でき、それによって伝達コンダクタンス等
の素子特性を改善することができる。
Ｔ）のキャリア供給層を一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層（図４の２５）とし、且つ、キャップ層をＡ
ｓを含む一導電型III-Ｖ族化合物半導体層（図４の２
７）とすることによって、ＨＥＭＴのソース・ドレイン
間抵抗を低減でき、それによって伝達コンダクタンス等
の素子特性を改善することができる。
【００３２】また、一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層４上にＡｓを含む一導電型III-Ｖ族化合物半導体層６
を成長させる際に、一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層４の成長終端面に拡散係数の小さな一導電型の導電型
決定不純物をリン雰囲気下でプレーナドーピングするこ
とによって、ヘテロ接合界面におけるキャリアの枯渇を
再現性良く補償することができる。なお、リン雰囲気は
一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層中のＰの解離を防
止するために用いるものである。
層４上にＡｓを含む一導電型III-Ｖ族化合物半導体層６
を成長させる際に、一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層４の成長終端面に拡散係数の小さな一導電型の導電型
決定不純物をリン雰囲気下でプレーナドーピングするこ
とによって、ヘテロ接合界面におけるキャリアの枯渇を
再現性良く補償することができる。なお、リン雰囲気は
一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層中のＰの解離を防
止するために用いるものである。
【００３３】また、一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層４をｘ＝０のｎ型ＩｎＧａＰとすることによって、Ｇ
ａＡｓに対して格子整合し、且つ、結晶性の良好な広禁
制帯幅の半導体層を実現することができ、また、拡散係
数の小さな一導電型の導電型決定不純物としてＳｉを用
いることによってヘテロ接合界面における電子の枯渇を
再現性良く補償することができる。
層４をｘ＝０のｎ型ＩｎＧａＰとすることによって、Ｇ
ａＡｓに対して格子整合し、且つ、結晶性の良好な広禁
制帯幅の半導体層を実現することができ、また、拡散係
数の小さな一導電型の導電型決定不純物としてＳｉを用
いることによってヘテロ接合界面における電子の枯渇を
再現性良く補償することができる。
【００３４】また、Ｓｉの供給源としてＳｉＨ4 を用い
た場合には、ＳｉＨ4 はシリコンプロセスにおいて常用
されているので取扱が容易になり、また、Ｓｉ源として
Ｓｉ 2 Ｈ6 を用いた場合には、ＳｉＨ4 に比べて分解し
やすく且つ１分子中に２つのＳｉを有しているので、Ｓ
ｉを高濃度にドープすることが容易になる。
た場合には、ＳｉＨ4 はシリコンプロセスにおいて常用
されているので取扱が容易になり、また、Ｓｉ源として
Ｓｉ 2 Ｈ6 を用いた場合には、ＳｉＨ4 に比べて分解し
やすく且つ１分子中に２つのＳｉを有しているので、Ｓ
ｉを高濃度にドープすることが容易になる。
【００３５】また、エピタキシャル成長を有機金属気相
成長法（ＭＯＶＰＥ法）によって行うことによって、高
品位の結晶を膜厚の制御性良く、且つ、高い生産性で製
造することができる。
成長法（ＭＯＶＰＥ法）によって行うことによって、高
品位の結晶を膜厚の制御性良く、且つ、高い生産性で製
造することができる。
【００３６】また、リンの供給源としてＰＨ3 を用いた
場合には、ＰＨ3 はシリコンプロセスにおいて常用され
ているので取扱が容易になり、また、リンの供給源とし
てターシャリブチルフォスフィンを用いた場合には、Ｐ
Ｈ3 を使用する場合に比べて安全性が高まる。
場合には、ＰＨ3 はシリコンプロセスにおいて常用され
ているので取扱が容易になり、また、リンの供給源とし
てターシャリブチルフォスフィンを用いた場合には、Ｐ
Ｈ3 を使用する場合に比べて安全性が高まる。
【００３７】
【実施例】図３を参照して、本発明の第１の実施例を説
明する。なお、図３（ａ）は本発明の第１の実施例のｎ
ｐｎ型ＨＢＴの断面図を示すものであり、また、図３
（ｂ）はエミッタ層及びキャップ層の成長工程における
原料ガスの供給切り換えシーケンスを示す図である。
明する。なお、図３（ａ）は本発明の第１の実施例のｎ
ｐｎ型ＨＢＴの断面図を示すものであり、また、図３
（ｂ）はエミッタ層及びキャップ層の成長工程における
原料ガスの供給切り換えシーケンスを示す図である。
【００３８】図３（ａ）及び（ｂ）参照 まず、減圧ＭＯＶＰＥ法（有機金属気相成長法）を用い
て、半絶縁性ＧａＡｓ基板１０上に、成長室の圧力が
０．１気圧とし、基板温度を６５０℃とした状態で、ト
リメチルガリウム（ＴＭＧａ）を２６ｓｃｃｍ、ＡｓＨ
3 を７０ｓｃｃｍ（水素希釈で３７０ｓｃｃｍ）、不純
物源としてのＳｉ2 Ｈ6 を１５０ｓｃｃｍ流して不純物
濃度が４×１０18ｃｍ-3で厚さが５００ｎｍのｎ型Ｇａ
Ａｓサブコレクタ層１１を成長させたのち、Ｓｉ2 Ｈ6
の供給を停止して厚さが５００ｎｍのノンドープのＧａ
Ａｓコレクタ層１２を成長させ、次いで、不純物源をＳ
ｉ2Ｈ6 から四臭化炭素（ＣＢｒ4 ）に切替え、８０ｓ
ｃｃｍ流した状態で不純物濃度が４×１０19ｃｍ-3で厚
さが１００ｎｍのｐ型ＧａＡｓベース層１３を成長させ
る。
て、半絶縁性ＧａＡｓ基板１０上に、成長室の圧力が
０．１気圧とし、基板温度を６５０℃とした状態で、ト
リメチルガリウム（ＴＭＧａ）を２６ｓｃｃｍ、ＡｓＨ
3 を７０ｓｃｃｍ（水素希釈で３７０ｓｃｃｍ）、不純
物源としてのＳｉ2 Ｈ6 を１５０ｓｃｃｍ流して不純物
濃度が４×１０18ｃｍ-3で厚さが５００ｎｍのｎ型Ｇａ
Ａｓサブコレクタ層１１を成長させたのち、Ｓｉ2 Ｈ6
の供給を停止して厚さが５００ｎｍのノンドープのＧａ
Ａｓコレクタ層１２を成長させ、次いで、不純物源をＳ
ｉ2Ｈ6 から四臭化炭素（ＣＢｒ4 ）に切替え、８０ｓ
ｃｃｍ流した状態で不純物濃度が４×１０19ｃｍ-3で厚
さが１００ｎｍのｐ型ＧａＡｓベース層１３を成長させ
る。
【００３９】続いて、成長室の圧力が０．１気圧となる
ようにすると共に、トリメチルインジウム（ＴＭＩｎ）
を２００ｓｃｃｍ、トリエチルガリウム（ＴＥＧａ）を
８０ｓｃｃｍ、ＰＨ3 を２００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を２ｓｃｃｍ流して不純物濃度が４×１
０17ｃｍ-3で厚さが５０ｎｍのＳｉドープｎ型ＩｎＧａ
Ｐエミッタ層１４を形成する。
ようにすると共に、トリメチルインジウム（ＴＭＩｎ）
を２００ｓｃｃｍ、トリエチルガリウム（ＴＥＧａ）を
８０ｓｃｃｍ、ＰＨ3 を２００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を２ｓｃｃｍ流して不純物濃度が４×１
０17ｃｍ-3で厚さが５０ｎｍのＳｉドープｎ型ＩｎＧａ
Ｐエミッタ層１４を形成する。
【００４０】続いて、ＴＭＩｎ及びＴＥＧａの供給を停
止すると共に、ＰＨ3 を１００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を５ｓｃｃｍ、１分間流すことによって
Ｓｉプレーナドーピング層１５を形成する。
止すると共に、ＰＨ3 を１００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を５ｓｃｃｍ、１分間流すことによって
Ｓｉプレーナドーピング層１５を形成する。
【００４１】続いて、ＰＨ3 の供給を停止して、再び、
成長室の圧力が０．１気圧となるようにすると共に、ト
リメチルガリウム（ＴＭＧａ）を２６ｓｃｃｍ、ＡｓＨ
3 を７０ｓｃｃｍ、不純物源としてのＳｉ2 Ｈ6 を１
６．７ｓｃｃｍ流して不純物濃度が４×１０17ｃｍ-3で
厚さが３００ｎｍのＳｉドープｎ型ＧａＡｓキャップ層
１６を連続して成長させる。
成長室の圧力が０．１気圧となるようにすると共に、ト
リメチルガリウム（ＴＭＧａ）を２６ｓｃｃｍ、ＡｓＨ
3 を７０ｓｃｃｍ、不純物源としてのＳｉ2 Ｈ6 を１
６．７ｓｃｃｍ流して不純物濃度が４×１０17ｃｍ-3で
厚さが３００ｎｍのＳｉドープｎ型ＧａＡｓキャップ層
１６を連続して成長させる。
【００４２】次いで、所定のエッチングを施して、ｐ型
ＧａＡｓベース層１３及びｎ型ＧａＡｓサブコレクタ層
１１の一部を露出させると共に、エミッタ電極１７、ベ
ース電極１８、及び、コレクタ電極１９を形成してｎｐ
ｎ型ＨＢＴが完成する。なお、電極材料としては、Ｔｉ
／ＡｕＧｅ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等を用いる。
ＧａＡｓベース層１３及びｎ型ＧａＡｓサブコレクタ層
１１の一部を露出させると共に、エミッタ電極１７、ベ
ース電極１８、及び、コレクタ電極１９を形成してｎｐ
ｎ型ＨＢＴが完成する。なお、電極材料としては、Ｔｉ
／ＡｕＧｅ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等を用いる。
【００４３】このＳｉプレーナドーピング層１５を設け
たＨＢＴにおいて、エミッタ電極１７の大きさを２×５
μｍ2 として、オープンコレクタでエミッタ抵抗を測定
した場合、９−１１Ωで従来のＨＢＴのエミッタ抵抗の
１／４程度となり、また、高周波特性のｆT 及びｆmax
も夫々５０ＧＨｚ及び９０ＧＨｚで従来のＨＢＴの２倍
程度の特性が得られる。
たＨＢＴにおいて、エミッタ電極１７の大きさを２×５
μｍ2 として、オープンコレクタでエミッタ抵抗を測定
した場合、９−１１Ωで従来のＨＢＴのエミッタ抵抗の
１／４程度となり、また、高周波特性のｆT 及びｆmax
も夫々５０ＧＨｚ及び９０ＧＨｚで従来のＨＢＴの２倍
程度の特性が得られる。
【００４４】次に、図４を参照して、本発明の第２の実
施例を説明する。なお、図４は本発明の第２の実施例の
ｎチャネル型ＨＥＭＴの断面図を示すものである。
施例を説明する。なお、図４は本発明の第２の実施例の
ｎチャネル型ＨＥＭＴの断面図を示すものである。
【００４５】図４参照 まず、ＭＯＶＰＥ法を用いて、半絶縁性ＧａＡｓ基板２
１上に、成長室の圧力が０．１気圧となるようにすると
共に、ＴＭＧａを２６ｓｃｃｍ、ＡｓＨ3 を７０ｓｃｃ
ｍ流して厚さが１μｍのｉ型ＧａＡｓバッファ層２２及
び厚さが５００ｎｍのｉ型ＧａＡｓ電子走行層２３を順
次成長させる。
１上に、成長室の圧力が０．１気圧となるようにすると
共に、ＴＭＧａを２６ｓｃｃｍ、ＡｓＨ3 を７０ｓｃｃ
ｍ流して厚さが１μｍのｉ型ＧａＡｓバッファ層２２及
び厚さが５００ｎｍのｉ型ＧａＡｓ電子走行層２３を順
次成長させる。
【００４６】続いて、成長室の圧力が０．１気圧となる
ようにすると共に、ＴＭＩｎを２００ｓｃｃｍ、ＴＥＧ
ａを８０ｓｃｃｍ、ＰＨ3 を２００ｓｃｃｍ流して厚さ
が２ｎｍのｉ型ＩｎＧａＰスペーサ層２４を成長させた
のち、不純物源としてのＳｉ 2 Ｈ6 を４ｓｃｃｍ導入し
て不純物濃度が１×１０18ｃｍ-3で厚さが５０ｎｍのｎ
型ＩｎＧａＰ電子供給層２５を成長させる。
ようにすると共に、ＴＭＩｎを２００ｓｃｃｍ、ＴＥＧ
ａを８０ｓｃｃｍ、ＰＨ3 を２００ｓｃｃｍ流して厚さ
が２ｎｍのｉ型ＩｎＧａＰスペーサ層２４を成長させた
のち、不純物源としてのＳｉ 2 Ｈ6 を４ｓｃｃｍ導入し
て不純物濃度が１×１０18ｃｍ-3で厚さが５０ｎｍのｎ
型ＩｎＧａＰ電子供給層２５を成長させる。
【００４７】続いて、ＴＭＩｎ及びＴＥＧａの供給を停
止すると共に、ＰＨ3 を１００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を５ｓｃｃｍ、１分間流すことによって
Ｓｉプレーナドーピング層２６を形成する。
止すると共に、ＰＨ3 を１００ｓｃｃｍ、不純物源とし
てのＳｉ2 Ｈ6 を５ｓｃｃｍ、１分間流すことによって
Ｓｉプレーナドーピング層２６を形成する。
【００４８】続いて、ＰＨ3 の供給を停止した後、再
び、成長室の圧力が０．１気圧となるようにすると共
に、ＴＭＧａを２６ｓｃｃｍ、ＡｓＨ3 を７０ｓｃｃ
ｍ、不純物源としてのＳｉ2 Ｈ6 を３０ｓｃｃｍ流して
不純物濃度が１×１０18ｃｍ-3で厚さが５０ｎｍのＳｉ
ドープｎ型ＧａＡｓキャップ層２７を連続して成長させ
る。
び、成長室の圧力が０．１気圧となるようにすると共
に、ＴＭＧａを２６ｓｃｃｍ、ＡｓＨ3 を７０ｓｃｃ
ｍ、不純物源としてのＳｉ2 Ｈ6 を３０ｓｃｃｍ流して
不純物濃度が１×１０18ｃｍ-3で厚さが５０ｎｍのＳｉ
ドープｎ型ＧａＡｓキャップ層２７を連続して成長させ
る。
【００４９】次いで、ゲート領域のｎ型ＧａＡｓキャッ
プ層２７を除去して、露出したｎ型ＩｎＧａＰ電子供給
層２５上にＡｌゲート電極２８を設けると共に、残存す
るｎ型ＧａＡｓキャップ層２７にＡｕＧｅ／Ａｕからな
るソース・ドレイン電極２９を形成してｎチャネル型Ｈ
ＥＭＴが完成する。このような、ＩｎＧａＰ／ＧａＡｓ
系ＨＥＭＴにおいては、ソース・ドレイン間の抵抗が低
減され、伝達コンダクタンス等のＦＥＴ特性が改善され
る。
プ層２７を除去して、露出したｎ型ＩｎＧａＰ電子供給
層２５上にＡｌゲート電極２８を設けると共に、残存す
るｎ型ＧａＡｓキャップ層２７にＡｕＧｅ／Ａｕからな
るソース・ドレイン電極２９を形成してｎチャネル型Ｈ
ＥＭＴが完成する。このような、ＩｎＧａＰ／ＧａＡｓ
系ＨＥＭＴにおいては、ソース・ドレイン間の抵抗が低
減され、伝達コンダクタンス等のＦＥＴ特性が改善され
る。
【００５０】なお、第２の実施例においては、キャリア
走行層としてｉ型ＧａＡｓを用いているが、ｉ型ＩｎＧ
ａＡｓを用いても良いものであり、その場合には、Ｉｎ
ＧａＡｓの混晶比に応じて、ＩｎＧａＰスペーサ層２４
及びＩｎＧａＰ電子供給層の混晶比をＩｎＧａＡｓ電子
供給層と略格子整合するように変えることが望ましい。
走行層としてｉ型ＧａＡｓを用いているが、ｉ型ＩｎＧ
ａＡｓを用いても良いものであり、その場合には、Ｉｎ
ＧａＡｓの混晶比に応じて、ＩｎＧａＰスペーサ層２４
及びＩｎＧａＰ電子供給層の混晶比をＩｎＧａＡｓ電子
供給層と略格子整合するように変えることが望ましい。
【００５１】また、上記第１及び第２の実施例において
は、キャップ層としてＧａＡｓを用いているが、ＧａＡ
ｓの代わりにＩｎＧａＰより禁制帯幅の小さなＡｌＧａ
Ａｓ、或いは、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合複合
層を用いても良く、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合
複合層を用いた場合には、ＧａＡｓとＡｌＧａＡｓのエ
ッチング特性の差を利用した選択エッチングが可能とな
り、エミッタメサ形成工程等のキャップ層近傍の加工が
容易になる。
は、キャップ層としてＧａＡｓを用いているが、ＧａＡ
ｓの代わりにＩｎＧａＰより禁制帯幅の小さなＡｌＧａ
Ａｓ、或いは、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合複合
層を用いても良く、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合
複合層を用いた場合には、ＧａＡｓとＡｌＧａＡｓのエ
ッチング特性の差を利用した選択エッチングが可能とな
り、エミッタメサ形成工程等のキャップ層近傍の加工が
容易になる。
【００５２】また、上記第１及び第２の実施例において
は、エミッタ層或いは電子供給層等の広禁制帯幅層とし
てＩｎＧａＰを用いているが、純粋なＩｎＧａＰに限ら
れるのではなく、Ａｌx Ｉｎy Ｇａ1-x-y Ｐを用いても
良い。
は、エミッタ層或いは電子供給層等の広禁制帯幅層とし
てＩｎＧａＰを用いているが、純粋なＩｎＧａＰに限ら
れるのではなく、Ａｌx Ｉｎy Ｇａ1-x-y Ｐを用いても
良い。
【００５３】また、上記第１及び第２の実施例において
は、プレーナドーピングする際に、Ｓｉ2 Ｈ6 を５ｓｃ
ｃｍ、１分間流しているが、この数値に限定されるもの
ではなく、流量としては１．０〜１０．０ｓｃｃｍの範
囲が好適であり、さらに、供給時間は３０秒〜１２０秒
の範囲が好適である。
は、プレーナドーピングする際に、Ｓｉ2 Ｈ6 を５ｓｃ
ｃｍ、１分間流しているが、この数値に限定されるもの
ではなく、流量としては１．０〜１０．０ｓｃｃｍの範
囲が好適であり、さらに、供給時間は３０秒〜１２０秒
の範囲が好適である。
【００５４】また、上記第１及び第２の実施例において
は、プレーナドーピングする際に、不純物として同じＳ
ｉ2 Ｈ6 を用いる場合にも、異なったＳｉ2 Ｈ6 源を用
いているが、これは短時間に供給量を大幅に異なるよう
にして急峻なプロファイルを再現性良く形成するためで
あり、不純物の供給量を制御性良く変化させることがで
きる場合には異なったＳｉ2 Ｈ6 源を用いる必要はな
い。
は、プレーナドーピングする際に、不純物として同じＳ
ｉ2 Ｈ6 を用いる場合にも、異なったＳｉ2 Ｈ6 源を用
いているが、これは短時間に供給量を大幅に異なるよう
にして急峻なプロファイルを再現性良く形成するためで
あり、不純物の供給量を制御性良く変化させることがで
きる場合には異なったＳｉ2 Ｈ6 源を用いる必要はな
い。
【００５５】また、上記第１及び第２の実施例において
は、Ｓｉ源として分解しやすいＳｉ 2 Ｈ6 を用いている
が、Ｓｉ2 Ｈ6 の代わりにＳｉＨ4 を用いても良いもの
であり、ＳｉＨ4 はシリコンプロセスにおいて常用され
ていているので取扱が容易になるが、Ｓｉ2 Ｈ6 を用い
る場合と同じ成長温度で同じ濃度だけドープするために
は流すＳｉＨ4 の量をＳｉ2 Ｈ6 の場合よりも多くする
必要がある。
は、Ｓｉ源として分解しやすいＳｉ 2 Ｈ6 を用いている
が、Ｓｉ2 Ｈ6 の代わりにＳｉＨ4 を用いても良いもの
であり、ＳｉＨ4 はシリコンプロセスにおいて常用され
ていているので取扱が容易になるが、Ｓｉ2 Ｈ6 を用い
る場合と同じ成長温度で同じ濃度だけドープするために
は流すＳｉＨ4 の量をＳｉ2 Ｈ6 の場合よりも多くする
必要がある。
【００５６】また、上記第１及び第２の実施例において
は、ｎｐｎ型ＨＢＴ或いはｎチャネル型ＨＥＭＴである
ため、Ｓｉプレーナドーピング層１５，２６を設けてい
るが、ｐｎｐ型ＨＢＴ或いはｐチャネル型ＨＥＭＴの場
合には、ｐ型不純物として拡散係数の小さなＣ（炭素）
を用いたＣプレーナドーピング層を設ければ良い。
は、ｎｐｎ型ＨＢＴ或いはｎチャネル型ＨＥＭＴである
ため、Ｓｉプレーナドーピング層１５，２６を設けてい
るが、ｐｎｐ型ＨＢＴ或いはｐチャネル型ＨＥＭＴの場
合には、ｐ型不純物として拡散係数の小さなＣ（炭素）
を用いたＣプレーナドーピング層を設ければ良い。
【００５７】また、上記第１及び第２の実施例において
は、リンの供給源としてＰＨ3 を用いているが、ＰＨ3
の代わりにＰＨ3 よりも安全なターシャリブチルフォス
フィンを用いても良く、また、Ａｓ源としてＡｓＨ3 を
用いているが、ＡｓＨ3 の代わりにターシャリブチルア
ルシンを用いても良い。
は、リンの供給源としてＰＨ3 を用いているが、ＰＨ3
の代わりにＰＨ3 よりも安全なターシャリブチルフォス
フィンを用いても良く、また、Ａｓ源としてＡｓＨ3 を
用いているが、ＡｓＨ3 の代わりにターシャリブチルア
ルシンを用いても良い。
【００５８】また、上記第１及び第２の実施例において
は、ＧａＡｓの成長工程においてＧａ源としてトリメチ
ルガリウム（ＴＭＧａ）を用いているが、トリエチルガ
リウム（ＴＥＧａ）を用いても全く問題が生じないもの
であり、また、ＩｎＧａＰの成長工程においてはＧａ源
として残留不純物が少なく高品位の結晶が得られるトリ
エチルガリウム（ＴＥＧａ）を用いているが、場合によ
ってはトリメチルガリウム（ＴＭＧａ）を用いても良
い。
は、ＧａＡｓの成長工程においてＧａ源としてトリメチ
ルガリウム（ＴＭＧａ）を用いているが、トリエチルガ
リウム（ＴＥＧａ）を用いても全く問題が生じないもの
であり、また、ＩｎＧａＰの成長工程においてはＧａ源
として残留不純物が少なく高品位の結晶が得られるトリ
エチルガリウム（ＴＥＧａ）を用いているが、場合によ
ってはトリメチルガリウム（ＴＭＧａ）を用いても良
い。
【００５９】また、上記第１及び第２の実施例は、ＨＢ
Ｔ及びＨＥＭＴであるが、本発明はこのようなデバイス
に限られるものではなく、ＩｎＧａＰ層をクラッド層と
して用い、且つ、ＧａＡｓ層或いはＩｎＧａＡｓ層をキ
ャップ層として用いた１μｍ帯の半導体発光装置（ＬＥ
Ｄ）或いは半導体レーザ（ＬＤ）も対象とするものであ
る。
Ｔ及びＨＥＭＴであるが、本発明はこのようなデバイス
に限られるものではなく、ＩｎＧａＰ層をクラッド層と
して用い、且つ、ＧａＡｓ層或いはＩｎＧａＡｓ層をキ
ャップ層として用いた１μｍ帯の半導体発光装置（ＬＥ
Ｄ）或いは半導体レーザ（ＬＤ）も対象とするものであ
る。
【００６０】
【発明の効果】本発明によれば、ＩｎＧａＰ層とその上
に設けるＧａＡｓキャップ層とのヘテロ接合界面にプレ
ーナドーピング層を設けることにより高抵抗層の形成を
防止することができ、ＨＢＴにおいてはエミッタ抵抗を
低減して高周波特性を向上することができ、また、ＨＥ
ＭＴにおいてはソース・ドレイン間の抵抗を低減して伝
達コンダクタンスを向上することができる。
に設けるＧａＡｓキャップ層とのヘテロ接合界面にプレ
ーナドーピング層を設けることにより高抵抗層の形成を
防止することができ、ＨＢＴにおいてはエミッタ抵抗を
低減して高周波特性を向上することができ、また、ＨＥ
ＭＴにおいてはソース・ドレイン間の抵抗を低減して伝
達コンダクタンスを向上することができる。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の作用の説明図である。
【図３】本発明の第１の実施例の説明図である。
【図４】本発明の第２の実施例の説明図である。
【図５】従来のＨＢＴの断面図である。
【図６】従来のＨＥＭＴの断面図である。
１ 半絶縁性化合物半導体基板 ２ コレクタ層 ３ ベース層 ４ Ａｌx Ｉｎy Ｇａ1-x-y Ｐエミッタ層 ５ プレーナドーピング層 ６ Ａｓを含むIII-Ｖ族化合物半導体キャップ層 ７ エミッタ電極 ８ ベース電極 ９ コレクタ電極 １０ 半絶縁性ＧａＡｓ基板 １１ ｎ型ＧａＡｓサブコレクタ層 １２ ＧａＡｓコレクタ層 １３ ｐ型ＧａＡｓベース層 １４ ｎ型ＩｎＧａＰエミッタ層 １５ Ｓｉプレーナドーピング層 １６ ｎ型ＧａＡｓキャップ層 １７ エミッタ電極 １８ ベース電極 １９ コレクタ電極 ２０ 高抵抗層 ２１ 半絶縁性ＧａＡｓ基板 ２２ ｉ型ＧａＡｓバッファ層 ２３ ｉ型ＧａＡｓ電子走行層 ２４ ｉ型ＩｎＧａＰスペーサ層 ２５ ｎ型ＩｎＧａＰ電子供給層 ２６ Ｓｉプレーナドーピング層 ２７ ｎ型ＧａＡｓキャップ層 ２８ Ａｌゲート電極 ２９ ソース・ドレイン電極 ３０ 高抵抗層
Claims (10)
- 【請求項１】 一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層と
その上に設けたＡｓを含む一導電型III-Ｖ族化合物半導
体層との界面に、拡散係数の小さな一導電型の導電型決
定不純物のプレーナドーピング層を設けたことを特徴と
する化合物半導体装置。 - 【請求項２】 上記一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層がｘ＝０のｎ型ＩｎＧａＰであり、且つ、上記拡散係
数の小さな一導電型の導電型決定不純物がＳｉであるこ
とを特徴とする請求項１記載の化合物半導体装置。 - 【請求項３】 上記Ａｓを含む一導電型III-Ｖ族化合物
半導体層が、一導電型ＧａＡｓ層、一導電型ＡｌＧａＡ
ｓ層、及び、一導電型ＧａＡｓ／ＡｌＧａＡｓヘテロ接
合複合層のいずれかであることを特徴とする請求項１ま
たは２に記載の化合物半導体装置。 - 【請求項４】 上記化合物半導体装置がヘテロ接合バイ
ポーラトランジスタであり、上記一導電型Ａｌx Ｉｎy
Ｇａ1-x-y Ｐ層が前記ヘテロ接合バイポーラトランジス
タのエミッタ層であり、且つ、上記Ａｓを含む一導電型
III-Ｖ族化合物半導体層がキャップ層であることを特徴
とする請求項１乃至３のいずれか１項に記載の化合物半
導体装置。 - 【請求項５】 上記化合物半導体装置が高電子移動度ト
ランジスタであり、上記一導電型Ａｌx Ｉｎy Ｇａ
1-x-y Ｐ層が前記高電子移動度トランジスタのキャリア
供給層であり、且つ、上記Ａｓを含む一導電型III-Ｖ族
化合物半導体層がキャップ層であることを特徴とする請
求項１乃至３のいずれか１項に記載の化合物半導体装
置。 - 【請求項６】 一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ層上
にＡｓを含む一導電型III-Ｖ族化合物半導体層を成長さ
せる際に、前記一導電型Ａｌx Ｉｎy Ｇａ1- x-y Ｐ層の
成長終端面に拡散係数の小さな一導電型の導電型決定不
純物をリン雰囲気化でプレーナドーピングし、その後、
前記Ａｓを含む一導電型III-Ｖ族化合物半導体層をエピ
タキシャル成長させることを特徴とする化合物半導体装
置の製造方法。 - 【請求項７】 上記一導電型Ａｌx Ｉｎy Ｇａ1-x-y Ｐ
層がｘ＝０のｎ型ＩｎＧａＰであり、且つ、上記拡散係
数の小さな一導電型の導電型決定不純物がＳｉであるこ
とを特徴とする請求項６記載の化合物半導体装置の製造
方法。 - 【請求項８】 上記Ｓｉの供給源がＳｉＨ4 またはＳｉ
2 Ｈ6 のいずれかであることを特徴とする請求項７記載
の化合物半導体装置の製造方法。 - 【請求項９】 上記エピタキシャル成長を有機金属気相
成長法によって行うことを特徴とする請求項６乃至８の
いずれか１項に記載の化合物半導体装置の製造方法。 - 【請求項１０】 上記リンの供給源がＰＨ3 またはター
シャリブチルフォスフィンのいずれかであることを特徴
とする請求項６乃至９のいずれか１項に記載の化合物半
導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09918995A JP3368452B2 (ja) | 1995-04-25 | 1995-04-25 | 化合物半導体装置及びその製造方法 |
| US08/611,008 US5682040A (en) | 1995-04-25 | 1996-03-05 | Compound semiconductor device having a reduced resistance |
| EP96301598A EP0740350B1 (en) | 1995-04-25 | 1996-03-08 | Compound semiconductor device having reduced resistance |
| DE69622782T DE69622782T2 (de) | 1995-04-25 | 1996-03-08 | Verbindungshalbleiteranordnung mit vermindertem Widerstand |
| CN96105106A CN1086514C (zh) | 1995-04-25 | 1996-04-18 | 具有减小电阻的化合物半导体器件 |
| US08/821,044 US5856209A (en) | 1995-04-25 | 1997-03-20 | Method of making compound semiconductor device having a reduced resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09918995A JP3368452B2 (ja) | 1995-04-25 | 1995-04-25 | 化合物半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293505A true JPH08293505A (ja) | 1996-11-05 |
| JP3368452B2 JP3368452B2 (ja) | 2003-01-20 |
Family
ID=14240707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09918995A Expired - Lifetime JP3368452B2 (ja) | 1995-04-25 | 1995-04-25 | 化合物半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5682040A (ja) |
| EP (1) | EP0740350B1 (ja) |
| JP (1) | JP3368452B2 (ja) |
| CN (1) | CN1086514C (ja) |
| DE (1) | DE69622782T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001203215A (ja) * | 2000-01-21 | 2001-07-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| US6627473B1 (en) | 1999-11-16 | 2003-09-30 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof |
| US6737684B1 (en) | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
| US6744078B2 (en) | 2001-07-04 | 2004-06-01 | Sumitomo Chemical Company, Limited | Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3373386B2 (ja) * | 1997-03-19 | 2003-02-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3594482B2 (ja) * | 1998-04-02 | 2004-12-02 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタ |
| US6368930B1 (en) | 1998-10-02 | 2002-04-09 | Ziptronix | Self aligned symmetric process and device |
| TW440968B (en) * | 2000-01-10 | 2001-06-16 | Nat Science Council | Heterojunction bipolar transistor device with sun-hat-shaped negative differential resistance characteristic |
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| JP3453558B2 (ja) * | 2000-12-25 | 2003-10-06 | 松下電器産業株式会社 | 窒化物半導体素子 |
| JP3652633B2 (ja) * | 2001-10-02 | 2005-05-25 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタの製造方法 |
| DE10253160A1 (de) * | 2002-08-29 | 2004-03-11 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung emittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE10306309A1 (de) * | 2003-02-14 | 2004-09-09 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines elektromagnetische Strahlung emittierenden Halbleiterchips und elektromagnetische Strahlung emittierender Halbleiterchip |
| JP4906256B2 (ja) * | 2004-11-10 | 2012-03-28 | 株式会社沖データ | 半導体複合装置の製造方法 |
| US7397062B2 (en) * | 2005-09-13 | 2008-07-08 | Sumika Electronic Materials, Inc. | Heterojunction bipolar transistor with improved current gain |
| JP5628681B2 (ja) * | 2008-10-21 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | バイポーラトランジスタ |
| CN102842578A (zh) * | 2011-06-23 | 2012-12-26 | 寇平公司 | 双极高电子迁移率晶体管及其形成方法 |
| JP2019054120A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社村田製作所 | バイポーラトランジスタ及び高周波パワーアンプモジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060234A (en) * | 1984-11-19 | 1991-10-22 | Max-Planck Gesellschaft Zur Forderung Der Wissenschaften | Injection laser with at least one pair of monoatomic layers of doping atoms |
| DE69031813T2 (de) * | 1989-04-04 | 1998-04-09 | Siemens Ag | HEMT-Struktur |
| US5100831A (en) * | 1990-02-16 | 1992-03-31 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
| EP0503731B1 (fr) * | 1991-03-15 | 1998-12-02 | Laboratoires D'electronique Philips S.A.S. | Procédé de réalisation d'un transistor à haute mobilité électronique intégré |
| JP2560562B2 (ja) * | 1991-04-30 | 1996-12-04 | 住友化学工業株式会社 | エピタキシャル成長化合物半導体結晶 |
| US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
-
1995
- 1995-04-25 JP JP09918995A patent/JP3368452B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-05 US US08/611,008 patent/US5682040A/en not_active Expired - Lifetime
- 1996-03-08 EP EP96301598A patent/EP0740350B1/en not_active Expired - Lifetime
- 1996-03-08 DE DE69622782T patent/DE69622782T2/de not_active Expired - Lifetime
- 1996-04-18 CN CN96105106A patent/CN1086514C/zh not_active Expired - Lifetime
-
1997
- 1997-03-20 US US08/821,044 patent/US5856209A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737684B1 (en) | 1998-02-20 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and semiconductor device |
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| US6627473B1 (en) | 1999-11-16 | 2003-09-30 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof |
| JP2001203215A (ja) * | 2000-01-21 | 2001-07-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6744078B2 (en) | 2001-07-04 | 2004-06-01 | Sumitomo Chemical Company, Limited | Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers |
| KR100944883B1 (ko) * | 2001-07-04 | 2010-03-03 | 스미또모 가가꾸 가부시키가이샤 | Ｐｎ 접합을 갖는 박막 결정 웨이퍼 및 그 제조 공정 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0740350A1 (en) | 1996-10-30 |
| EP0740350B1 (en) | 2002-08-07 |
| DE69622782D1 (de) | 2002-09-12 |
| JP3368452B2 (ja) | 2003-01-20 |
| CN1086514C (zh) | 2002-06-19 |
| US5682040A (en) | 1997-10-28 |
| US5856209A (en) | 1999-01-05 |
| CN1137688A (zh) | 1996-12-11 |
| DE69622782T2 (de) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368452B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JPH07245315A (ja) | 半導体装置の製造方法 | |
| US20030213973A1 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US6797996B1 (en) | Compound semiconductor device and method for fabricating the same | |
| JP3843884B2 (ja) | バイポーラトランジスタの製造方法 | |
| US5858818A (en) | Formation of InGaSa p-n Junction by control of growth temperature | |
| EP0715357A1 (en) | Carbon-doped GaAsSb semiconductor | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH09246527A (ja) | 半導体装置 | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP3156909B2 (ja) | 半導体積層構造の気相成長方法 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2004327938A (ja) | 化合物半導体エピタキシャル基板 | |
| KR20050047137A (ko) | 박막 결정 웨이퍼의 제조방법, 이 방법을 이용한 반도체장치 및 이 반도체 장치의 제조방법 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP2002083816A (ja) | 化合物半導体ヘテロ接合構造体 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JPH0590160A (ja) | 結晶成長方法 | |
| CN117766389A (zh) | 一种异质结双极晶体管及其mocvd外延生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |