JP5628681B2 - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ Download PDF

Info

Publication number
JP5628681B2
JP5628681B2 JP2010534790A JP2010534790A JP5628681B2 JP 5628681 B2 JP5628681 B2 JP 5628681B2 JP 2010534790 A JP2010534790 A JP 2010534790A JP 2010534790 A JP2010534790 A JP 2010534790A JP 5628681 B2 JP5628681 B2 JP 5628681B2
Authority
JP
Japan
Prior art keywords
layer
bipolar transistor
collector
base
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010534790A
Other languages
English (en)
Other versions
JPWO2010047281A1 (ja
Inventor
安藤　裕二
裕二 安藤
宮本　広信
広信 宮本
中山　達峰
達峰 中山
岡本　康宏
康宏 岡本
井上　隆
隆 井上
一樹 大田
一樹 大田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010534790A priority Critical patent/JP5628681B2/ja
Publication of JPWO2010047281A1 publication Critical patent/JPWO2010047281A1/ja
Application granted granted Critical
Publication of JP5628681B2 publication Critical patent/JP5628681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Description

本発明は、バイポーラトランジスタに関し、特にＩＩＩ族窒化物半導体を主材料として含むバイポーラトランジスタに関する。
ＩＩＩ族窒化物半導体を主材料として含むバイポーラトランジスタが知られている。図１は、典型的なバイポーラトランジスタ構成を示す断面図である。このようなバイポーラトランジスタは、例えば、Ｌ．Ｓ．ＭｃＣａｒｔｈｙ ｅｔ．ａｌ．，“ＡｌＧａＮ／ＧａＮ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ”，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、Ｖｏｌ．２０，Ｎｏ．６，ｐｐ．２７７，（１９９９）に報告されている。
図１において、バイポーラトランジスタは、サファイア基板１００、高濃度ｎ型ＧａＮからなるサブコレクタ層１０３、低濃度ｎ型ＧａＮからなるコレクタ層１０４、ｐ型ＧａＮからなるベース層１０５、ｎ型Ａｌ０．１Ｇａ０．９Ｎからなるエミッタ層１０６を備える。基板面に対する結晶成長方向は［０００１］方向に平行である。ｎ型ＡｌＧａＮエミッタ層１０６に接してエミッタ電極１０Ｅが、ｐ型ＧａＮベース層１０５に接してベース電極１０Ｂが、ｎ型ＧａＮサブコレクタ層１０３に接してコレクタ電極１０Ｃがそれぞれ形成されている。
関連する技術として、特開２００４−１４０３３９号公報（対応米国特許ＵＳ６８５６００５（Ｂ２））に窒化物系ヘテロ構造を有するデバイス及びその製造方法が開示されている。その窒化物系ヘテロ構造を有するデバイスは、ＩｎＮそれ自体又はＩｎＮを主成分とした窒化物系ヘテロ構造を有し、少なくとも一部について窒素極性表面又はそれと同様な特性を有する表面となる結晶を有する。
また、特表２００３−５１８７７６号公報（ＷＯ０１／０４８８２９号公報（対応米国特許ＵＳ６８５８５０９（Ｂ２）））にコレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法が開示されている。このヘテロ接合バイポーラ・トランジスタは、コレクタ−アップヘテロ接合バイポーラ／トランジスタである。このヘテロ接合バイポーラ・トランジスタは、基板上に積層された、エミッタ層（ＥＭ）と、ベース層（ＢＡ）と、コレクタ層（ＣＯ）とを有する。ベース−エミッタ能動接合部の表面積はベース−コレクタ能動接合部の表面積よりも小さい。ベース層を構成する材料の導電性のイオン注入に対する感度は、エミッタ層を構成する材料の同じイオン注入に対する感度よりも低い。
また、ＷＯ２００４／０６１９７１号公報（対応米国出願：ＵＳ２００５／２２４８３１（Ａ１））にｐ型窒化物半導体構造及びバイポーラトランジスタが開示されている。このｐ型窒化物半導体構造は、エッチングによる加工を施したｐ型窒化物半導体上に、再成長させたＩｎを含むｐ型窒化物半導体層を設けている。
発明者は、今回以下の事実を新たに発見した。図２は、図１に示されるバイポーラトランジスタのエネルギーバンド図である。このエネルギーバンド図は、図１に示されるバイポーラトランジスタにおいて、ベース−エミッタ間に順バイアスを、ベース−コレクタ間に逆バイアスを印加した場合を示している。バンド計算によれば、ＧａＮの伝導帯の底すなわちガンマ（Γ）谷から約２．０ｅＶだけ高エネルギー側には、エル−エム（Ｌ−Ｍ）谷および第二のΓ谷が存在することが知られている。図２では、これらを総称して「上の谷」と記載している（図中、点線で表示）。
図２に示されるように、図１のバイポーラトランジスタでは、ベース層１０５とコレクタ層１０４の界面近傍で電界強度が最大となる。そのため、ベース層１０５からコレクタ層１０４に注入された電子が高エネルギーになり、フォノン散乱を受けて上の谷に遷移し易い。このため、このバイポーラトランジスタには、高電圧動作時のキャリア速度が低下して遮断周波数が低下する、という傾向がある。さらに、電子がコレクタ層１０４内で高エネルギーになり易いと共に、コレクタ層１０４を構成するＧａＮが比較的バンドギャップが小さいため、アバランシェ降伏が発生し易い。このため、このバイポーラトランジスタには、コレクタ耐圧が低いという問題がある。
特開２００４−１４０３３９号公報 特表２００３−５１８７７６号公報 ＷＯ２００４／０６１９７１号公報
Ｌ．Ｓ．ＭｃＣａｒｔｈｙ ｅｔ．ａｌ．，"ＡｌＧａＮ／ＧａＮ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ"，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、Ｖｏｌ．２０，Ｎｏ．６，ｐｐ．２７７，（１９９９）
本発明の目的は、上記問題点を解消し、コレクタ耐圧が高く、高電圧でも電子輸送特性の優れたバイポーラトランジスタを提供することにある。
本発明のバイポーラトランジスタは、エミッタ層と、ベース層と、コレクタ層とを具備する。エミッタ層は、基板の上方に形成され、第一の窒化物半導体を含みｎ型伝導性である。ベース層は、エミッタ層上に形成され、第二の窒化物半導体を含みｐ型伝導性である。コレクタ層は、ベース層上に形成され、第三の窒化物半導体を含む。コレクタ層、ベース層、及びエミッタ層は、基板面に対する結晶成長方向が基板の［０００−１］方向に平行となるように形成されている。第三の窒化物半導体は、ＩｎｙｃＡｌｘｃＧａ１−ｘｃ−ｙｃＮ（０≦ｘｃ≦１、０≦ｙｃ≦１、０＜ｘｃ＋ｙｃ≦１）を含む。第三の窒化物半導体における表面側のａ軸長は、基板側のａ軸長よりも短い。
本発明により、コレクタ耐圧が高く、高電圧でも電子輸送特性の優れたバイポーラトランジスタを提供することができる。
本発明の前記及びその他の目的、長所及び特徴は、添付の図面を考慮して次の実施の形態の記載によって、より詳細に分かるであろう。
図１は典型的なバイポーラトランジスタ構成を示す断面図である。 図２は図１に示されるバイポーラトランジスタのエネルギーバンド図である。 図３は本発明の第１の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図４Ａは、本発明の第１の実施の形態に係るバイポーラトランジスタにおけるＡｌ組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図４Ｂは、本発明の第１の実施の形態に係るバイポーラトランジスタにおけるＡｌ組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図４Ｃは、本発明の第１の実施の形態に係るバイポーラトランジスタにおけるＡｌ組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図５は、本発明の第１の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図６は、本発明の第２の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図７は、本発明の第２の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図８は、本発明の第３の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図９は、本発明の第３の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図１０は、本発明の第４の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図１１は、本発明の第４の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図１２は、本発明の第５の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図１３は、本発明の第５の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図１４は、本発明の第６の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図１５は、本発明の第６の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図１６は、本発明の第７の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図１７Ａは、本発明の第７の実施の形態に係るバイポーラトランジスタにおける（Ａｌ、Ｉｎ）組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図１７Ｂは、本発明の第７の実施の形態に係るバイポーラトランジスタにおける（Ａｌ、Ｉｎ）組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図１７Ｃは、本発明の第７の実施の形態に係るバイポーラトランジスタにおける（Ａｌ、Ｉｎ）組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。 図１８は、本発明の第７の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。 図１９は、本発明の第８の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。 図２０は、本発明の第８の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。
以下、本発明のバイポーラトランジスタの実施の形態に関して、添付図面を参照して説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係るバイポーラトランジスタの構成について説明する。図３は、本発明の第１の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層１４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
基板１０は、（０００−１）面炭化珪素（ＳｉＣ）基板である。核生成層１１は、基板１０上に設けられ、ＡｌＮで形成されている。バッファ層１２は、核生成層１１上に設けられ、アンドープＧａＮで形成されている。サブエミッタ層１７は、バッファ層１２上に設けられ、高濃度ｎ型ＧａＮで形成されている。エミッタ層１６は、サブエミッタ層１７上に設けられ、ｎ型ＡｌＧａＮで形成されている。ベース層１５は、エミッタ層１６上に設けられ、ｐ型ＧａＮで形成されている。コレクタ層１４は、ベース層１５上に設けられ、アンドープＡｌＧａＮで形成されている。コンタクト層１３は、コレクタ層１４上に設けられ、高濃度ｎ型ＧａＮで構成されている。エミッタ電極１Ｅは、サブエミッタ層１７（ｎ型ＧａＮ層）に接して設けられている。ベース電極１Ｂは、ベース層１５（ｐ型ＧａＮ層）に接して設けられている。コレクタ電極１Ｃは、コンタクト層１３（ｎ型ＧａＮ層）に接して設けられている。各電極ではオーム性接触がとられている。また、ベース電極１Ｂのベース層１５を介した下方のサブエミッタ層１７及びエミッタ層１６内には絶縁領域１９が形成されている。
本バイポーラトランジスタは、以下のような（Ａ）及び（Ｂ）の製造工程により製造される。（Ａ）まず、ＳｉＣ基板１０の（０００−１）面上に、例えば有機金属気相成長（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、「ＭＯＣＶＤ」と記す）法により、以下に示す材料及び膜厚の各層を、上から下に記載された順に、順次積層させて成長させる。
（Ａ−１）核生成層１１：アンドープＡｌＮ、２００ｎｍ。（Ａ−２）バッファ層１２：アンドープＧａＮ、１μｍ。（Ａ−３）サブエミッタ層１７：ｎ型ＧａＮ（Ｓｉ：３×１０１８ｃｍ−３）、１μｍ。（Ａ−４）エミッタ層１６：ｎ型ＡｌｘｅＧａ１−ｘｅＮ（Ｓｉ：５×１０１７ｃｍ−３）、５００ｎｍ。（Ａ−５）ベース層１５：ｐ型ＧａＮ（Ｍｇ：１×１０１９ｃｍ−３）、１００ｎｍ。（Ａ−６）コレクタ層１４：アンドープＡｌｘｃＧａ１−ｘｃＮ層（ｘｃ＝ｘｃ２→ｘｃ１）、５００ｎｍ。（Ａ−７）コンタクト層１３：ｎ型ＧａＮ層１３（Ｓｉ：１×１０１９ｃｍ−３）、５０ｎｍ。
これらの膜は、結晶成長方向が、基板の［０００−１］方向に平行になる。
ここで、ＡｌＧａＮ層であるコレクタ層１４はＡｌ組成ｘｃが膜厚方向に変調された傾斜組成構造または階段状組成構造となっている。例えば、コレクタ層１４において、ｎ型ＧａＮ層であるコンタクト層１３との界面でのＡｌ組成をｘｃ＝ｘｃ１とし、ｐ型ＧａＮ層であるベース層１５との界面でのＡｌ組成をｘｃ＝ｘｃ２とする。その場合、０≦ｘｃ２＜ｘｃ１≦１である。すなわち、ベース層１５からコンタクト層１３に向かうにしたがってコレクタ層１４のＡｌ組成ｘｃは増加している。コレクタ層１４は転位発生の臨界膜厚より薄く、歪格子層となっている。コレクタ層１４の転位発生を抑制し、良好な結晶品質を得る観点から、０≦ｘｃ２＜ｘｃ１≦０．５とするのがより好ましい。本実施の形態の場合、例えば、ｘｃ１＝０．２、ｘｃ２＝０とし、コレクタ層１４の厚さを１μｍ以下とすれば、転位発生の臨界膜厚以内となる。
また、ＡｌＧａＮ層であるエミッタ層１６のＡｌ組成ｘｅは０≦ｘｅ≦１とする。エミッタ層１６の転位発生を抑制し、良好な結晶品質を得る観点から、０≦ｘｅ≦０．５とするのがより好ましい。本実施の形態の場合、例えば、ｘｅ＝０．１とし、エミッタ層１６の厚さを１μｍ以下とすれば転位発生の臨界膜厚以内となる。
また、ｎ型不純物としては、珪素（Ｓｉ）を用いる。ｐ型不純物としてはマグネシウム（Ｍｇ）を用いる。ただし、ｐ型不純物としてベリリウム（Ｂｅ）を用いても良い。また、コレクタ層１４としてのＡｌＧａＮ層はアンドープとしたが、不純物濃度１×１０１７ｃｍ−３程度以下のｎ型であっても良い。
（Ｂ）続いて、上記（Ａ）工程で形成された積層構造に対して、以下に示す順序により、パターンニングを行うと共に各電極形成することで、バイポーラトランジスタが製造される。
（Ｂ−１）先ず、気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、「ＣＶＤ」と記す）法を用いて、例えば、二酸化珪素（ＳｉＯ２）を成膜する。（Ｂ−２）続いて、そのＳｉＯ２膜について、コレクタメサ領域のパターニング（ベース電極形成予定の領域に開口部を有するパターンの形成）を行う。（Ｂ−３）その後、パターンニングされたＳｉＯ２膜をマスクとして、例えば、塩素（Ｃｌ２）系ガスを用いた反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：以下、「ＲＩＥ」と記す）法により、コンタクト層１３、コレクタ層１４の一部をエッチング除去（コレクタメサ・エッチング）する。それにより、ｐ型ＧａＮ層であるベース層１５を露出させ、外部ベース領域を形成する。（Ｂ−４）そして、窒素（Ｎ）または硼素（Ｂ）などのイオン注入を行うことにより、外部ベース領域の下部のエミッタ層１６、サブエミッタ層１７を高抵抗化し、絶縁領域１９を形成する。（Ｂ−５）次に、外部ベース領域に、例えば、パラディウム（Ｐｄ）／金（Ａｕ）などの金属を蒸着する。（Ｂ−６）その後、ＳｉＯ２膜をリフトオフすることにより、ベース電極１Ｂを形成する。なお、ｐ型オーミック電極の材料としては、チタニウム（Ｔｉ）／Ａｕなど他の材料を用いても良い。
（Ｂ−７）次に、再び、ＣＶＤ法を用いてＳｉＯ２膜を成膜する。（Ｂ−８）続いて、そのＳｉＯ２膜について、ベースメサ領域のパターニング（エミッタ電極形成予定の領域に開口部を有するパターンの形成）を行う。（Ｂ−９）その後、パターニングされたＳｉＯ２膜をマスクとして、例えば、Ｃｌ２系ガスを用いたＲＩＥ法により、コンタクト層１３、コレクタ層１４、ベース層１５、エミッタ層１６の一部をエッチング除去（ベースメサ・エッチング）する。それにより、ｎ型ＧａＮ層であるサブエミッタ層１７を露出させ、外部エミッタ領域を形成する。（Ｂ−１０）続いて、ＳｉＯ２膜について、コレクタ電極形成予定の領域に開口部を形成する。（Ｂ−１１）次に、外部エミッタ領域およびコレクタ領域には、例えば、Ｔｉ／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／Ａｕなどの金属を蒸着する。（Ｂ−１２）その後、ＳｉＯ２膜をリフトオフすることにより、エミッタ電極１Ｅ、コレクタ電極１Ｃをそれぞれ形成する。なお、ｎ型オーミック電極の材料としては、Ｔｉ／Ａｌ／モリブデン（Ｍｏ）／Ａｕ、Ｔｉ／Ａｌ／ニオビウム（Ｎｂ）／Ａｕなど他の材料を用いても良い。
（Ｂ−１３）最後に、全体にアロイ処理を施す。それにより、エミッタ電極１Ｅ、ベース電極１Ｂ、及びコレクタ電極１Ｃの各々について、オーミック接触をとる。
このようにして、図３のようなバイポーラトランジスタが製造される。
図４Ａ〜図４Ｃは、本発明の第１の実施の形態に係るバイポーラトランジスタにおけるＡｌ組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。ただし、図において、コレクタ層１４（ＡｌＧａＮ層）の結晶組成は、ベース層１５側のａ軸長がコンタクト層１３側のａ軸長よりも長くなるように選ばれている。例えば、ａ軸長がベース層１５からコンタクト層１３に向かって減少するように選ばれている。また、縦軸は、上から順に、Ａｌ組成、分極、及び電荷をそれぞれ別々に示している。横軸は、バイポーラトランジスタにおける位置（ベース層１５（ＧａＮ層）、コレクタ層１４（ＡｌＧａＮ層）、コンタクト層１３（ＧａＮ層））をそれぞれ示している。
図４Ａは、コレクタ層１４（ＡｌＧａＮ層）を、Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ層１４１Ｂ、Ａｌｘｃ１Ｇａ１−ｘｃ１Ｎ層１４１Ａの順に形成された二層構造とした場合である。ただし、上段のグラフに示すように、０≦ｘｃ２＜ｘｃ１≦１である。（０００−１）面成長の場合、ＧａＮ層（ベース層１５）上のＡｌＧａＮ層（コレクタ層１４）内には引張り歪が発生し、そのＡｌＧａＮ層（コレクタ層１４）内に正の分極が発生する。ここで、分極の符号は表面側が正に帯電する場合を正とみなす。本実施の形態の場合、ベース層１５からコンタクト層１３に向かうにしたがってａ軸長が減少する。そのため、中段のグラフに示すように、ピエゾ分極は、ベース層１５からコンタクト層１３に向かうにしたがって、正の分極を強める方向（増加させる方向）に変化する。そのとき、下段のグラフに示すように、分極値の不連続量に相当する空間電荷が発生するため、ＡｌＧａＮ層１４１ＡとＡｌＧａＮ層１４１Ｂとの界面、ＡｌＧａＮ層１４１Ｂとベース層１５（ＧａＮ層）との界面の各界面に負の電荷が発生する。コンタクト層１３（ＧａＮ層）とＡｌＧａＮ層１４１Ａとの界面には正の電荷が発生する。
例えば、ｘｃ１＝０．２、ｘｃ２＝０．１の場合、ＡｌＧａＮ層１４１ＡとＡｌＧａＮ層１４１Ｂとの界面、ＡｌＧａＮ層１４１Ｂとベース層１５（ＧａＮ層）との界面にそれぞれ面密度５．４×１０１２ｃｍ−２の負電荷が発生する。コンタクト層１３（ＧａＮ層）とＡｌＧａＮ層１４１Ａとの界面には面密度１．１×１０１３ｃｍ−２の正電荷が発生する。
図４Ｂは、コレクタ層１４（ＡｌＧａＮ層）を、Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ層１４２Ｄ、ＡｌｘｃｃＧａ１−ｘｃｃＮ層１４２Ｃ、ＡｌｘｃｂＧａ１−ｘｃｂＮ層１４２Ｂ、Ａｌｘｃ１Ｇａ１−ｘｃ１Ｎ層１４２Ａの順に形成された四層構造とした場合である。ただし、上段のグラフに示すように、０≦ｘｃ２＜ｘｃｃ＜ｘｃｂ＜ｘｃ１≦１である。本実施の形態の場合、ベース層１５からコンタクト層１３に向かうにしたがってａ軸長が減少する。そのため、この場合にも、中段のグラフに示すように、ピエゾ分極は、ベース層１５からコンタクト層１３に向かうにしたがって、正の分極を強める方向（増加させる方向）に変化する。そのとき下段のグラフに示すように、分極値の不連続量に相当する空間電荷が発生するため、図２（ａ）と同様な原理に基づいて、ＡｌＧａＮ層１４２ＡとＡｌＧａＮ層１４２Ｂとの界面、ＡｌＧａＮ層１４２ＢとＡｌＧａＮ層１４２Ｃとの界面、ＡｌＧａＮ層１４２ＣとＡｌＧａＮ層１４２Ｄとの界面、ＡｌＧａＮ層１４２Ｄとベース層１５（ＧａＮ層）との界面の各々には負の電荷が発生する。また、コンタクト層１３（ＧａＮ層）とＡｌＧａＮ層１４２Ａとの界面には正電荷が発生する。
例えば、ｘｃ１＝０．２、ｘｃｂ＝０．１５、ｘｃｃ＝０．１、ｘｃ２＝０．０５の場合、ＡｌＧａＮ層１４２ＡとＡｌＧａＮ層１４２Ｂとの界面、ＡｌＧａＮ層１４２ＢとＡｌＧａＮ層１４２Ｃとの界面、ＡｌＧａＮ層１４２ＣとＡｌＧａＮ層１４２Ｄとの界面、ＡｌＧａＮ層１４２Ｄとベース層１５（ＧａＮ層）との界面にそれぞれ面密度２．７×１０１２ｃｍ−２の負電荷が発生する。コンタクト層１３（ＧａＮ層）とＡｌＧａＮ層１４２Ａとの界面には面密度１．１×１０１３ｃｍ−２の正電荷が発生する。
図４Ｃは、コレクタ層１４（ＡｌＧａＮ層）を、傾斜組成ＡｌＧａＮ層１４３で構成し、Ａｌ組成ｘｃをベース層１５（ＧａＮ層）からコンタクト層１３（ＧａＮ層）に向かうにしたがってｘｃ２からｘｃ１に徐々に増加させた場合である。ただし、上段のグラフに示すように、０≦ｘｃ２＜ｘｃ１≦１である。これは、図４Ｂの階段状組成構造でステップ数を非常に大きくした場合に相当する。このため、中断のグラフに示すように、ＡｌＧａＮ層１４３の分極量は滑らかに変化する。それにより、下段のグラフに示すように、ＡｌＧａＮ層１４３内部には負の電荷が連続的に発生する。
例えば、ｘｃ１＝０．２、ｘｃ２＝０とし、傾斜組成ＡｌＧａＮ層１４３の層厚が５００ｎｍの場合、ＡｌＧａＮ層１４３の内部に体積密度２．２×１０１７ｃｍ−３の負電荷が発生する。コンタクト層１３（ＧａＮ層）とＡｌＧａＮ層１４３との界面には面密度１．１×１０１３ｃｍ−２の正電荷が発生する。
上記のように、図４Ａ、図４Ｂ、図４Ｃの何れの場合にもコレクタ層１４（ＡｌＧａＮ層）内部に負の電荷が発生するため、ｐ型ドーピングを行ったのと同様な効果が得られる。一例として、図４Ｃの場合を更に説明する。図５は、本発明の第１の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図４Ｃにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層１４）間に逆バイアスをそれぞれ印加した場合である。ただし、図の上部に記載の「分極電荷」は、価電子帯において発生する分極電荷の発生位置（サブコレクタ層１３、コレクタ層１４、ベース層１５及びエミッタ層１６におけるおよその位置で表示）及び相対的な量（プラス電荷の数やマイナス電荷のおよその数で表示）を模式的に示している（図７、図９、図１１、図１３、図１５、図１８、図２０、図２において同じ）。
コレクタ層１４（ＡｌＧａＮ層）内には電子に対するポテンシャルが上に凸となるような内部電界が発生する。このため、ベース−コレクタ（ベース層１５−コレクタ層１４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層１５からコレクタ層１４に注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制されて、キャリア速度が向上、遮断周波数が改善する。
また、コレクタ層１４（ＡｌＧａＮ層）のバンドギャップはコンタクト層１３側で大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動する。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
本実施の形態では、ｎ型ＡｌＧａＮ層のエミッタ層１６に接してｎ型ＧａＮ層のサブエミッタ層１７を形成した。しかし、エミッタ層１６とサブエミッタ層１７との界面に傾斜組成ＡｌＧａＮ層を挿入し、Ａｌ組成をサブエミッタ層１７からエミッタ層１６に向かって滑らかに増加させても良い。この場合には、ヘテロ接合の伝導帯オフセットによる電子に対する障壁が小さくなり、エミッタ抵抗が低減される。
また、ｐ型ＧａＮ層のベース層１５に接してベース電極１Ｂを形成したが、外部ベース領域にのみ選択的に再成長されたｐ型ＧａＮ層またはｐ型ＩｎＧａＮ層を介してベース電極を形成しても良い。この場合には、コレクタメサ形成に用いたＲＩＥによる外部ベース層の結晶損傷がアニール処理により回復可能であるため、ベース抵抗が低減される。
さらに、外部ベース領域の下部のエミッタ層１６、サブエミッタ層１７にイオン注入を行い、絶縁領域１９を形成している。ただし、同一箇所のエミッタ層１６、サブエミッタ層１７をエッチング除去しても良い。この場合には、電流利得、ベース−エミッタ間容量が更に低減され、スイッチング速度が改善される。
（第２の実施の形態）
本発明の第２の実施の形態に係るバイポーラトランジスタの構成について説明する。図６は、本発明の第２の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。第１の実施の形態では、コレクタ層１４（ＡｌＧａＮ層）の厚さを転位発生の臨界膜厚で制限している。そのため、コレクタ層１４を十分には厚く出来ず、コレクタ耐圧が制限されている。第２の実施の形態では、このようなコレクタ耐圧の制限を除くことができる。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層２４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層２４に置き換えている。コレクタ層２４は、アンドープ傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層２４ＢとアンドープＧａＮ層２４Ａとがこの順に積層された二層構造を有している。
傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層２４ＢのＡｌ組成ｘｃはベース層１５（ｐ型ＧａＮ層）からＧａＮ層２４Ａに向かうにしたがってｘｃ２からｘｃ１に徐々に増加させている。ただし、０≦ｘｃ２＜ｘｃ１≦１である。この傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層２４Ｂの状態は、図４Ｃのコレクタ層１４（ＡｌＧａＮ層）の状態に例示される。例えば、ｘｃ１＝０．２、ｘｃ２＝０とし、ＧａＮ層２４Ａの層厚を２００ｎｍ、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層２４Ｂの層厚を５００ｎｍとする。ここで、傾斜組成ＡｌＧａＮ層２４Ｂの膜厚は転位発生の臨界膜厚以下である。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
本実施の形態の特徴は、ｎ型ＧａＮ層のコンタクト層１３と傾斜組成ＡｌＧａＮ層２４Ｂとの間にＧａＮ層２４Ａが挿入されていることである。ＧａＮ層２４Ａの層厚は臨界膜厚の制限を受けず任意に設定出来る。そのため、コレクタ層２４の膜厚の増加が可能になる。このため、コレクタ耐圧を向上させることができる。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図７は、本発明の第２の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図６のバイポーラトランジスタにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層２４）間に逆バイアスをそれぞれ印加した場合である。
ＧａＮ層２４Ａの内部の電界強度は均一である。一方、傾斜組成ＡｌＧａＮ層２４Ｂの内部には負の電荷が発生する。そのため、電子に対するポテンシャルが上に凸となるような内部電界が発生する。したがって、ベース−コレクタ（ベース層１５−コレクタ層２４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層１５からコレクタ層２４の傾斜組成ＡｌＧａＮ層２４Ｂに注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、傾斜組成ＡｌＧａＮ層２４Ｂのバンドギャップはコンタクト層１３（ＧａＮ層）に向かうにしたがって大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動する。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
（第３の実施の形態）
本発明の第３の実施の形態に係るバイポーラトランジスタの構成について説明する。図８は、本発明の第３の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。第１の実施の形態では、コレクタ層１４（ＡｌＧａＮ層）の厚さを転位発生の臨界膜厚で制限している。そのため、コレクタ層１４を十分には厚く出来ず、コレクタ耐圧が制限されている。第３の実施の形態では、このようなコレクタ耐圧の制限を除くことができる。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層３４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層３４に置き換えている。コレクタ層３４は、アンドープＧａＮ層３４Ｂとアンドープ傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層３４Ａとがこの順に積層された二層構造を有している。
傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層３４ＡのＡｌ組成ｘｃはＧａＮ層３４Ｂからコンタクト層（ｎ型ＧａＮ層）１３に向かうにしたがってｘｃ２からｘｃ１に徐々に増加させている。ただし、０≦ｘｃ２＜ｘｃ１≦１である。この傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層３４Ａの状態は、図４Ｃのコレクタ層１４（ＡｌＧａＮ層）の状態に例示される。例えば、ｘｃ１＝０．２、ｘｃ２＝０とし、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層３４Ａの層厚を５００ｎｍ、ＧａＮ層３４Ｂの層厚を５００ｎｍとする。ここで、傾斜組成ＡｌＧａＮ層３４Ａの膜厚は転位発生の臨界膜厚以下である。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
本実施の形態の特徴は、傾斜組成ＡｌＧａＮ層３４Ａとｐ型ＧａＮ層のベース層１５との間にＧａＮ層３４Ｂが挿入されていることである。ＧａＮ層３４Ｂの層厚は臨界膜厚の制限を受けず任意に設定出来る。そのため、コレクタ層３４の膜厚の増加が可能になる。このため、コレクタ耐圧を向上させることができる。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図９は、本発明の第３の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図８のバイポーラトランジスタにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層３４）間に逆バイアスをそれぞれ印加した場合である。
ＧａＮ層３４Ｂの内部の電界強度は均一である。一方、傾斜組成ＡｌＧａＮ層３４Ａの内部には負の電荷が発生する。そのため、電子に対するポテンシャルが上に凸となるような内部電界が発生する。したがって、ベース−コレクタ（ベース層１５−コレクタ層３４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層１５からコレクタ層３４のＧａＮ層３４Ｂに注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、傾斜組成ＡｌＧａＮ層３４Ａのバンドギャップはコンタクト層１３（ＧａＮ層）に向かうにしたがって大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動するため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
（第４の実施の形態）
本発明の第４の実施の形態に係るバイポーラトランジスタの構成について説明する。図１０は、本発明の第４の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。第３の実施の形態では、ベース−コレクタ（ベース層−コレクタ層）界面におけるベース側の材料とコレクタ側の材料とが同一のＧａＮで構成されている。そのため、ベース層内の正孔がコレクタ層（ＡｌＧａＮ）に拡散して実質的にベース長が拡大して、スイッチング速度が低下する、所謂、カーク（Ｋｉｒｋ）効果が発生する可能性が考え得る。第４の実施の形態では、このようなカーク（Ｋｉｒｋ）効果の発生を確実に防止することができる。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層４４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層４４に置き換えている。コレクタ層４４は、アンドープＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層４４Ｂとアンドープ傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４Ａとがこの順に積層された二層構造を有している。
傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４ＡのＡｌ組成ｘｃはＡｌＧａＮ層４４Ｂからコンタクト層１３（ｎ型ＧａＮ層）に向かうにしたがってｘｃ２からｘｃ１に徐々に増加させている。ただし、０≦ｘｃ２＜ｘｃ１≦１である。この傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４Ａの状態は、例えば図４Ｃのコレクタ層１４（ＡｌＧａＮ層）の状態に例示される。例えば、ｘｃ１＝０．２、ｘｃ２＝０．１とし、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４Ａの層厚を２５０ｎｍ、Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ層４４Ｂの層厚を５００ｎｍとする。ここで、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４Ａの膜厚及びＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層４４Ｂの膜厚はいずれも転位発生の臨界膜厚以下である。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
本実施の形態の特徴は、傾斜組成ＡｌＧａＮ層４４Ａとｐ型ＧａＮ層のベース層１５との間に中間組成のＡｌＧａＮ層４４Ｂが挿入されていることである。ＡｌＧａＮ層４４Ｂはベース層１５（ｐ型ＧａＮ層）よりバンドギャップが大きい。そのため、価電子帯オフセットが正孔に対するポテンシャル障壁として機能する。このため、ベース層１５内の正孔のコレクタ層４４のＡｌＧａＮ層４４Ｂへの拡散が抑制され、カーク効果が改善される。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図１１は、本発明の第４の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図１０のバイポーラトランジスタにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０．１とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層４４）間に逆バイアスをそれぞれ印加した場合である。
Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ層４４Ｂの内部の電界強度は均一である。一方、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層４４Ａの内部には負の電荷が発生する。そのため、電子に対するポテンシャルが上に凸となるような内部電界が発生する。したがって、ベース−コレクタ（ベース層１５−コレクタ層４４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層１５からコレクタ層４４のＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層４４Ｂに注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、ＡｌＧａＮ層４４Ａのバンドギャップはコンタクト層１３（ＧａＮ層）に向かうにしたがって大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動する。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
（第５の実施の形態）
本発明の第５の実施の形態に係るバイポーラトランジスタの構成について説明する。図１２は、本発明の第５の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。上記の実施の形態では、コレクタ層としてＡｌ組成を徐々に変化させた傾斜組成ＡｌＧａＮ層を用いていた。このようなエピタキシャル結晶層を作製するためには、原料ガス流量を時間と共に変化させる必要があり、結晶組成の制御性に困難が伴う。このため、素子特性の再現性や均一性を高度に維持することが容易ではない。第５の実施の形態では、このような素子特性の再現性や均一性を高度に維持することができる。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層５４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層５４に置き換えている。コレクタ層５４は、均一組成のアンドープＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層５４Ｂと均一組成のアンドープＡｌｘｃ１Ｇａ１−ｘｃ１Ｎ層５４Ａとがこの順に積層された二層構造を有している。
Ａｌｘｃ１Ｇａ１−ｘｃ１Ｎ層５４ＡのＡｌ組成ｘｃ１はＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層５４ＢのＡｌ組成ｘｃ２より大きいとする。ただし、０≦ｘｃ２＜ｘｃ１≦１である。例えば、ｘｃ１＝０．２、ｘｃ２＝０．１とし、Ａｌ０．２Ｇａ０．８Ｎ層５４Ａの層厚を１００ｎｍ、Ａｌ０．１Ｇａ０．９Ｎ層５４Ｂの層厚を５００ｎｍとする。ここで、ＡｌＧａＮ層５４Ａの膜厚及びＡｌＧａＮ層５４Ｂの膜厚は転位発生の臨界膜厚以下である。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
本実施の形態の特徴は、コレクタ層５５を低Ａｌ組成のＡｌＧａＮ層５４Ｂと高Ａｌ組成のＡｌＧａＮ層５４Ａからなる階段状組成のＡｌＧａＮ層で形成したことである。エピタキシャル成長が容易になるため、結晶組成の制御性が向上し、素子特性の再現性、均一性が改善される。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図１３は、本発明の第５の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図１２バイポーラトランジスタにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０．１とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層５４）間に逆バイアスをそれぞれ印加した場合である。
ＡｌＧａＮ層５４ＡとＡｌＧａＮ層５４Ｂとの界面に負電荷が形成されるため、電界が不連続となり、電界強度が最大になる位置はＡｌＧａＮ層５４Ａ内になる。このため、ベース層１５からコレクタ層５４Ｂに注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、ＡｌＧａＮ層５４ＡのバンドギャップはＡｌＧａＮ層５４Ｂより大きくなっている。電界強度もＡｌＧａＮ層５４Ａで最大となる。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
さらに、ＡｌＧａＮ層５４ＢはＧａＮベース層１５よりバンドギャップが大きいため、価電子帯オフセットが正孔に対するポテンシャル障壁として機能する。このため、ベース層１５内の正孔のコレクタ層５４のＡｌＧａＮ層５４Ｂへの拡散が抑制され、カーク効果も改善される。
（第６の実施の形態）
本発明の第６の実施の形態に係るバイポーラトランジスタの構成について説明する。図１４は、本発明の第６の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。例えば、第１〜第３の実施の形態では、ベース−コレクタ（ベース層−コレクタ層）界面におけるベース側の材料とコレクタ側の材料とが同一のＧａＮで構成されている。そのため、ベース層１５内の正孔がコレクタ層３４に拡散して実質的にベース長が拡大して、スイッチング速度が低下する、所謂、カーク（Ｋｉｒｋ）効果が発生する可能性が考え得る。第６の実施の形態では、このようなカーク（Ｋｉｒｋ）効果の発生を確実に防止することができる。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層６５と、コレクタ層６４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層６４に、ベース層１５をベース層６５にそれぞれ置き換えている。コレクタ層６４は、アンドープＡｌｘｃ２Ｇａ１−ｘｃ２Ｎ層６４Ｂとアンドープ傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層６４Ａとがこの順に積層された二層構造を有している。また、ベース層６５は、ｐ型ＩｎｙｂＧａ１−ｙｂＮ層で構成されている。
傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層６４ＡのＡｌ組成ｘｃはＡｌＧａＮ層６４Ｂからコンタクト層１３（ｎ型ＧａＮ層）に向かうにしたがってｘｃ２からｘｃ１に徐々に増加させている。ただし、０≦ｘｃ２＜ｘｃ１≦１である。この傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層６４Ａの状態は、例えば図４Ｃのコレクタ層１４（ＡｌＧａＮ層）の状態に例示される。例えば、ｘｃ１＝０．２、ｘｃ２＝０とし、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層６４Ａの層厚を５００ｎｍ、Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ層６４Ｂ（ＧａＮ層）の層厚を５００ｎｍとする。ここで、傾斜組成ＡｌＧａＮ層６４Ａの膜厚は転位発生の臨界膜厚以下である。
ＩｎｙｂＧａ１−ｙｂＮ層のベース層６５のＩｎ組成ｙｂは０≦ｙｂ≦１とする。転位発生を抑制し、良好な結晶品質を得る観点から、０≦ｙｂ≦０．１とするのがより好ましい。本実施の形態の場合、例えば、ｙｂ＝０．０５とし、ＩｎＧａＮ層６５の厚さを１００ｎｍとすれば転位発生の臨界膜厚以内となる。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
本実施の形態の特徴は、ベース層６５をＧａＮ層よりバンドギャップが小さいＩｎＧａＮ層で形成し、コレクタ層６４を傾斜組成ＡｌＧａＮ層６４ＡとＡｌＧａＮ層６４Ｂとで形成していることである。特に、ｘｃ２＝０のＧａＮ層６４Ｂはベース層６５のＩｎＧａＮ層よりバンドギャップが大きい。そのため、価電子帯オフセットが正孔に対するポテンシャル障壁として機能する。このため、ベース層６５内の正孔のコレクタ層６４のＧａＮ層６４Ｂへの拡散が抑制され、カーク効果が改善される。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図１５は、本発明の第６の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図１４バイポーラトランジスタにおいて、ｘｅ＝０．１、ｙｂ＝０．０５、ｘｃ１＝０．２、ｘｃ２＝０とし、ベース−エミッタ（ベース層６５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層６５−コレクタ層６４）間に逆バイアスをそれぞれ印加した場合である。
ＧａＮ層６４Ｂの内部の電界強度は均一である。一方、傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層６４Ａの内部には負の電荷が発生する。そのため、電子に対するポテンシャルが上に凸となるような内部電界が発生する。したがって、ベース−コレクタ（ベース層６５−コレクタ層６４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層６５からコレクタ層６４のＧａＮ層６４Ｂに注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、ＡｌＧａＮ層６４Ａのバンドギャップはコンタクト層１３（ＧａＮ層）に向かうにしたがって大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動する。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
（第７の実施の形態）
本発明の第７の実施の形態に係るバイポーラトランジスタの構成について説明する。図１６は、本発明の第７の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。上記の実施の形態では、（０００−１）面成長において、ベース層からコンタクト層へ向かうにしたがってコレクタ層内のＡｌＧａＮ層のＡｌ組成比を増加させている。このとき、Ａｌ組成の増加と共にＡｌＧａＮのａ軸長は減少するため、ＡｌＧａＮ層内に負の電荷が発生する。同様に、ＩｎＡｌＧａＮ層のａ軸長はＩｎ組成の減少と共に減少する。このため、コレクタ層をＩｎＡｌＧａＮ層によって構成し、ベース層からコンタクト層へ向かうにしたがってＩｎ組成を減少させても同様な効果を得ることが可能である。あるいは、コレクタ層をＩｎＡｌＧａＮ層によって構成し、ベース層からコンタクト層へ向かうにしたがってＡｌ組成を増加させても良い。このように、第７の実施の形態では、コレクタ層をＩｎＡｌＧａＮ層によって構成している。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層７５と、コレクタ層７４と、コンタクト層１３と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態では、第１の実施の形態のバイポーラトランジスタにおいて、コレクタ層１４をコレクタ層７４に、ベース層１５をベース層７５にそれぞれ置き換えている。コレクタ層７４は、アンドープＩｎｙｃＡｌｘｃＧａ１−ｘｃ−ｙｃＮ層７４層で構成されている。ベース層７５は、ｐ型ＩｎｙｂＧａ１−ｙｂＮ層で構成されている。
コレクタ層７４（ＩｎＡｌＧａＮ層）はＡｌ組成ｘｃ又はＩｎ組成ｙｃが膜厚方向に変調された傾斜組成構造または階段状組成構造となっている。コレクタ層７４におけるコンタクト層１３（ｎ型ＧａＮ層）との界面におけるＡｌ組成をｘｃ＝ｘｃ１、Ｉｎ組成をｙｃ＝ｙｃ１とし、ベース層７５（ｐ型ＩｎＧａＮ層）との界面におけるＡｌ組成をｘｃ＝ｘｃ２、Ｉｎ組成をｙｃ＝ｙｃ２とする。ここで、０≦ｘｃ２≦ｘｃ１≦１、０≦ｙｃ１≦ｙｃ２≦１である。そして、ベース層７５からコンタクト層１３に向かうにしたがって、コレクタ層７４（ＩｎＡｌＧａＮ層）のＡｌ組成ｘｃは増加、若しくは、一定とする。また、ベース層７５からコンタクト層１３に向かうにしたがって、Ｉｎ組成ｙｃは減少、若しくは、一定とする。コレクタ層７４は転位発生の臨界膜厚より薄く、歪格子層となっている。
ここで、コレクタ層７４（ＩｎＡｌＧａＮ層）の平均Ａｌ組成を＜ｘｃ＞、平均Ｉｎ組成を＜ｙｃ＞とする。そのとき、ＩｎＡｌＧａＮ層のａ軸長がＧａＮのａ軸長と一致して格子整合する条件は
＜ｘｃ＞＝４．６＜ｙｃ＞・・・（式１）となる。このことから、転位発生を抑制し、良好な結晶品質を得るためには、
｜＜ｘｃ＞−４．６＜ｙｃ＞｜＜０．５・・・（式２）を充たすようにすればよい。
ベース層７５（ＩｎＧａＮ層）のＩｎ組成ｙｂは０≦ｙｂ≦１とする。転位発生を抑制し、良好な結晶品質を得る観点から、０≦ｙｂ≦０．１とするのがより好ましい。本バイポーラトランジスタの製造方法は、一部膜の材料が異なるほかは第１の実施の形態と同じである。
図１７Ａ〜図１７Ｃは、本発明の第７の実施の形態に係るバイポーラトランジスタにおける（Ａｌ、Ｉｎ）組成分布、分極量分布、及び電荷分布の代表例を示すグラフである。ただし、図において、コレクタ層７４（ＩｎＡｌＧａＮ層）の結晶組成は、ａ軸長がベース層７５からコンタクト層１３に向かって減少するように選ばれている。また、縦軸は、上から順に、Ｉｎ組成とＡｌ組成、分極、及び電荷をそれぞれ別々に示している。ただし、Ａｌ組成は下向きが正である。横軸は、バイポーラトランジスタにおける位置（ベース層７５（ＩｎＧａＮ層）、コレクタ層７４（ＩｎＡｌＧａＮ層）、コンタクト層１３（ＧａＮ層））をそれぞれ示している。
図１７Ａは、コレクタ層７４（ＩｎｙｃＡｌｘｃＧａ１−ｘｃ−ｙｃＮ層７４）を０≦ｘｃ２＜ｘｃ１≦１、０≦ｙｃ１＜ｙｃ２≦１をみたすような組成傾斜を有するＩｎＡｌＧａＮ層７４１で形成した場合である。上段のグラフに示すように、ベース層７５からコンタクト層１３に向かうにしたがって、ＩｎＡｌＧａＮ層７４１のＡｌ組成は増加し、Ｉｎ組成は減少している。また、ベース層７５からコンタクト層１３に向かうにしたがってａ軸長が減少するため、中段のグラフに示すように、分極は、ベース層７５からコンタクト層１３に向かうにしたがって、正の分極を増加させる方向に変化する。すなわち、分極量が膜厚方向に変化する。そのとき、下段のグラフに示すように、（０００−１）面成長の場合、ＩｎＡｌＧａＮ層７４１内部に負の電荷が発生する。コンタクト層１３（ＧａＮ層）とＩｎＡｌＧａＮ層７４１の界面には正の電荷が発生する。
図１７Ｂは、コレクタ層７４を０≦ｘｃ２＝ｘｃ１≦１、０≦ｙｃ１＜ｙｃ２≦１をみたすような組成傾斜を有するＩｎＡｌＧａＮ層７４２で形成した場合である。上段のグラフに示すように、ベース層７５からコンタクト層１３に向かうにしたがって、ＩｎＡｌＧａＮ層７４２のＡｌ組成は一定のまま、Ｉｎ組成が減少している。また、ベース層７５からコンタクト層１３に向かうにしたがってａ軸長が減少するため、中断のグラフに示すように、分極量が膜厚方向に変化する。そのため、下段のグラフに示すように、（０００−１）面成長の場合、ＩｎＡｌＧａＮ層７４２とベース層７５（ＩｎＧａＮ層）の界面に負の電荷が発生する。ＩｎＡｌＧａＮ層７４２内部には負の電荷が発生する。コンタクト層（ＧａＮ層）とＩｎＡｌＧａＮ層７４２との界面には正の電荷が発生する。
図１７Ｃは、コレクタ層７４を０≦ｘｃ２＜ｘｃ１≦１、０≦ｙｃ１＝ｙｃ２≦１をみたすような組成傾斜を有するＩｎＡｌＧａＮ層７４３で形成した場合である。上段のグラフに示すように、ベース層７５からコンタクト層１３に向かうにしたがって、ＩｎＡｌＧａＮ層７４３のＩｎ組成は一定のまま、Ａｌ組成が増加している。また、ベース層７５からコンタクト層１３に向かうにしたがってａ軸長が減少するため、中断のグラフに示すように、分極量が膜厚方向に変化する。そのため、下段のグラフに示すように、（０００−１）面成長の場合、ＩｎＡｌＧａＮ層７４３内部に負の電荷が発生する。
上図のように、図１７Ａ、図１７Ｂ、図１７Ｃの何れの場合にもコレクタ層７４（ＩｎＡｌＧａＮ層）内部に負の電荷が発生するため、ｐ型ドーピングを行ったのと同様な効果が得られる。一例として、図１７Ｂの場合を更に説明する。図１８は、本発明の第７の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図１７Ｂにおいて、ベース−エミッタ（ベース層７５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層７５−コレクタ層７４）間に逆バイアスをそれぞれ印加した場合である。ただし、結晶組成はｘｅ＝０．１、ｙｂ＝０．０５、ｘｃ１＝ｘｃ２＝０．２、ｙｃ１＝０、ｙｃ２＝０．０５とする。
ここで、＜ｘｃ＞＝０．２、＜ｙｃ＞＝０．０２５であるので、｜＜ｘｃ＞−４．６＜ｙｃ＞｜＝０．０８５となり、（式２）を充たしている。ベース層７５（ＩｎＧａＮ層）、コレクタ層７４（ＩｎＡｌＧａＮ層）の各膜厚は転位発生の臨界膜厚以下とする。例えば、ベース層７５のＩｎＧａＮ層を１００ｎｍ、コレクタ層７４の傾斜組成ＩｎＡｌＧａＮ層を５００ｎｍとすれば良い。
コレクタ層７４（ＩｎＡｌＧａＮ層）内には電子に対するポテンシャルが上に凸となるような内部電界が発生する。このため、ベース−コレクタ（ベース層７５−コレクタ層７４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコンタクト層１３側に移動するため、ベース層７５からコレクタ層７４に注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、コレクタ層７４のバンドギャップはコンタクト層１３に向かうにしたがって大きくなっている。電界強度最大となる位置もコンタクト層１３側に移動する。そのため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
本実施の形態では、コレクタ層７４をＩｎＡｌＧａＮ層により構成したが、コレクタ層７４をＩｎｙｃＧａ１−ｙｃＮ層により構成し、ベース層７５からコンタクト層１３へ向かうにしたがってＩｎ組成ｙｃを減少させても良い。これは、図１６において、ｘｃ１＝ｘｃ２＝０とした場合に対応する。この場合にも、同様に、コレクタ層７４内に負の電荷が発生してベース−コレクタ界面の電界集中が緩和、遮断周波数、コレクタ耐圧が改善される。
（第８の実施の形態）
本発明の第８の実施の形態に係るバイポーラトランジスタの構成について説明する。図１９は、本発明の第８の実施の形態に係るバイポーラトランジスタの構成を示す断面図である。上記の実施の形態では、ｎ型ＧａＮ層のコンタクト層１３上にコレクタ電極１Ｃを形成することによりオーミック接触をとっていた。この場合、ｎ型半導体とコレクタ電極との間にショットキー障壁が存在するため、コンタクト抵抗が増加する可能性が考えられる。第８の実施の形態では、コレクタ電極におけるコンタクト抵抗を低く抑えることが出来る。
図に示されるように、バイポーラトランジスタは、基板１０と、核生成層１１と、バッファ層１２と、サブエミッタ層１７、エミッタ層１６と、ベース層１５と、コレクタ層１４と、絶縁領域１９と、エミッタ電極１Ｅと、ベース電極１Ｂと、コレクタ電極１Ｃとを具備する。
本実施の形態は、第１の実施の形態のバイポーラトランジスタにおいて、ｎ型ＧａＮ層のコンタクト層１３及びコレクタ電極１Ｃを削除する。そして、それらに替わって、コレクタ電極８Ｃを備えている。コレクタ電極８Ｃは、ＡｌＧａＮ層のコレクタ層１４とショットキー接触する金属で形成されている。
コレクタ電極８Ｃとしては、例えば、ニッケル（Ｎｉ）／Ａｕを用いることができる。あるいは、Ｐｄ（パラジウム）／Ａｕ、白金（Ｐｔ）／Ａｕ等、他の金属を用いても良い。
本実施の形態の特徴は、コレクタ接触をＡｌＧａＮ層のコレクタ層１４とショットキー接触するコレクタ電極８Ｃにより形成していることである。このようなコレクタ電極８Ｃは、所謂、ショットキーコレクタとして機能し、コレクタ電極８Ｃに正電圧を印加した場合には、電子に対するショットキー障壁が消失し、コンタクト抵抗を極限まで下げることが出来る。
このようなバイポーラトランジスタのエネルギーバンドについて説明する。図２０は、本発明の第８の実施の形態に係るバイポーラトランジスタのエネルギーバンド図の一例を示している。このエネルギーバンド図は、図１９のバイポーラトランジスタにおいて、ｘｅ＝０．１、ｘｃ１＝０．２、ｘｃ２＝０とし、ベース−エミッタ（ベース層１５−エミッタ層１６）間に順バイアスを、ベース−コレクタ（ベース層１５−コレクタ層１４）間に逆バイアスをそれぞれ印加した場合である。
図から明らかなように、コレクタ層１４（ＡｌＧａＮ層）中の電子は電界加速に伴うドリフト走行により、コレクタ電極８Ｃに到達する。コレクタ層１４とコレクタ電極８Ｃとの間にはショットキー障壁は存在しないため、コンタクト抵抗を極限まで下げることが出来る。
また、第１の実施の形態と同様に、コレクタ層１４の傾斜組成ＡｌｘｃＧａ１−ｘｃＮ層の内部には負の電荷が発生するため、電子に対するポテンシャルが上に凸となるような内部電界が発生する。したがって、ベース−コレクタ（ベース層１５−コレクタ層１４）界面の電界集中が緩和される。それと共に、電界強度が最大になる位置がコレクタ電極８Ｃ側に移動するため、ベース層１５からコレクタ層１４に注入された電子が高エネルギーになりにくくなる。このため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。
また、コレクタ層１４（ＡｌＧａＮ層）のバンドギャップはコレクタ電極８Ｃに向かうにしたがって大きくなっている。電界強度最大となる位置もコレクタ電極８Ｃ側に移動するため、電界最大となる位置でのバンドギャップが大きくなり、アバランシェ降伏が発生しにくい。このため、コレクタ耐圧も改善される。
本実施の形態では、ショットキーコレクタ構造を第１の実施の形態に適用している。しかし、この構造を他の実施の形態にも同様に適用することが可能である。その場合にも、同様に、コンタクト抵抗低減の効果が得られるのは勿論である。
上記実施の形態においては、基板としてＳｉＣを用いたが、珪素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）のような他の基板であっても良い。また、エミッタ層の材料としてＡｌＧａＮを用いたが、ベース層よりバンドギャップが小さくない他のＩＩＩ族窒化物半導体であっても良い。例えば、ＡｌＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いても良い。更に、ベース層の材料としてＧａＮ又はＩｎＧａＮを用いたが、コレクタ層よりバンドギャップが大きくない他のＩＩＩ族窒化物半導体であっても良い。例えば、ＩｎＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いても良い。更に、サブエミッタ層およびコンタクト層の材料としてＧａＮを用いたが、他のＩＩＩ族窒化物半導体を用いても良い。例えば、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮを用いても良い。
以上の実施の形態では、コレクタアップ構造のバイポーラトランジスタを例にとって本発明を説明した。しかしながら、本発明の要点は、基板面に対する結晶成長方向が［０００−１］方向に平行であると共に、基板から表面に向かってａ軸長が減少するような組成変調を有する（Ｉｎ）ＡｌＧａＮにてコレクタ層を形成することにより、負の固定電荷を発生させていることである。ベース層とエミッタ層の位置関係が逆であってもコレクタ層中に負電荷が発生するため、同様な効果が得られる。したがって、基板面に対する結晶成長方向が［０００−１］方向に平行であるエミッタアップ構造のバイポーラトランジスタにおいて、基板から表面に向かってａ軸長が減少するような組成変調を有する（Ｉｎ）ＡｌＧａＮにてコレクタ層を形成しても良い。
以上説明したように、本発明のバイポーラトランジスタは、基板面に対する結晶成長方向が［０００−１］方向に平行となるように、第一の窒化物半導体からなるｎ型伝導性のエミッタ層、第二の窒化物半導体からなるｐ型伝導性のベース層、組成式ＩｎｙｃＡｌｘｃＧａ１−ｘｃ−ｙｃＮ（０≦ｘｃ≦１、０≦ｙｃ≦１、０＜ｘｃ＋ｙｃ≦１）で表される第三の窒化物半導体からなるコレクタ層を有する。このバイポーラトランジスタでは、コレクタ層の少なくとも一部の部位において、第一の窒化物半導体のａ軸長が基板から表面に向かって減少するように形成する。分極効果に起因して、ＩｎＡｌＧａＮ層内部に負の電荷が発生するため、ベース−コレクタ界面の電界集中が緩和される。ベース層からコレクタ層に注入された電子が高エネルギーになりにくくなるため、谷間散乱が抑制され、キャリア速度が向上、遮断周波数が改善する。また、電界強度最大となる位置でのバンドギャップが大きいため、アバランシェ降伏が発生しにくく、コレクタ耐圧も改善される。このため、バイポーラトランジスタの高耐圧化、高速化に寄与するところ大である。
以上、本発明を上記各実施の形態に即して説明した。ただし、本発明は上記各実施の態様に限定されず、本発明の構成や詳細は、本発明の技術思想の範囲内において、当業者が理解し得る様々な変更がされ得ることは明らかである。また、各実施の形態は、互いに技術的に矛盾を生じない限り、その一部又は全部を互いに組み合わせる湖とは可能である。
この出願は、２００８年１０月２１日に出願された特許出願番号２００８−２７０８８４号の日本特許出願に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、そっくりそのままここに組み込まれている。

Claims (11)

  1. 基板と、
    前記基板の上方に形成され、第一の窒化物半導体を含むｎ型伝導性のエミッタ層と、
    前記エミッタ層上に形成され、第二の窒化物半導体を含むｐ型伝導性のベース層と、
    前記ベース層上に形成され、第三の窒化物半導体を含むコレクタ層と
    を具備し、
    前記コレクタ層、前記ベース層、及び前記エミッタ層は、前記基板面に対する結晶成長方向が前記基板の［０００−１］方向に平行となるように形成され、
    前記第三の窒化物半導体は、ＩｎｙｃＡｌｘｃＧａ１−ｘｃ−ｙｃＮ（０≦ｘｃ≦１、０≦ｙｃ≦１、０＜ｘｃ＋ｙｃ≦１）を含み、
    前記第三の窒化物半導体における表面側のａ軸長は、前記基板側のａ軸長よりも短く、
    前記第三の窒化物半導体のａ軸長が前記基板側から表面側に向かって減少するように形成されている
    バイポーラトランジスタ。
  2. 請求項１に記載のバイポーラトランジスタであって、
    前記第三の窒化物半導体のＡｌ組成ｘｃが前記基板側から表面側に向かって増加するように形成されている
    バイポーラトランジスタ。
  3. 請求項２に記載のバイポーラトランジスタであって、
    前記第三の窒化物半導体の平均Ａｌ組成を＜ｘｃ＞、平均Ｉｎ組成を＜ｙｃ＞としたとき、前記第三の窒化物半導体は、以下の式を満たす
    ｜＜ｘｃ＞−４．６＜ｙｃ＞｜＜０．５
    バイポーラトランジスタ。
  4. 請求項２に記載のバイポーラトランジスタであって、
    前記コレクタ層は、前記第三の窒化物半導体に接して設けられた第四の窒化物半導体を更に含み、
    前記第四の窒化物半導体は、Ａｌｘｃ２Ｇａ１−ｘｃ２Ｎ（０≦ｘｃ２＜ｘｃ≦１）を含む
    バイポーラトランジスタ。
  5. 請求項４に記載のバイポーラトランジスタであって、
    前記ベース層は、ＩｎｙｂＧａ１−ｙｂＮ（０≦ｙｂ≦１）を含む
    バイポーラトランジスタ。
  6. 請求項１に記載のバイポーラトランジスタであって、
    前記第三の窒化物半導体のＩｎ組成ｙｃが前記基板側から表面側に向かって減少するように形成されている
    バイポーラトランジスタ。
  7. 請求項６に記載のバイポーラトランジスタであって、
    前記第三の窒化物半導体の平均Ａｌ組成を＜ｘｃ＞、平均Ｉｎ組成を＜ｙｃ＞としたとき、前記第一の窒化物半導体は、以下の式を満たす
    ｜＜ｘｃ＞−４．６＜ｙｃ＞｜＜０．５
    バイポーラトランジスタ。
  8. 請求項１乃至７のいずれか一項に記載のバイポーラトランジスタであって、
    前記基板上に、前記エミッタ層、前記ベース層、前記コレクタ層の順に形成されている
    バイポーラトランジスタ。
  9. 請求項１乃至７のいずれか一項に記載のバイポーラトランジスタであって、
    前記ベース層と前記コレクタ層との界面において前記第三の窒化物半導体のバンドギャップが前記第二の窒化物半導体のバンドギャップより大きくなるように形成されている
    バイポーラトランジスタ。
  10. 請求項１乃至７のいずれか一項に記載のバイポーラトランジスタであって、
    前記コレクタ層に接して形成されたｎ型伝導性のコンタクト層と、
    前記エミッタ層と電気的に接続された第一のオーミック電極と、
    前記ベース層と電気的に接続された第二のオーミック電極と、
    前記コンタクト層と電気的に接続された第三のオーミック電極と
    を更に具備する
    バイポーラトランジスタ。
  11. 請求項８に記載のバイポーラトランジスタであって、
    前記エミッタ層と電気的に接続された第一のオーミック電極と、
    前記ベース層と電気的に接続された第二のオーミック電極と、
    前記コレクタ層と電気的に接続されたショットキー電極と
    を更に具備する
    バイポーラトランジスタ。
JP2010534790A 2008-10-21 2009-10-16 バイポーラトランジスタ Expired - Fee Related JP5628681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010534790A JP5628681B2 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008270884 2008-10-21
JP2008270884 2008-10-21
JP2010534790A JP5628681B2 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ
PCT/JP2009/067909 WO2010047281A1 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JPWO2010047281A1 JPWO2010047281A1 (ja) 2012-03-22
JP5628681B2 true JP5628681B2 (ja) 2014-11-19

Family

ID=42119322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010534790A Expired - Fee Related JP5628681B2 (ja) 2008-10-21 2009-10-16 バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US8716835B2 (ja)
JP (1) JP5628681B2 (ja)
CN (1) CN102246284B (ja)
WO (1) WO2010047281A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376221B1 (ko) 2011-12-08 2014-03-21 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
KR101321404B1 (ko) * 2011-12-16 2013-10-28 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
WO2014089813A1 (zh) * 2012-12-14 2014-06-19 复旦大学 一种晶体管及其制造方法
CN103000674B (zh) * 2012-12-14 2017-04-12 复旦大学 一种晶体管及其制造方法
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP6444718B2 (ja) * 2014-12-15 2018-12-26 株式会社東芝 半導体装置
JP6202409B2 (ja) * 2016-02-04 2017-09-27 株式会社パウデック ヘテロ接合バイポーラトランジスタおよび電気機器
JP7147972B2 (ja) * 2019-05-29 2022-10-05 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその作製方法
JP2021153149A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132160A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 半導体装置
JPH01144681A (ja) * 1987-11-30 1989-06-06 Nec Corp バイポーラトランジスタの製造方法
JP2006253503A (ja) * 2005-03-11 2006-09-21 Anritsu Corp マイクロ波モノリシック集積回路
JP2007188991A (ja) * 2006-01-12 2007-07-26 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2692721B1 (fr) 1992-06-17 1995-06-30 France Telecom Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu.
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JP3368452B2 (ja) * 1995-04-25 2003-01-20 富士通株式会社 化合物半導体装置及びその製造方法
US5689122A (en) 1995-08-14 1997-11-18 Lucent Technologies Inc. InP/InGaAs monolithic integrated demultiplexer, photodetector, and heterojunction bipolar transistor
JP3310514B2 (ja) 1995-12-22 2002-08-05 シャープ株式会社 半導体装置
JP3392788B2 (ja) 1999-08-19 2003-03-31 シャープ株式会社 半導体装置
FR2803102B1 (fr) 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001308103A (ja) 2000-04-19 2001-11-02 Sharp Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP3573737B2 (ja) 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP4159828B2 (ja) 2002-08-26 2008-10-01 独立行政法人物質・材料研究機構 二硼化物単結晶基板、それを用いた半導体レーザダイオード及び半導体装置並びにそれらの製造方法
JP2004140339A (ja) 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
US6806513B2 (en) 2002-10-08 2004-10-19 Eic Corporation Heterojunction bipolar transistor having wide bandgap material in collector
CN1698210A (zh) 2003-01-06 2005-11-16 日本电信电话株式会社 P型氮化物半导体结构以及双极晶体管
US7781356B2 (en) 2003-02-12 2010-08-24 Arizona Board of Regents, a Body Corporate Epitaxial growth of group III nitrides on silicon substrates via a reflective lattice-matched zirconium diboride buffer layer
US7414261B2 (en) * 2003-04-15 2008-08-19 Matsushita Electric Industrial Co., Ltd. Ballistic semiconductor device
US20050221515A1 (en) 2004-03-30 2005-10-06 Katsunori Yanashima Method for producing semiconductor light emitting device, method for producing semiconductor device, method for producing device, method for growing nitride type III-V group compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
CA2529595C (en) 2004-07-01 2013-02-26 Nippon Telegraph And Telephone Corporation Heterostructure bipolar transistor
US7339255B2 (en) 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
JP2006128554A (ja) 2004-11-01 2006-05-18 Matsushita Electric Ind Co Ltd バイポーラトランジスタおよびその製造方法
JP2006324465A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
JP2008004779A (ja) 2006-06-23 2008-01-10 Matsushita Electric Ind Co Ltd 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US7569910B2 (en) 2006-08-30 2009-08-04 Silicon Storage Technology, Inc. Multiple-transistor structure systems and methods in which portions of a first transistor and a second transistor are formed from the same layer
GB2447921B (en) 2007-03-28 2012-01-25 Rfmd Uk Ltd A Transistor
US20090065811A1 (en) 2007-09-07 2009-03-12 Ping-Chih Chang Semiconductor Device with OHMIC Contact and Method of Making the Same
WO2010047280A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132160A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 半導体装置
JPH01144681A (ja) * 1987-11-30 1989-06-06 Nec Corp バイポーラトランジスタの製造方法
JP2006253503A (ja) * 2005-03-11 2006-09-21 Anritsu Corp マイクロ波モノリシック集積回路
JP2007188991A (ja) * 2006-01-12 2007-07-26 Nippon Telegr & Teleph Corp <Ntt> バイポーラトランジスタ

Also Published As

Publication number Publication date
CN102246284B (zh) 2014-02-19
US8716835B2 (en) 2014-05-06
WO2010047281A1 (ja) 2010-04-29
US20110278586A1 (en) 2011-11-17
JPWO2010047281A1 (ja) 2012-03-22
CN102246284A (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
JP5628681B2 (ja) バイポーラトランジスタ
JP4663156B2 (ja) 化合物半導体装置
JP3751791B2 (ja) ヘテロ接合電界効果トランジスタ
JP5810293B2 (ja) 窒化物半導体装置
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2011166067A (ja) 窒化物半導体装置
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2009032713A (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
US20070232008A1 (en) Semiconductor device and hetero-junction bipolar transistor
JP2016115801A (ja) 半導体装置
JP2008016615A (ja) バイポーラトランジスタ
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
JP5628680B2 (ja) バイポーラトランジスタ
WO2020240725A1 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
JP3853341B2 (ja) バイポーラトランジスタ
JP5418482B2 (ja) 化合物半導体積層構造
JP5666992B2 (ja) 電界効果型トランジスタおよびその製造方法
CN212182338U (zh) 半导体结构
JP5730505B2 (ja) 化合物半導体装置
JP5387686B2 (ja) 窒化物半導体装置および電子装置
JP4629955B2 (ja) ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体スイッチング素子
JP5701805B2 (ja) 窒化物半導体ショットキダイオードの製造方法
WO2021229702A1 (ja) 半導体装置
JP5285252B2 (ja) 窒化物半導体装置
JP2010177416A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141002

R150 Certificate of patent or registration of utility model

Ref document number: 5628681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees