JP5387686B2 - 窒化物半導体装置および電子装置 - Google Patents

窒化物半導体装置および電子装置 Download PDF

Info

Publication number
JP5387686B2
JP5387686B2 JP2011536196A JP2011536196A JP5387686B2 JP 5387686 B2 JP5387686 B2 JP 5387686B2 JP 2011536196 A JP2011536196 A JP 2011536196A JP 2011536196 A JP2011536196 A JP 2011536196A JP 5387686 B2 JP5387686 B2 JP 5387686B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor device
band gap
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011536196A
Other languages
English (en)
Other versions
JPWO2011046213A1 (ja
Inventor
高治 松永
昌宏 田能村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011536196A priority Critical patent/JP5387686B2/ja
Publication of JPWO2011046213A1 publication Critical patent/JPWO2011046213A1/ja
Application granted granted Critical
Publication of JP5387686B2 publication Critical patent/JP5387686B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体装置および電子装置に関する。
マイクロ波帯、ミリ波帯の高周波で動作する半導体装置には、例えば、窒化物系ダイオードを構成する窒化物半導体装置が用いられている（例えば、特許文献１および２参照）。
図７に、特許文献１に記載の窒化物系ダイオードを構成する窒化物半導体装置を示す。図示のとおり、この窒化物半導体装置７０では、基板７１上に、ｎ＋型ＧａＮ層（不純物濃度：１×１０１８ｃｍ−３以上）７３と、ｎ−型ＧａＮ層（不純物濃度：５×１０１４〜５×１０１７ｃｍ−３）７４とが、前記順序で積層されている。ｎ−型ＧａＮ層７４上には、主にＴｉを用いたアノード７６が形成されている。ｎ−型ＧａＮ層７４をエッチングして露出したｎ＋型ＧａＮ層７３の面上に、オーミックコンタクトによりカソード７７および７８が形成されている。
図８に、特許文献２に記載の窒化物系ダイオードを構成する窒化物半導体装置を示す。図示のとおり、この窒化物半導体装置８０では、基板８１上に、ｎ＋型ＧａＮ層（ｎ＋に不純物を添加された層）８３と、ｎ−型ＧａＮ層（ｎ−に不純物を添加された層）８４と、アンドープＡｌＧａＮ層（障壁層）８５とが、前記順序で積層されている。アンドープＡｌＧａＮ層８５上には、アノード８６が形成されている。ｎ＋型ＧａＮ層８３上には、カソード８７および８８が形成されている。このようにして、この窒化物半導体装置では、障壁高さを変えている。
前述の窒化物半導体装置では、アノード側に正電圧を印加した場合、ショットキー障壁を超える電圧（Ｖｆ）において正側電流が流れる。また、アノード側に負電圧を印加した場合、ｎ−型ＧａＮ層は空乏化してピンチオフ状態となり、大きな逆方向耐圧を得ることができる。
特開２００６−１９１１１８号公報 特開２００９−１６８７５号公報
しかしながら、特許文献１に記載の前述の窒化物半導体装置では、前記ｎ−型ＧａＮ層上のショットキー特性は、実際にはＧａＮとの障壁高さが十分でない。このため、正方向でのリーク電流発生の閾値が低い。また、ＧａＮ系ショットキー特性は、ＧａＡｓ系と異なり、フェルミレベルのピンニングが無い。また、障壁高さは金属との仕事関数で決定される。このため、Ｖｆの制御が困難である。前述の障壁高さおよびＶｆの制御の困難性から、リーク電流の低減が十分でない。この結果、例えば、低周波雑音（フリッカ雑音）の低減も十分でない。
また、特許文献２に記載の前述の窒化物半導体装置では、前記アンドープＡｌＧａＮ層と前記ｎ−型ＧａＮ層との界面に、分極効果に伴うキャリアが発生する。これにより、ダイオードとしての直列抵抗が低減し、高周波特性が向上する。しかしながら、前記アンドープＡｌＧａＮ層を厚膜化すると、圧電化による分極電荷が増大する。これに伴い、量子力学的トンネル効果によってキャリアが障壁層を超える確率も増大する。このため、順方向および逆方向のリーク電流が増大する。
そこで、本発明は、高耐圧であり、かつリーク電流を低減可能な窒化物半導体装置および電子装置を提供することを目的とする。
前記目的を達成するために、本発明の窒化物半導体装置は、
窒化物半導体積層体と、アノードと、カソードとを含み、
前記窒化物半導体積層体は、チャネル層とワイドバンドギャップ層とが、前記順序で積層された積層体であり、
前記アノードが、前記ワイドバンドギャップ層にショットキー接合され、
前記カソードが、前記チャネル層に接合され、
前記チャネル層が、ｎ＋型窒化物半導体層であり、
前記ワイドバンドギャップ層のバンドギャップが、前記チャネル層のバンドギャップより広いことを特徴とする。
また、本発明の電子装置は、
前記本発明の窒化物半導体装置を含むことを特徴とする。
本発明によれば、高耐圧であり、かつリーク電流が低減された窒化物半導体装置および電子装置を提供することができる。
本発明の窒化物半導体装置における一例（実施形態１）の構成を示す断面図である。 前記実施形態１の窒化物半導体装置におけるカソードの接合のその他の例を示す断面図である。 前記実施形態１の窒化物半導体装置におけるアノード直下のバンドダイアグラム図である。 本発明の窒化物半導体装置におけるその他の例（実施形態２）の構成を示す断面図である。 前記実施形態２の窒化物半導体装置におけるアノード直下のバンドダイアグラム図である。 本発明（実施形態１および２）における低周波雑音特性を例示するグラフである。 本発明の窒化物半導体装置におけるさらにその他の例（実施形態３）の構成を示す断面図である。 特許文献１記載の窒化物半導体装置の一例の構成を示す断面図である。 特許文献２記載の窒化物半導体装置の一例の構成を示す断面図である。
以下、本発明の窒化物半導体装置について、詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。なお、本発明において、数値限定により発明を特定する場合は、厳密にその数値でも良いし、約その数値でも良い。
（実施形態１）
図１Ａに、本実施形態の窒化物半導体装置の構成を示す。図示のとおり、この窒化物半導体装置１０は、窒化物半導体積層体と、アノード１６と、カソード１７および１８とを含む。また、本実施形態の窒化物半導体は、さらに、高抵抗基板１１を含む。前記窒化物半導体積層体は、ｎ＋型ＧａＮ層（チャネル層）１３とアンドープＡｌＧａＮ層（障壁層）１４とＳｉＮ層（ワイドバンドギャップ層）１５とが前記順序で積層された積層体である。ｎ＋型ＧａＮ層１３は、バッファ層１２を介して高抵抗基板１１上に積層されている。すなわち、本実施形態の窒化物半導体装置は、ヘテロ接合型の窒化物半導体装置である。アノード１６は、ＳｉＮ層１５にショットキー接合されている。アノード１６下部以外の前記窒化物半導体積層体は、ＳｉＮ層１５からｎ＋型ＧａＮ層１３の層厚方向の途中まで達するリセス構造を有する。すなわち、ＳｉＮ層１５の一部、アンドープＡｌＧａＮ層１４の一部、およびｎ＋型ＧａＮ層１３の上部の一部が除去されることにより、ＳｉＮ層１５上面からｎ＋型ＧａＮ層１３上部まで達する切欠き部が形成されている。カソード１７および１８は、前記リセス構造の底部（ｎ＋型ＧａＮ層１３上面）に接合されている。ＳｉＮ層１５のバンドギャップは、アンドープＡｌＧａＮ層１４のバンドギャップより広い。
なお、本発明において「接合」とは、直接接触した状態でも良いし、他の構成要素を介してつなぎ合わされた状態でもよい。例えば、前記カソードが前記ｎ＋型ＧａＮ層と接合した状態とは、前記カソードが前記ｎ＋型ＧａＮ層に直接接触した状態でもよい。また、例えば、前記カソードが前記ｎ＋型ＧａＮ層とコンタクト層、導電性基板等を介してつなぎあわされた状態でもよい。また、本発明において、「上に（upper side）」は、特に断らない限り、上面に直接接触している状態（on）に限定されず、間に他の構成要素等が存在し、直接接触していない状態（above）も含む。同様に、「下に（lower side）」は、特に断らない限り、下面に直接接触している状態（on）でも良いし、間に他の構成要素等が存在し、直接接触していない状態（below）でも良い。また、「上面に（on the upper surface）」は、上面に直接接触している状態を指す。同様に、「下面に（on the lower surface）」は、下面に直接接触している状態を指す。「片面側に（at the one side）」は、特に断らない限り、片面側に直接接触している状態でも良いし、間に他の構成要素等が存在し、直接接触していない状態でも良い。「両面側に（at the both side）」も、同様とする。「片面に（on the one side）」は、片面に直接接触している状態を指す。「両面に（on the both side）」も、同様とする。
前記高抵抗基板は、例えば、絶縁性基板、半絶縁性基板である。前記高抵抗基板を形成する材料としては、例えば、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）等があげられる。なお、本実施形態の窒化物半導体装置では、高抵抗基板を用いているが、本発明は、この例に限定されない。
本実施形態の窒化物半導体装置では、前述のとおり、前記ｎ＋型ＧａＮ層は、前記バッファ層を介して前記高抵抗基板上に積層されているが、本発明は、この例に限定されない。前記積層は、バッファ層を必ずしも介さなくともよい。ただし、バッファ層を介して積層することで、例えば、前記高抵抗基板と前記ｎ＋型ＧａＮ層との格子不整合による歪みを緩和することができる。
前記ｎ＋型ＧａＮ層は、ｎ型不純物が高濃度に添加（ドーピング）されたＧａＮ層である。前記ｎ＋型ＧａＮ層の不純物濃度としては、例えば、５×１０１７ｃｍ−３以上である。前記ｎ＋型ＧａＮ層の不純物濃度の上限は、特に制限されず、例えば、５×１０１８ｃｍ−３以下である。前記ｎ型不純物としては、例えば、シリコン（Ｓｉ）、硫黄（Ｓ）セレン（Ｓｅ）、酸素（Ｏ）等があげられる。
前記アノードを形成する材料としては、例えば、Ａｕ等があげられる。前記カソードを形成する材料としては、例えば、Ａｌ等があげられる。前記アノードおよび前記カソードの形成方法は、後述する。
本実施形態の窒化物半導体装置は、例えば、以下のようにして製造可能である。
まず、前記高抵抗基板上に、例えば、有機金属気相エピタキシャル法（ＭＯＶＰＥ法）を用いて、前記バッファ層、前記ｎ＋型ＧａＮ層、前記アンドープＡｌＧａＮ層および前記ＳｉＮ層を、前記順序で積層して窒化物半導体積層体を形成する。前記ＭＯＶＰＥ法による各層の形成における温度条件、圧力条件等は、例えば、従来公知の条件を適用可能である。
つぎに、前記窒化物半導体積層体における前記ＳｉＮ層上のアノードを形成する部分を、レジスト等のプロセス膜で保護する。この状態で、それ以外の部分をドライエッチング等により除去する。この際、前記ＡｌＧａＮ層を超えて、前記ｎ＋型ＧａＮ層が露出するか、さらに前記ｎ＋型ＧａＮ層の層厚方向の途中までであれば、オーバエッチングを加えたポイントまでドライエッチングを行う。この時、前記ｎ＋型ＧａＮ層の不純物濃度を、例えば、５×１０１７ｃｍ−３以上、厚みを５０００Å（５００ｎｍ）程度とする。これにより、前記ドライエッチングによる前記ｎ＋型ＧａＮ層中のオーバエッチング深さがばらついたとしても、その高濃度性により、例えば、ダイオードの直列抵抗に与える影響を小さくすることができる。このため、例えば、エッチングストッパー層を用いなくとも、製造される窒化物半導体装置の特性バラツキを少なくすることができる。
つぎに、前記カソードを、前述の形成材料を蒸着およびアロイして形成する。つぎに、前記カソードをプロセス膜等で保護した状態で、前記アノードを、前述の形成材料を蒸着して形成する。このようにして、本実施形態の窒化物半導体装置を製造可能である。ただし、本実施形態の窒化物半導体装置を製造する方法は、この例に限定されない。
図２に、本実施形態の窒化物半導体装置におけるアノード１６直下のバンドダイアグラムの一例を示す。図２に示すように、本実施形態の窒化物半導体装置では、前述のとおり、アンドープＡｌＧａＮ層１４よりバンドギャップの広いＳｉＮ層１５に、アノード１６がショットキー接合されている。このため、ショットキー障壁高さ（ｅΦｂ）が十分に高い。この結果、本実施形態の窒化物半導体装置では、リーク電流を低減可能である。
前述のとおり、本実施形態の窒化物半導体装置では、障壁層として、アンドープＡｌＧａＮ層を用いている。このため、図２に示すように、分極電荷により発生するキャリア（自由電子）が、アンドープＡｌＧａＮ層１４とｎ＋型ＧａＮ層１３との界面に、２次元電子ガス２１として蓄積される。さらに、ｎ＋型ＧａＮ層１３自身によってもキャリア（自由電子）２２が生じる。これらにより、本実施形態の窒化物半導体装置では、窒化物半導体装置全体としてのキャリア濃度が著しく向上し、例えば、ダイオードとしての駆動能力が向上する。なお、本実施形態の窒化物半導体装置では、障壁層として、アンドープＡｌＧａＮ層を用いているが、本発明は、この例に限定されず、例えば、前記ｎ＋型ＧａＮ層よりバンドギャップが広い層であればよい。
また、本実施形態の窒化物半導体装置では、チャネル層（電子走行層）として、ｎ＋型窒化物半導体層であるｎ＋型ＧａＮ層を用いているため、高耐圧である。したがって、本実施形態の窒化物半導体装置では、前述の低リーク電流特性と高耐圧特性とを両立可能である。また、本実施形態の窒化物半導体装置では、前述のとおり、障壁高さが十分であるため、フェルミレベルのピンニングが無く、例えば、Ｖｆ（順電圧）の制御が困難であるとされるＧａＮを用いているにも関わらず、リーク電流を低減可能である。
前記障壁層は、その厚みを適切に制御することで、例えば、圧電化による分極電荷が増大し過ぎるのを抑制することができる。このため、量子力学的トンネル効果によってキャリアが障壁層を超える確率が増大し過ぎるのを抑制することができる。この結果、例えば、本実施形態の窒化物半導体装置において、前述の分極電荷によるキャリアの増大によるダイオードとしての駆動能力の向上と、順方向、逆方向のリーク電流の低減とを両立可能である。
本発明では、前記窒化物半導体は、ＧａＮには限定されず、例えば、種々のＩＩＩ−Ｖ族窒化物半導体を用いることができる。前記ＩＩＩ−Ｖ族窒化物半導体としては、例えば、ＧａＡｓＮ等、窒素以外のＶ族元素を含む混晶でもよいが、窒素以外のＶ族元素を含まないＩＩＩ族窒化物半導体が好ましい。前記ＩＩＩ族窒化物半導体としては、ＧａＮの他に、例えば、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等があげられる。前記ＩＩＩ−Ｖ族窒化物半導体は、Ｇａ面成長したＩＩＩ−Ｖ族窒化物半導体がより好ましい。
本実施形態の窒化物半導体装置では、ワイドバンドギャップ層として、ＳｉＮ層を用いているが、本発明は、この例に限定されない。前記ワイドバンドギャップ層は、前記障壁層よりバンドギャップが広い層であればよい。前記ワイドバンドギャップ層としては、ＳｉＮ層の他に、例えば、ＡｌＮ層等があげられる。なお、前記ワイドバンドギャップ層は、前述の層を一層のみ単独で用いた単層であってもよいし、二層以上を積層した積層体であってもよい。
本実施形態の窒化物半導体装置では、前記リセス構造は、前記ｎ＋型ＧａＮ層の層厚方向の途中まで形成されているが、本発明は、この例に限定されない。前記リセス構造は、例えば、前記ｎ＋型ＧａＮ層の上端面まで形成されていてもよい。すなわち、本発明では、前記リセス構造は、前記チャネル層上に積層された層の上面から前記チャネル層上部まで達するが、「前記チャネル層上部まで」とは、前記チャネル層の上端面までであっても良い。前記リセス構造は、図１Ａでは、切欠き部であるが、開口埋め込み部（少なくとも前記カソードが埋め込まれた開口部）であっても良い。前記リセス構造は、例えば、前記チャネル層上に積層された層の一部を除去して形成することができる。前記チャネル層は、その上部の一部を除去しても良いし、除去しなくても良い。また、後述するように、本発明の窒化物半導体装置の構造は、前記リセス構造を設けた構造に限定されない。前記リセス構造は、例えば、従来公知のドライエッチング等により形成可能である。
前述のとおり、前記カソードは、図１Ａでは、前記リセス構造の底部（前記ｎ＋型ＧａＮ層１３の上面）に接合されているが、例えば、図１Ｂに示すように、ビアホールにより基板側から、前記カソードが前記ｎ＋型ＧａＮ層に接合されてもよい。図１Ｂに示す窒化物半導体装置の構造をより具体的に説明すると、以下の通りである。すなわち、まず、図１Ｂに示す窒化物半導体装置は、高抵抗基板１１およびバッファ層１２の一部が除去されてビアホール（開口埋め込み部）が形成されている。カソード１９は、高抵抗基板１１の下面と接触し、かつ前記ビアホール（開口埋め込み部）を埋め込んでｎ＋型ＧａＮ層１３と直接接触するように形成されている。このようにして、カソード１９は、ｎ＋型ＧａＮ層１３に接合されている。前述の点と、リセス構造が形成されていない点を除いて、この窒化物半導体装置は、図１Ａに示す窒化物半導体装置１０と同様の構成である。また、本発明の窒化物半導体装置において、基板を用いる場合、前記基板は、高抵抗基板に限定されない。前記基板は、例えばＧａＮ基板等の導電性基板でも良い。前記導電性基板を用いた場合、例えば、図１Ｂの構造においてビアホールを形成せずに、カソード１９を、基板１１およびバッファ層１２を介してｎ＋型ＧａＮ層１３と接合させてもよい。
（実施形態２）
図３に、本実施形態の窒化物半導体装置の構成を示す。図示のとおり、この窒化物半導体装置３０は、窒化物半導体積層体と、アノード３６と、カソード３７および３８とを含む。前記窒化物半導体積層体は、ｎ＋型ＧａＮ層３３とＳｉＮ層３５とが前記順序で積層された積層体である。ｎ＋型ＧａＮ層３３は、バッファ層３２を介して高抵抗基板３１上に積層されている。アノード３６は、ＳｉＮ層３５にショットキー接合されている。アノード３６下部以外の前記窒化物半導体積層体は、ＳｉＮ層３５からｎ＋型ＧａＮ層３３の層厚方向の途中まで達するリセス構造を有する。すなわち、前記窒化物半導体積層体は、ｎ＋型ＧａＮ層３３（チャネル層）上に積層された層（ＳｉＮ層３５）の一部、およびｎ＋型ＧａＮ層３３の上部の一部が除去されることにより、ＳｉＮ層３５上面からｎ＋型ＧａＮ層３３上部まで達する切欠き部が形成されている。カソード３７および３８は、前記リセス構造の底部（ｎ＋型ＧａＮ層３３上面）に接合されている。ＳｉＮ層３５のバンドギャップは、ｎ＋型ＧａＮ層３３のバンドギャップより広い。これら以外の構成は、前述の窒化物半導体装置１０と同様である。また、本実施形態の窒化物半導体装置の各構成部材は、例えば、前述の実施形態１と同様である。
本実施形態の窒化物半導体装置は、例えば、以下のようにして製造可能である。
まず、前記高抵抗基板上に、例えば、有機金属気相エピタキシャル法（ＭＯＶＰＥ法）を用いて、前記バッファ層、前記ｎ＋型ＧａＮ層および前記ＳｉＮ層を、前記順序で積層して窒化物半導体積層体を形成する。前記ＭＯＶＰＥ法による各層の形成における温度条件、圧力条件等は、例えば、従来公知の条件を適用可能である。
つぎに、前記窒化物半導体積層体における前記ＳｉＮ層上のアノードを形成する部分を、レジスト等のプロセス膜で保護する。この状態で、それ以外の部分をドライエッチング等により除去する。この際、前記ｎ＋型ＧａＮ層の層厚方向の途中までドライエッチングを行う。この時、前記ｎ＋型ＧａＮ層の不純物濃度を、例えば、５×１０１７ｃｍ−３以上、厚みを５０００Å（５００ｎｍ）程度とする。これにより、前記ドライエッチングによる前記ｎ＋型ＧａＮ層中のオーバエッチング深さがばらついたとしても、その高濃度性により、例えば、ダイオードの直列抵抗に与える影響を小さくすることができる。このため、例えば、エッチングストッパー層を用いなくとも、製造される窒化物半導体装置の特性バラツキを少なくすることができる。
つぎに、カソードを、前述の形成材料を蒸着およびアロイして形成する。前記カソードをプロセス膜等で保護した状態で、前記アノードを、前述の形成材料を蒸着して形成する。このようにして、本実施形態の窒化物半導体装置を製造可能である。ただし、本実施形態の窒化物半導体装置を製造する方法は、この例に限定されない。
図４に、本実施形態の窒化物半導体装置におけるアノード３６直下のバンドダイアグラムの一例を示す。図４に示すように、本実施形態の窒化物半導体装置では、前述のとおり、ｎ＋型ＧａＮ層３３よりバンドギャップの広いＳｉＮ層３５に、アノード３６がショットキー接合されている。このため、ショットキー障壁高さ（ｅΦｂ）が十分に高い。この結果、本実施形態の窒化物半導体装置では、リーク電流を低減可能である。
また、本実施形態の窒化物半導体装置では、ｎ＋型ＧａＮ層３３中にキャリア（自由電子）４２が生成される。このため、本実施形態の窒化物半導体装置では、窒化物半導体装置全体としてのキャリア濃度が著しく向上し、例えば、ダイオードとしての駆動能力が向上する。
本発明の窒化物半導体装置では、前述のとおり、リーク電流を低減可能である。また、本発明の窒化物半導体装置では、アノードからカソードへの電子走行が縦型走行となる。このため、窒化物半導体装置として表面の影響が極めて小さい。これらの結果、本発明の窒化物半導体装置では、例えば、図５に示すように、ダイオード特性として、低周波帯での低周波雑音特性（フリッカ雑音）を、電界効果トランジスタ（ＦＥＴ）ベースと比較して、著しく低減可能である。
（実施形態３）
図６に、本実施形態の窒化物半導体装置の構成を示す。図示のとおり、この窒化物半導体装置６０では、ダイオード部６００と電界効果トランジスタ（ＦＥＴ）部６１０とが、アイソレーション領域６１４により素子分離された状態で、同一基板上に混載されている。ダイオード部６００は、前述の実施形態１の窒化物半導体装置と同様の構成である。すなわち、ダイオード部６００は、高抵抗基板６１上に、ｎ＋型ＧａＮ層６３とアンドープＡｌＧａＮ層６４とＳｉＮ層６５とが前記順序で積層された窒化物半導体積層体と、アノード６６と、カソード６７および６８とを含む。ｎ＋型ＧａＮ層６３は、バッファ層６２を介して高抵抗基板６１上に積層されている。アノード６６は、ＳｉＮ層６５にショットキー接合されている。アノード６６下部以外の前記窒化物半導体積層体は、ＳｉＮ層６５からｎ＋型ＧａＮ層６３の層厚方向の途中まで達するリセス構造を有する。カソード６７および６８は、前記リセス構造の底面（ｎ＋型ＧａＮ層６３上）に、コンタクト層を介して接合されている。前記ダイオード部の各構成部材は、例えば、前述の実施形態１と同様である。前記コンタクト層には、例えば、従来公知のものを用いることができる。
ＦＥＴ部６１０は、ダイオード部６００と同様の窒化物半導体積層体と、ゲート電極６１１と、ソース電極６１２と、ドレイン電極６１３とを含む。ゲート電極６１１は、ＳｉＮ層６５に接合されている。ゲート電極６１１下部以外の前記窒化物半導体積層体は、ＳｉＮ層６５からアンドープＡｌＧａＮ層６４の上端面まで達するリセス構造を有する。ソース電極６１２およびドレイン電極６１３は、前記リセス構造の底部（アンドープＡｌＧａＮ層６４上）に、コンタクト層を介して接合されている。前記コンタクト層は、例えば、前述のダイオード部におけるコンタクト層と同様である。
本実施形態の窒化物半導体装置は、例えば、以下のようにして製造可能である。
まず、前述の実施形態１と同様にして、窒化物半導体積層体を形成する。
つぎに、前記窒化物半導体積層体における前記ＳｉＮ層上のアノードを形成する部分およびゲート電極を形成する部分を、レジスト等のプロセス膜で保護する。この状態で、それ以外の部分をドライエッチング等により除去してメサ形状を形成する。この際、前記ダイオード部では、前記ｎ＋型ＧａＮ層の層厚方向の途中までドライエッチングを行う。前記ＦＥＴ部では、前記アンドープＡｌＧａＮ層上端までドライエッチングを行う。
つぎに、前記カソードを、前記ｎ＋型ＧａＮ層上に形成し、前記ソース電極および前記ドレイン電極を、前記アンドープＡｌＧａＮ層上に形成する。この状態で、アイソレーション注入を行う。このようにすることで、前記ダイオード部と前記ＦＥＴ部とを素子分離する。
つぎに、前記ダイオード部の前記アノードおよび前記ＦＥＴ部の前記ゲート電極を、パターニングして前記ＳｉＮ層上に形成する。最後に電気配線（図６において、図示せず）を施す。このようにして、本実施形態の窒化物半導体装置を製造可能である。ただし、本実施形態の窒化物半導体装置を製造する方法は、この例に限定されない。
本実施形態の窒化物半導体装置では、キャリア濃度が高く良好なショットキー特性を示す前記ダイオード部と、前記ＦＥＴ部とが同一基板上に混載されている。このため、例えば、ＳＷ、コンバータ、増幅器等を混載する無線機を一度に構成可能であり、かつ低周波雑音を著しく低減可能である。この結果、高性能な無線機を構成可能である。
本実施形態の窒化物半導体装置では、前記ダイオード部は、前述の実施形態１の窒化物半導体装置と同様の構成であるが、本発明は、この例に限定されない。前記ダイオード部は、例えば、前述の実施形態２の窒化物半導体装置と同様の構成であってもよい。このような場合には、前記ソース電極および前記ドレイン電極は、例えば、コンタクト層を介してｎ＋型ＧａＮ層上に接合される。
以上のとおり、本発明によれば、高耐圧であり、かつリーク電流が低減された窒化物半導体装置を提供できる。本発明の窒化物半導体装置は、特に制限されないが、例えば、マイクロ帯、ミリ波帯の高周波で動作し、高耐圧で低い低周波雑音特性を併せ持つ、電子走行層にＩＩＩ−Ｖ族窒化物半導体を用いたヘテロ接合型のダイオード（ショットキーダイオード等）として用いることができる。本発明の窒化物半導体装置は、例えば、各種家電製品、通信機器等の電子装置に広く用いることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、２００９年１０月１６日に出願された日本出願特願２００９−２３９１７９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０、３０、６０ 窒化物半導体装置
１１、３１、６１ 高抵抗基板
１２、３２、６２ バッファ層
１３、３３、６３ ｎ＋型ＧａＮ層（チャネル層）
１４、６４ アンドープＡｌＧａＮ層（障壁層）
１５、３５、６５ ＳｉＮ層（ワイドバンドギャップ層）
１６、３６、６６ アノード
１７、１８、１９、３７、３８、６７、６８ カソード
２１ ２次元電子ガス
２２、４２ ｎ＋型ＧａＮ層中キャリア
７０ 特許文献１に記載の窒化物半導体装置
７１、８１ 基板
７３、８３ ｎ＋型ＧａＮ層
７４、８４ ｎ−型ＧａＮ層
７６、８６ アノード
７７、７８、８７、８８ カソード
８０ 特許文献２に記載の窒化物半導体装置
８５ アンドープＡｌＧａＮ層
６００ ダイオード部
６１０ 電界効果トランジスタ部
６１１ ゲート電極
６１２ ソース電極
６１３ ドレイン電極
６１４ アイソレーション領域

Claims (9)

  1. 窒化物半導体積層体と、アノードと、カソードとを含み、
    前記窒化物半導体積層体は、チャネル層とワイドバンドギャップ層とが、前記順序で積層された積層体であり、
    前記アノードが、前記ワイドバンドギャップ層にショットキー接合され、
    前記カソードが、前記チャネル層に接合され、
    前記チャネル層が、ｎ＋型窒化物半導体層であり、かつ、前記ｎ ＋ 型窒化物半導体層の不純物濃度が、５×１０ １７ ｃｍ −３ 以上であり、
    前記ワイドバンドギャップ層のバンドギャップが、前記チャネル層のバンドギャップより広いことを特徴とする窒化物半導体装置。
  2. 前記窒化物半導体積層体が、さらに、障壁層を含み、
    前記チャネル層と前記ワイドバンドギャップ層とが、前記障壁層を介して積層され、
    前記ワイドバンドギャップ層のバンドギャップが、前記障壁層のバンドギャップより広いことを特徴とする請求項１記載の窒化物半導体装置。
  3. 前記ｎ＋型窒化物半導体層が、ｎ＋型ＧａＮ層であり、
    前記ワイドバンドギャップ層が、ＳｉＮ層およびＡｌＮ層の少なくとも一方を含むことを特徴とする請求項１記載の窒化物半導体装置。
  4. 前記ｎ＋型窒化物半導体層が、ｎ＋型ＧａＮ層であり、
    前記障壁層が、アンドープＡｌＧａＮ層であり、
    前記ワイドバンドギャップ層が、ＳｉＮ層およびＡｌＮ層の少なくとも一方を含むことを特徴とする請求項２記載の窒化物半導体装置。
  5. 前記窒化物半導体積層体において、前記チャネル層上に積層された層の一部に、前記チャネル層上に積層された層の上面から前記チャネル層上部まで達する開口埋め込み部または切欠き部が形成され、
    前記カソードが、前記チャネル層の上面に接合されていることを特徴とする請求項１から４のいずれか一項に記載の窒化物半導体装置。
  6. さらに、高抵抗基板およびバッファ層を含み、
    前記チャネル層が、前記高抵抗基板上に前記バッファ層を介して積層されていることを特徴とする請求項１から５のいずれか一項に記載の窒化物半導体装置。
  7. ショットキーダイオードであることを特徴とする請求項１から６のいずれか一項に記載の窒化物半導体装置。
  8. ダイオード部と、電界効果トランジスタとが、同一基板上に混載され、
    前記ダイオード部が、請求項７記載の窒化物半導体装置であることを特徴とする窒化物半導体装置。
  9. 請求項１から８のいずれか一項に記載の窒化物半導体装置を含むことを特徴とする電子装置。
JP2011536196A 2009-10-16 2010-10-15 窒化物半導体装置および電子装置 Expired - Fee Related JP5387686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011536196A JP5387686B2 (ja) 2009-10-16 2010-10-15 窒化物半導体装置および電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009239179 2009-10-16
JP2009239179 2009-10-16
PCT/JP2010/068193 WO2011046213A1 (ja) 2009-10-16 2010-10-15 窒化物半導体装置および電子装置
JP2011536196A JP5387686B2 (ja) 2009-10-16 2010-10-15 窒化物半導体装置および電子装置

Publications (2)

Publication Number Publication Date
JPWO2011046213A1 JPWO2011046213A1 (ja) 2013-03-07
JP5387686B2 true JP5387686B2 (ja) 2014-01-15

Family

ID=43876262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011536196A Expired - Fee Related JP5387686B2 (ja) 2009-10-16 2010-10-15 窒化物半導体装置および電子装置

Country Status (3)

Country Link
US (1) US20120241759A1 (ja)
JP (1) JP5387686B2 (ja)
WO (1) WO2011046213A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458566B1 (ko) * 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
CN110137267A (zh) * 2019-05-15 2019-08-16 上海科技大学 一种垂直型氮化镓肖特基二极管器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098285A (ja) * 1995-06-22 1997-01-10 Sharp Corp ヘテロ接合半導体デバイス
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
JP2009182054A (ja) * 2008-01-29 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置、基板、半導体装置の製造方法および基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098285A (ja) * 1995-06-22 1997-01-10 Sharp Corp ヘテロ接合半導体デバイス
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置およびＩＩＩ−Ｖ族窒化物半導体装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
JP2009182054A (ja) * 2008-01-29 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置、基板、半導体装置の製造方法および基板の製造方法

Also Published As

Publication number Publication date
WO2011046213A1 (ja) 2011-04-21
JPWO2011046213A1 (ja) 2013-03-07
US20120241759A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
US7498618B2 (en) Nitride semiconductor device
JP4531071B2 (ja) 化合物半導体装置
JP4744109B2 (ja) 半導体装置とその製造方法
JP5469098B2 (ja) 電界効果トランジスタ及びその製造方法
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
JP5595685B2 (ja) 半導体装置
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP4967708B2 (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
JP5125512B2 (ja) 電界効果トランジスタ
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
WO2011010418A1 (ja) 窒化物半導体装置及びその製造方法
JP2008166469A (ja) 窒化物半導体装置とその製造方法
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP5415668B2 (ja) 半導体素子
JP5721782B2 (ja) 半導体装置
JP5387686B2 (ja) 窒化物半導体装置および電子装置
WO2011010419A1 (ja) 窒化物半導体装置
JP5418482B2 (ja) 化合物半導体積層構造
JP2015056413A (ja) 窒化物半導体装置
WO2021240990A1 (ja) 半導体装置、半導体モジュール、及び電子機器
JP2023019923A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2022076302A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees