JP2009182054A - 半導体装置、基板、半導体装置の製造方法および基板の製造方法 - Google Patents

半導体装置、基板、半導体装置の製造方法および基板の製造方法 Download PDF

Info

Publication number
JP2009182054A
JP2009182054A JP2008018020A JP2008018020A JP2009182054A JP 2009182054 A JP2009182054 A JP 2009182054A JP 2008018020 A JP2008018020 A JP 2008018020A JP 2008018020 A JP2008018020 A JP 2008018020A JP 2009182054 A JP2009182054 A JP 2009182054A
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
nitride
aluminum
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008018020A
Other languages
English (en)
Inventor
Makoto Kiyama
誠 木山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008018020A priority Critical patent/JP2009182054A/ja
Publication of JP2009182054A publication Critical patent/JP2009182054A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】逆方向リーク電流の発生を抑制することのできる、ワイドバンドギャップ半導体を用いた半導体装置を提供する。
【解決手段】ＧａＮ基板１の一方の主表面上に、第１の窒化物半導体としてのＧａＮエピタキシャル層２が形成されている。ＧａＮエピタキシャル層２の上にＡｌＮエピタキシャル層３が形成されている。ＡｌＮエピタキシャル層３の上にショットキー電極５が形成されている。また、ＧａＮ基板１の、ＧａＮエピタキシャル層２が形成されている側と反対側の主表面上にオーミック電極４が形成されている。
【選択図】図１

Description

この発明は、半導体装置、基板、半導体装置の製造方法および基板の製造方法に関し、より特定的には、逆方向リーク電流のより少ない、エピタキシャル基板を用いた半導体装置、逆方向リーク電流のより少ない半導体装置を形成しうる基板、およびそれらの製造方法に関する。
電力機器向けの半導体素子である電力用半導体素子は、電力の変換や電力制御用に最適化されており、パワーエレクトロニクスのキーデバイスである。電力用半導体素子は、通常の半導体素子に比べて高耐圧化、大電流化、高速・高周波化されているのが特徴である。これらは一般的にはパワーデバイスと呼ばれ、整流ダイオード、パワートランジスタ、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、ゲートターンオフサイリスタ（ＧＴＯ）、トライアックなどが知られている。パワーデバイスは、現状、シリコン（Ｓｉ）材料から作られたＩＧＢＴなどのデバイスが使用されている。Ｓｉを用いたデバイスは、ＳＪ（Super Junction）やＩＥ（Injection Enhanced）効果などのＭＯＳゲートデバイス高性能化の努力が続けられている。ＩＧＢＴなどの高電力バイポーラデバイスと並存しながら、数１０Ｖから数ｋＶまでのパワーデバイスの全守備範囲が、新設計概念による高性能ＭＯＳゲートデバイスに置き換わっていくと考えられる。
しかし近年、半導体材料をパワーデバイスに適用する際の性能指数としてよく知られているＢａｌｉｇａ指数を使い、Ｓｉやワイドバンドギャップ半導体など、代表的な半導体材料同士で指数の比較が行なわれた結果が、（非特許文献１）パワーエレクトロニクスハンドブックに記されている。その結果、Ｓｉを１とすると、ガリウム砒素（ＧａＡｓ）は１６、炭化シリコン（ＳｉＣ）は３８〜２３６、ガリウム窒素（ＧａＮ）は２，２７０、ダイヤモンドは２７，１３０と、いずれもＳｉよりもはるかに高い値を示すことがわかった。すなわち、Ｓｉと比較し、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体材料はいずれも極めて優れた性能指数をもっていることがわかる。このことからも、上述したＳＪやＩＥなどの新原理を用いたデバイスに対して、Ｓｉを適用することは、その材料限界から予測される限界値に近づいているため、ワイドバンドギャップ半導体を上記デバイスに適用するため、開発を活発化させる必要があることがわかる。
昨今、特に先進国では、ＩＴ社会の進展に伴い、電力消費がさらに増加する予兆が出ている。したがって、２１世紀においては、コンパクトで高効率、低コストなパワーデバイスが必要と考えられる。また、たとえば受配電系に直接、接続され電力を最適制御する超低損失半導体スイッチの実現も期待される。これらの新しいニーズを実現させるためには、損失が限りなくゼロに近く、高温動作が可能なパワーデバイスの実用化が必要である。そのためにも、現在特に、ＧａＮやＳｉＣなどの、Ｓｉより材料特性の優れた材料を利用したデバイスの開発が活発化している。
デバイスを高性能化させるためには、逆方向リーク電流の発生を可能な限り抑制することが不可欠である。そこで、ＧａＮを利用したパワーデバイスに関する研究の一環として、ＧａＮ系ショットキー接合の逆方向リーク電流に対する調査が、（非特許文献２）電子情報通信学会論文誌Ｃ Ｖｏｌ．Ｊ８８−Ｃ Ｎｏ．８にて報告されている。
「パワーエレクトロニクスハンドブック」、Ｒ＆Ｄプランニング、２００２年２月２０日、ｐ．３８−３９ 橋詰 保、「電子情報通信学会論文誌」、（社）電子情報通信学会、２００５年８月、Ｖｏｌ．Ｊ８８−Ｃ、Ｎｏ．８、ｐ．６２１−６２９
しかしながら、上記非特許文献２では、ＧａＮおよび窒化アルミニウムガリウム（ＡｌＧａＮ）に形成されたショットキー接合に流れる逆方向リーク電流を測定した結果が推定値よりも大幅に大きい値となるという問題が発生したことおよび、その現象を説明するために、逆方向リーク電流が発生する機構について論じられている。上記非特許文献２においては、ｎ−ＧａＮショットキー接合に流れる逆方向リーク電流は、熱励起過程を伴ったトンネル電流が大部分を支配していると述べられているが、これを説明するために、ドナー型欠陥準位が表面に局在する可能性が指摘されている。最終的に上記非特許文献２においては、ＧａＮショットキー接合の逆方向リーク電流が大きくなる機構には、ＧａＮ表面近傍に導入されたドナー型欠陥準位である表面欠陥ドナーが影響している可能性が高いと指摘されている。すなわち、表面近傍に高密度の表面欠陥ドナーが存在している場合、そのイオン化によって表面近傍の電荷分布が大きく変化し、表面欠陥ドナーが存在しない場合と比較して、ショットキー障壁の厚みが極端に薄くなると指摘されている。なお、このような表面欠陥ドナーが発生する原因としては、以下の現象が報告されている。すなわち、デバイスの製造工程のうちの高温アニール工程ないしプラズマプロセス工程を行なう際に、ＧａＮ表面が窒素欠乏状態となり、これに起因して窒素空孔に関連したドナー準位が発生する。この窒素空孔に関連したドナー準位の存在が、ショットキー接合界面におけるトンネル効果による逆方向リーク電流の大部分を支配している可能性がある。
以上より、逆方向リーク電流の発生の少ない、高性能なショットキーバリアダイオードやＭＯＳＦＥＴなどのパワーデバイスを形成させるためには、半導体表面近傍における表面欠陥の発生を可能な限り抑制させることが重要であると考えられる。
本発明は、以上の問題に鑑みなされたもので、その目的は、逆方向リーク電流の発生を抑制することのできる、ワイドバンドギャップ半導体を用いたショットキーバリアダイオードなどに代表される半導体装置、ショットキーバリアダイオードを形成するワイドバンドギャップ半導体の基板、逆方向リーク電流の発生を抑制することのできる、ワイドバンドギャップ半導体を用いた半導体装置の製造方法、およびショットキーバリアダイオードを形成するワイドバンドギャップ半導体の基板の製造方法を提供することである。
本発明における半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層と、第２の窒化物半導体層の一方の主表面上に配置された、ショットキー電極とを備える。第２の窒化物半導体層の厚みを５ｎｍ以下に設定することにより、ショットキー電極に電流が順方向に流れたときの電流値の低下を防ぐことができる。また、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層を設けることにより、第２の窒化物半導体層の一方の主表面上にショットキー電極を形成する際に、第１の窒化物半導体層の表面上に直接ショットキー電極を形成する場合よりも、ショットキー電極が形成される半導体層（第２の窒化物半導体層）の表面近傍に表面欠陥ドナーなどのダメージを与える可能性を小さくすることを可能とする。
また、本発明における半導体装置は、第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。これは、上述のとおり、たとえばシリコンなどと比べて、窒化ガリウムなどの化合物半導体を用いた方が、パワーデバイス用材料として適しているためである。
また、本発明における半導体装置は、第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。これは、結晶の格子定数が第１の窒化物半導体層よりも小さい化合物半導体として適しているためである。
また、本発明における半導体装置において、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、第２の窒化物半導体層を形成する結晶の格子定数が小さくなる。さらに、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していく。また、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していく。これらにより、第２の窒化物半導体層の、第１の窒化物半導体層との接続面と反対側の主表面にて、第２の窒化物半導体層を形成する結晶構造の結晶の格子定数をより小さくすることができる。その結果、第２の窒化物半導体層の一方の主表面上にショットキー電極を形成する際に、第２の窒化物半導体層の表面近傍に表面欠陥ドナーなどのダメージを与える可能性を小さくすることを可能とする。
また、本発明における基板は、第１の窒化物半導体層と、第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層とを備える。または、上述した第１の窒化物半導体層は、ベース基板の一方の主表面上に配置された構造となっていてもよい。以上のような構成とすることにより、この基板を用いて半導体装置を形成する場合、第２の窒化物半導体層の一方の主表面上にショットキー電極を形成したときに、第２の窒化物半導体層の表面近傍に表面欠陥ドナーなどのダメージを与える可能性を小さくすることを可能とすることができる。このため、ショットキー電極に電流が順方向に流れたときの電流値の低下を防ぐことができる。
基板においても、半導体装置と同様に、第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。また、第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。
基板においても、半導体装置と同様に、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、第２の窒化物半導体層を形成する結晶の格子定数が小さくなる。また、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していく。さらに、第２の窒化物半導体層は、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していく。以上により、この基板を用いて半導体装置を形成する場合、第２の窒化物半導体層の、第１の窒化物半導体層との接続面と反対側の主表面にて、第２の窒化物半導体層を形成する結晶構造の結晶の格子定数をより小さくすることができる。その結果、第２の窒化物半導体層の一方の主表面上にショットキー電極を形成する際に、第２の窒化物半導体層の表面近傍に表面欠陥ドナーなどのダメージを与える可能性を小さくすることを可能とする。
本発明における半導体装置の製造方法は、第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層を形成する工程と、第２の窒化物半導体層の一方の主表面上にショットキー電極を形成する工程とを備える。以上の製造方法により、上述した半導体装置を得ることができる。
また、本発明における半導体装置の製造方法は、第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。また、第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。以上の製造方法により、上述した半導体装置を得ることができる。
また、本発明における半導体装置の製造方法において、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、第２の窒化物半導体層を形成する結晶の格子定数が小さくなるように第２の窒化物半導体層を形成する。また、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していくように第２の窒化物半導体層を形成する。また、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していくように第２の窒化物半導体層を形成する。以上の製造方法により、上述した半導体装置を得ることができる。
本発明における基板の製造方法は、第１の窒化物半導体層を形成する工程と、第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層を形成する工程とを備える。または、第１の窒化物半導体層を形成する工程では、ベース基板の一方の主表面上に、第１の窒化物半導体層を形成する。以上の製造方法により、上述した基板を得ることができる。
また、本発明における基板の製造方法は、第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。さらに、第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムインジウムガリウムを用いる。以上の製造方法により、上述した基板を得ることができる。
さらに、本発明における基板の製造方法は、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、第２の窒化物半導体層を形成する結晶の格子定数が小さくなるように第２の窒化物半導体層を形成する。また、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していくように第２の窒化物半導体層を形成する。さらに、第２の窒化物半導体層を形成する工程では、第１の窒化物半導体層側から、第１の窒化物半導体層と第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していくように第２の窒化物半導体層を形成する。以上の製造方法により、上述した基板を得ることができる。
本発明によれば、たとえばショットキーバリアダイオードなどの半導体装置における逆方向リーク電流の発生の原因となる、第２の窒化物半導体層に表面欠陥ドナーなどのダメージが与えられる可能性を小さくすることができる。また、順方向に動作させる際の電流値の出力を大きくし、パワーデバイスとしての特性を発揮させることが可能となる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１における、半導体装置の断面の構成を示す概略図である。また、図２は、本発明の実施の形態１における、半導体装置の製造工程を示すフローチャートである。さらに図３は、図２における工程（Ｓ１００）をより詳細に示すフローチャートである。図１〜図３を参照して、本発明の実施の形態１における、半導体装置および半導体装置の製造方法を説明する。
本発明の実施の形態１における半導体装置は、図１に示すように、ｎ−ＧａＮ基板１と、ｎ−ＧａＮエピタキシャル層２、ＡｌＮエピタキシャル層３（ｎ型／ｐ型は問わない）、オーミック電極４、およびショットキー電極５から構成されたショットキーバリアダイオードである。具体的には、ｎ−ＧａＮ基板１の一方の主表面上に、第１の窒化物半導体層としてのｎ−ＧａＮエピタキシャル層２が形成されている。ｎ−ＧａＮエピタキシャル層２の上に第２の窒化物半導体層としてのＡｌＮエピタキシャル層３が形成されている。ＡｌＮエピタキシャル層３の上にショットキー電極５が形成されている。また、ｎ−ＧａＮ基板１の、ｎ−ＧａＮエピタキシャル層２が形成されている側と反対側の主表面上にオーミック電極４が形成されている。
本発明の実施の形態１における半導体装置では、第１の窒化物半導体層として、ｎ−ＧａＮエピタキシャル層２を用いている。なお、第１の窒化物半導体層に用いる半導体材料として、ｎ−ＧａＮの代わりに、ＡｌＧａＮ、窒化アルミニウムインジウム（ＡｌＩｎＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）のエピタキシャル層を用いても良い。第１の窒化物半導体としてこれらの半導体材料を用いるのは、パワーデバイスに適用する際には、たとえばシリコンなどと比べて、ワイドバンドギャップ半導体を用いるのが適しているためである。また、パワーデバイスにおいて有用な耐圧は、６００Ｖ〜１０ｋＶ程度であるとされるが、この耐圧範囲を実現するためにも、上述したワイドバンドギャップ半導体を用いることが好ましい。また、上述した有用な耐圧を実現するためには、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２における自由電子濃度は、１Ｅ１４ｃｍ−３以上、１Ｅ１７ｃｍ−３以下であることが好ましい。なお、この自由電子濃度は５Ｅ１４ｃｍ−３以上、５Ｅ１６ｃｍ−３以下とすることがさらに好ましい。
また、本発明の実施の形態１における半導体装置では、第２の窒化物半導体層として、ＡｌＮ（窒化アルミニウム）エピタキシャル層３を用いている。なお、第２の窒化物半導体層に用いる半導体材料として、ＡｌＮの他に、ＡｌＧａＮ、ＡｌＩｎＮまたはＡｌＧａＩｎＮのエピタキシャル層を用いても良い。第２の窒化物半導体としてこれらの半導体材料を用いるのは、結晶の格子定数を第１の窒化物半導体より小さくするためである。つまり、格子定数が小さいと、原子間距離が小さくなるために原子間結合力が強くなるため、半導体装置を形成したときに第２の窒化物半導体層の表面近傍に表面欠陥ドナーなどの欠陥が形成される可能性を小さくすることができるためである。たとえば、ウルツ鉱構造の結晶の場合、ＡｌＮの結晶の格子定数は、ａ軸が０．３１１ｎｍでｃ軸が０．４９８ｎｍであり、ＧａＮの結晶の格子定数は、ａ軸が０．３１９ｎｍでｃ軸が０．５１７ｎｍである。したがって、第２の窒化物半導体層としての上記のようなＡｌＮエピタキシャル層３を備えることは、電極を形成する層の結晶の格子定数を小さくしてショットキー電極５を形成するときに当該ショットキー電極５下の半導体層（ＡｌＮエピタキシャル層３）の表面に欠陥が形成されることを抑制するために有用である。以上より、第１の窒化物半導体層に用いる材質と、第２の窒化物半導体層に用いる材質との組み合わせは、第１の窒化物半導体層よりも第２の窒化物半導体層の方が結晶の格子定数が小さくなるように選別することが好ましい。
しかし、第２の窒化物半導体層の厚みに関しては、極力薄くすることが好ましい。これは、第２の窒化物半導体層について、たとえばショットキーバリアダイオードを形成したときに、この層の厚みが過度に大きくなると、順方向に電圧を印加した際に電子がこの層をトンネル（透過）する妨げとなり、電流特性に影響を与える可能性があるからである。したがって、ＡｌＮエピタキシャル層３の厚みは５ｎｍ以下にすることが好ましく、より好ましくは３ｎｍ以下となるようにすることが好ましい。
本発明の実施の形態１における半導体装置は、基板としてｎ−ＧａＮ基板１を用いている。しかし、ＧａＮのエピタキシャル成長を行なう基板としては一般的に、サファイア（Ａｌ２Ｏ３）も良く使われるため、この基板としてはサファイアを用いてもよい。また、炭化シリコン（ＳｉＣ）を用いることもできる。しかし、たとえば基板としてサファイアを用いた場合、第１の窒化物半導体層であるＧａＮとの間には結晶の格子定数で１４％、膨張率で２７％の大きな違いがある。この違いが、ＧａＮ中に多くの欠陥や転位を発生させる可能性がある。そこで、本発明の実施の形態１においては、ｎ−ＧａＮ基板１の一方の主表面上にｎ−ＧａＮエピタキシャル層２を形成させ、これを第１の窒化物半導体層として用いている。なお、本発明における半導体装置においては、第１の窒化物半導体であるｎ−ＧａＮエピタキシャル層２中の転位密度は１Ｅ８ｃｍ−２以下であることが好ましい。なお、この転位密度は１Ｅ７ｃｍ−２以下であることがさらに好ましい。転位密度を上述の範囲に設定することにより、逆方向リーク電流を減少させることができる。
本発明の実施の形態１における半導体装置は、ショットキー電極５を、ニッケル（Ｎｉ）および金（Ａｕ）を蒸着させることにより形成している。なお、ショットキー電極５の材料として、ショットキー接合を形成することが可能な他の任意の材料を用いてもよい。ここで、本発明による半導体装置では、第２の窒化物半導体層であるＡｌＮエピタキシャル層３の結晶の格子定数を、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２の結晶の格子定数よりも小さくなるように配置している。また、第２の窒化物半導体層としてＡｌＮの代わりに、第１の窒化物半導体層として用いているＧａＮよりも格子定数の小さい、先述したＡｌＧａＮやＡｌＩｎＮ、ＡｌＧａＩｎＮを用いてもよい。また、第１の窒化物半導体層として先述したＡｌＧａＮ、ＡｌＩｎＮ、またはＡｌＧａＩｎＮを用い、第２の窒化物半導体層として上述した第１の窒化物半導体層よりも格子定数の小さい、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮ、またはＡｌＧａＩｎＮを用いることもできる。また、エピタキシャル層を成長させる場合は、基板などの下地層を形成する結晶と成長させるエピタキシャル層の物質の結晶との格子定数の差が小さくないと、格子定数の差による結晶の歪みなどにより安定した成長ができなくなるという問題がある。このため、エピタキシャル成長を行なう際には、下地層の結晶との格子定数の差を小さくすることが好ましい。そのためには、第２の窒化物半導体層においても、第１の窒化物半導体層との接続面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、結晶の格子定数が小さくなるように（つまり、第１の窒化物半導体層に近い領域では格子定数が第１の窒化物半導体層の格子定数に近い値とし、ショットキー電極に近づくにつれて格子定数が小さくなるように）形成することがさらに好ましい。なお、この格子定数の変化は、連続的に単調に変化してもよいし、連続しないステップ状の変化としてもよい。
また、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した３元素のＡｌＧａＮまたはＡｌＩｎＮのエピタキシャル層を用いた場合、第２の窒化物半導体層に含まれるアルミニウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、アルミニウムの含有質量％が増加していくことが好ましい。これは、上述した３元素のＡｌＧａＮまたはＡｌＩｎＮのエピタキシャル層においては、アルミニウムの含有質量％が増えるにつれて格子定数が小さくなる傾向があるためである。なお、このアルミニウムの含有質量％の変化は、連続的に単調に変化してもよいし、連続しないステップ状の変化としてもよい。
さらに、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した４元素のＡｌＧａＩｎＮのエピタキシャル層を用いた場合、第２の窒化物半導体層に含まれるガリウムもしくはインジウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、ガリウムまたはインジウムの含有質量％が減少していくことが好ましい。ここで、ガリウムまたはインジウムのいずれか一方の含有質量％が減少してもよいし、ガリウムとインジウムとの両方の含有質量％が減少してもよい。これは、上述した４元素のＡｌＧａＩｎＮのエピタキシャル層においては、ガリウムまたはインジウムの含有質量％が減るにつれて格子定数が小さくなる傾向があるためである。なお、このガリウムまたはインジウムの含有質量％の変化は、連続的に単調に変化してもよいし、連続しないステップ状の変化としてもよい。
以上のように、第２の窒化物半導体層における結晶の格子定数の大きさや構成元素の含有質量％に傾斜を持たせることにより、第２の窒化物半導体層と第１の窒化物半導体層であるたとえばｎ−ＧａＮエピタキシャル層２との接続面における結晶の格子定数の大きさの変化を小さくする。その結果、第２の窒化物半導体層であるたとえばＡｌＧａＮエピタキシャル層の、ｎ−ＧａＮエピタキシャル層２との接続面近傍における、表面欠陥ドナーや、結晶の格子定数の差に起因する歪みの発生する可能性を小さくすることができる。
続いて、図２および図３を用いて、本発明の実施の形態１における半導体装置の製造方法を説明する。図２に示すように、最初にエピ層を成長させる工程（Ｓ１００）を実施する。ここでエピ層とはエピタキシャル層のことであり、具体的には図３に示すように、ＧａＮエピ層を成長させる工程（Ｓ１１１）および、その上にさらに、ＡｌＮエピ層を成長させる工程（Ｓ１１２）をいう。ここではｎ−ＧａＮ基板１の一方の主表面上に、第１の窒化物半導体層としてｎ−ＧａＮエピタキシャル層２、その上に第２の窒化物半導体層としてＡｌＮエピタキシャル層３を形成させる工程をいう。なお、第１の窒化物半導体層としてＧａＮエピタキシャル層の代わりに、ＡｌＧａＮまたはＡｌＧａＩｎＮのエピタキシャル層を用いても良い。これらの材料は、エピタキシャル成長を行なうことが容易なので、第１の窒化物半導体層として適している。また、第２の窒化物半導体層としてもＡｌＮエピタキシャル層の代わりに、ＡｌＧａＮまたはＡｌＧａＩｎＮのエピタキシャル層を用いても良い。
なお、上述のとおり、ここでは第１の窒化物半導体層中に含まれる自由電子濃度は、１Ｅ１４ｃｍ−３以上、１Ｅ１７ｃｍ−３以下とすることが好ましい。なお、この自由電子濃度は５Ｅ１４ｃｍ−３以上、５Ｅ１６ｃｍ−３以下とすることがさらに好ましい。また、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した３元素のＡｌＧａＮまたはＡｌＩｎＮのエピタキシャル層を用いた場合、第２の窒化物半導体層に含まれるアルミニウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、アルミニウムの含有質量％が増加していくことが好ましい。さらに、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した４元素のＡｌＧａＩｎＮのエピタキシャル層を用いた場合、層に含まれるガリウムもしくはインジウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、ガリウムまたはインジウムの含有質量％が減少していくことが好ましい。ここで、ガリウムまたはインジウムのいずれか一方の含有質量％が減少してもよいし、ガリウムとインジウムとの両方の含有質量％が減少してもよい。なお、これらの格子定数の変化は、連続的に単調に変化してもよいし、連続しないステップ状の変化としてもよい。このように層を形成する原料の含有質量％に傾斜を持たせるためには、たとえば第２の窒化物半導体層の形成時に、アルミニウム原料ガス、ガリウム原料ガス、インジウム原料ガスの流量比を変化させながらエピタキシャル成長させる。
ところでここでエピタキシャル成長とは、基板結晶上に基板結晶と同じ方位関係を持った結晶を成長させることをいう。エピタキシャル成長により形成した層をエピタキシャル層と呼ぶ。高性能なパワーデバイスを実現するためには、窒化物半導体はエピタキシャル成長により形成することが好ましい。それゆえ、本発明の実施の形態１においては、窒化物半導体をエピタキシャル成長により形成させている。
次に、オーミック電極を形成する工程（Ｓ２００）を行なう。これはｎ−ＧａＮ基板１の、エピタキシャル層と反対側の主表面上に、チタン（Ｔｉ）とアルミニウム（Ａｌ）とチタン（Ｔｉ）と金（Ａｕ）からなる金属の４層積層構造を、たとえば電子ビーム蒸着法を用いることにより形成する工程である。続いて、ショットキー電極を形成する工程（Ｓ３００）を行なう。これは第２の窒化物半導体層であるたとえばＡｌＮエピタキシャル層３の上に、たとえばＮｉおよびＡｕを、たとえば抵抗加熱蒸着法を用いることにより形成する。以上の各工程を実施することにより、ショットキーバリアダイオードを形成させることができる。
（実施の形態２）
図４は、本発明の実施の形態２における、半導体装置の断面の構成を示す概略図である。本発明の実施の形態２における半導体装置は、図４に示すように、ＳｉＣ基板７、ｉ−ＧａＮエピタキシャル層８、ｎ−ＧａＮエピタキシャル層２、ＡｌＮエピタキシャル層３（ｎ型／ｐ型は問わない）、ソース電極９、ゲート電極１０、およびドレイン電極１１から構成されている。具体的には、半絶縁性を示すＳｉＣ基板７の一方の主表面上に、高抵抗を示すｉ−ＧａＮエピタキシャル層８が形成されている。ｉ−ＧａＮエピタキシャル層８の上にｎ−ＧａＮエピタキシャル層２が形成されている。ｎ−ＧａＮエピタキシャル層２の上にＡｌＮエピタキシャル層３が形成されている。また、図４におけるｎ−ＧａＮエピタキシャル層２およびＡｌＮエピタキシャル層３の両端部には、ソース電極９とドレイン電極１１とが、それぞれｎ−ＧａＮエピタキシャル層２と導通するように配置されている。また、ＡｌＮエピタキシャル層３の上にはゲート電極１０が配置されている。
本発明の実施の形態２においては、第１の窒化物半導体層と、第２の窒化物半導体層と、ショットキー電極とからなる構造を、ＭＥＳＦＥＴ（電界効果トランジスタ）に応用させている。これは、ＭＥＳＦＥＴにおけるゲート電極−半導体からなるＭＥＳ構造は、ゲート電極に加える電圧の正負によって電界効果として逆の挙動を示す点が、電極に加える電圧の正負によって整流性により逆の挙動を示すショットキー電極と共通しているため、本発明の実施の形態１におけるショットキー電極構造を、電界効果に応用できる例として挙げている。ゲート電極１０に加える電圧により、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２が電子の通路であるチャネルとしての機能をもつ。なお、ｎ−ＧａＮエピタキシャル層２の上に配置されたＡｌＮエピタキシャル層３は、厚みが５ｎｍ以下であり、第１の窒化物半導体層よりも結晶の格子定数の小さい第２の窒化物半導体層として形成されている。
基板材料としては、半絶縁性を示し、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との格子定数の差が小さい材料としてＳｉＣ基板７を使用している。しかし、ＳｉＣ基板７の代わりに、半絶縁性を示すＧａＮ基板またはサファイア基板を用いても良い。
なお、ＳｉＣ基板７の一方の主表面上に形成させた、高抵抗を示すｉ−ＧａＮエピタキシャル層８は、その上に存在するｎ−ＧａＮエピタキシャル層２に電流が流れた際に、たとえば欠陥や転位などの不具合が発生するのを抑制するためのバッファ層としての役割を担う。また、ｎ−ＧａＮエピタキシャル層２は、先の本発明の実施の形態１における第１の窒化物半導体層としての役割を担うものである。しかし、ショットキー構造に（図１における縦方向に）電流を流す本発明の実施の形態１と異なり、本発明の実施の形態２においては、ｎ−ＧａＮエピタキシャル層２は、ＭＥＳＦＥＴのチャネルとして(図４における横方向に）電流を流す構造となっている。このため、ｎ−ＧａＮエピタキシャル層２に含まれる自由電子濃度は、先の本発明の実施の形態１におけるｎ−ＧａＮエピタキシャル層２よりもやや高濃度な、５Ｅ１６ｃｍ−３以上５Ｅ１７ｃｍ−３以下とすることが好ましい。なお、１Ｅ１７ｃｍ−３程度とすることがさらに好ましい。
なお、ゲート電極１０は、先の本発明の実施の形態１におけるショットキー電極５に該当し、ソース電極９およびドレイン電極１１は、先の本発明の実施の形態１におけるオーミック電極４に該当する。なお、ソース電極９およびドレイン電極１１は、図４においては、積層面に垂直な方向に見て、ｎ−ＧａＮエピタキシャル層２のほぼ中央の深さまで形成されているが、ｎ−ＧａＮエピタキシャル層２と導通できていれば、ｎ−ＧａＮエピタキシャル層２内の任意の深さまで形成することができる。以上の構造においてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２に関して、上述しなかった各構成要素の形成方法や形成条件などは、全て本発明の実施の形態１に準ずる。
（実施の形態３）
図５は、本発明の実施の形態３における、半導体装置の断面の構成を示す概略図である。本発明の実施の形態３における半導体装置は、図５に示すように、ＳｉＣ基板７、ｉ−ＧａＮエピタキシャル層８、ＡｌＧａＮエピタキシャル層１２（ｎ型／ｐ型は問わない）、ＡｌＮエピタキシャル層３（ｎ型／ｐ型は問わない）、ソース電極９、ゲート電極１０、ドレイン電極１１から形成される。具体的には、ＳｉＣ基板７の一方の主表面上に、高抵抗を示すｉ−ＧａＮエピタキシャル層８が形成されている。ｉ−ＧａＮエピタキシャル層８の上にＡｌＧａＮエピタキシャル層１２が形成されている。ＡｌＧａＮエピタキシャル層１２の上にＡｌＮエピタキシャル層３が形成されている。また、図５におけるＡｌＧａＮエピタキシャル層１２、ＡｌＮエピタキシャル層３の両端部には、ソース電極９とドレイン電極１１とが、ＡｌＧａＮエピタキシャル層１２およびｉ−ＧａＮエピタキシャル層８との界面に形成された２次元電子ガス層と導通するように配置されている。また、ＡｌＮエピタキシャル層３の上にはゲート電極１０が配置されている。
本発明の実施の形態３においては、第１の窒化物半導体層であるｉ−ＧａＮエピタキシャル層８と、第２の窒化物半導体層であるＡｌＮエピタキシャル層３との間に、電子供給層としてのＡｌＧａＮエピタキシャル層１２を挟んだ構造としている。そして、電極に電圧を加えた際に、ＡｌＧａＮエピタキシャル層１２とｉ−ＧａＮエピタキシャル層８との界面に形成された２次元電子ガス層が、ＭＥＳＦＥＴのチャネルに当たる電子走行層としての役割を果たす、ＨＥＭＴを形成している。ＨＥＭＴを形成させて、電子走行層である２次元電子ガス層に電流を流すことにより、本発明の実施の形態２におけるＭＥＳＦＥＴと比べてより高速で電子を移動させることが可能となる。その結果、消費電力の削減などの効果を奏することができる。
ｉ−ＧａＮエピタキシャル層８は第１の窒化物半導体層としているが、その中に含まれる自由電子濃度は、先の本発明の実施の形態１および２における第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２の自由電子濃度よりも大幅に低い。また、ｉ−ＧａＮエピタキシャル層８は高抵抗のため、エネルギーバンドの湾曲が起こり、基板側に電子を流すことはできない。従って、ｉ−ＧａＮエピタキシャル層８を電子走行層とすることはできない。また、ＨＥＭＴ構造の電子走行層としての２次元電子ガス層を形成させるために、ｉ−ＧａＮエピタキシャル層８の上にＡｌＧａＮエピタキシャル層１２を形成させている。このＡｌＧａＮエピタキシャル層１２は、たとえば含まれるアルミニウムの質量を２０％とする。
ＡｌＧａＮエピタキシャル層１２の厚みは３０ｎｍとしている。上述のとおり、第２の窒化物半導体層は厚みが５ｎｍ以下であるが、このＡｌＧａＮエピタキシャル層１２は、第２の窒化物半導体層であるＡｌＮエピタキシャル層３よりも厚みを大きく形成させている。このことにより、ＡｌＧａＮエピタキシャル層１２を、ＨＥＭＴ構造の電子供給層として機能させることが可能となる。そして、ＡｌＧａＮエピタキシャル層１２の上に、第２の窒化物半導体層としてＡｌＮエピタキシャル層３を形成させる。以上の構造においてのみ、本発明の実施の形態２と異なる。すなわち、本発明の実施の形態３に関して、上述しなかった各構成要素の形成方法や形成条件などは、全て本発明の実施の形態１および２に準ずる。
（実施の形態４）
図６は、本発明の実施の形態４における、基板の断面の構成を示す概略図である。また、図７は、本発明の実施の形態４における、別の基板の断面の構成を示す概略図である。本発明の実施の形態４においては、第１の窒化物半導体層と、その一方の主表面上に第２の窒化物半導体層を形成させた基板を形成させている。具体的には、図６に示すように、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２と、その一方の主表面上に形成させた第２の窒化物半導体層であるＡｌＮエピタキシャル層３（ｎ型／ｐ型は問わない）とからなる、エピタキシャル基板である。このエピタキシャル基板は、ここへショットキー電極およびオーミック電極を形成することにより、ショットキーバリアダイオードとして高い性能を発揮することが可能である。なお、図７に示すように、ｎ−ＧａＮ基板１の一方の主表面上に、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２と、ｎ−ＧａＮエピタキシャル層２の上に、第２の窒化物半導体層であるＡｌＮエピタキシャル層３とを形成させたエピタキシャル基板としても良い。さらに、ここでは基板の材料としてＧａＮを用いたが、ＧａＮの代わりに、サファイアもしくはＳｉＣを用いることも可能である。
本発明の実施の形態４における、基板に用いる窒化物半導体層は、全て本発明の実施の形態１〜３に準じている。また、この基板の製造方法は、先の図２および図３のフローチャートに示したとおり、エピ層を成長させる工程（Ｓ１００）である。より具体的には、ＧａＮエピ層を成長させる工程（Ｓ１１１）およびＡｌＮエピ層を成長させる工程（Ｓ１１２）であり、本発明の実施の形態１〜３と同じ方法で形成できる。
本実施例１では、第１の窒化物半導体層の一方の主表面上に、第２の窒化物半導体層を形成することによる効果について調べた。具体的には、試料Ａである本発明の実施の形態１のショットキーバリアダイオード（図１参照）、および試料Ｂである比較用の、第１の窒化物半導体層に電極を形成させたショットキーバリアダイオードを形成し、逆方向リーク電流を測定した。図８は、本実施例１における比較用試料（試料Ｂ）である半導体装置の断面の構成を示す概略図である。以下、図１と図８を参考に、本実施例１にて用いた試料について説明する。
図１に示す試料Ａは以下の手順により準備する。まず、ハイドライド気相成長法（ＨＶＰＥ）を用いて、平均自由電子濃度が３Ｅ１８ｃｍ−３、厚みが４００μｍ、平均転位密度が５Ｅ６ｃｍ−２である、（０００１）面ｎ−ＧａＮ基板１を準備する。ｎ−ＧａＮ基板１の一方の主表面上に、有機金属化合物蒸気から結晶（固体）を成長させる方法であるＯＭＶＰＥ法を用いて、平均キャリア濃度が５Ｅ１５ｃｍ−３、厚みが５μｍのｎ−ＧａＮエピタキシャル層２と、その上に厚みが２ｎｍのＡｌＮエピタキシャル層３とを成長させた。なお、ＡｌＮエピタキシャル層３はｎ型、ｐ型のいずれでもよい。また、図８に示す試料Ｂは、試料Ａと同じｎ−ＧａＮ基板１の一方の主表面上に、試料Ａと同じｎ−ＧａＮエピタキシャル層２のみを形成させることにより準備した。
次に、試料Ａおよび試料Ｂに以下に示す方法でオーミック電極４、およびショットキー電極５を形成することにより、ショットキーバリアダイオードを形成させた。試料Ａおよび試料Ｂに対して有機洗浄を行なった後、それぞれのｎ−ＧａＮ基板１の、ｎ−ＧａＮエピタキシャル層２が形成されている主表面と反対側の主表面上の全面にオーミック電極４を形成した。オーミック電極は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層積層構造をそれぞれ２０ｎｍ／１００ｎｍ／２０ｎｍ／３０ｎｍ、電子ビーム蒸着法（ＥＢ蒸着法）を用いて蒸着させることにより形成し、６００℃で１分間合金化を行なって形成した。続いて、試料ＡにおいてはＡｌＮエピタキシャル層３の上に、試料Ｂにおいてはｎ−ＧａＮエピタキシャル層２の上に、ショットキー電極５を形成した。このショットキー電極５は、Ｎｉ／Ａｕの２層積層構造をそれぞれ３０ｎｍ／５００ｎｍ、抵抗加熱蒸着法を用いて形成した。電極形状は直径が２００μｍの円形としており、リフトオフ法を用いて形成した。なお、オーミック電極４、ショットキー電極５ともに、蒸着前の処理は、半導体用塩酸１：純水１の割合で混合させた、塩酸水溶液を用いて、室温で１分間行なった。以上の手順により、図１および図８に示すような試料Ａおよび試料Ｂのショットキーバリアダイオードを準備した。
図９は、試料Ａおよび試料Ｂに逆方向電圧を加えたときの、電流−電圧特性を示すグラフである。図９において、横軸は逆方向電圧（単位：Ｖ）を示し、縦軸は逆方向電流密度（単位：Ａ／ｃｍ２）を示している。図９より、ｎ−ＧａＮエピタキシャル層２の上に直接、ショットキー電極５を形成させたショットキーバリアダイオード（試料Ｂ）よりも、ｎ−ＧａＮエピタキシャル層２およびＡｌＮエピタキシャル層３を備えるショットキーバリアダイオード（試料Ａ）の方が、逆方向リーク電流が小さくなっていることがわかる。試料Ｂではｎ−ＧａＮエピタキシャル層２の表面に直接ショットキー電極５の金属材料を蒸着させたために、当該金属材料の蒸着の際にｎ−ＧａＮエピタキシャル層２の表面上に表面欠陥ドナーが多数形成されたものと思われる。このため、逆方向の電圧を加えたときに、表面欠陥ドナーが原因の逆方向リーク電流が大きくなったものと考えられる。これに対し、試料Ａは、第２の窒化物半導体層であるＡｌＮエピタキシャル層３を設け、この上にショットキー電極５を蒸着させている。このため、試料ＡではＧａＮよりも格子定数が小さくて原子間結合力の強いＡｌＮを用いることで、ＡｌＮエピタキシャル層３の表面上に表面欠陥ドナーが発生するのを抑制できたものと思われる。
仮に、試料Ａにて、第２の窒化物半導体層としてＡｌＮエピタキシャル層３の代わりに３元素のたとえばＡｌＧａＮやＡｌＩｎＮを用いた場合、第２の窒化物半導体層に含まれるアルミニウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、アルミニウムの含有質量％が増加していくことが好ましい。さらに、仮に試料Ａにて、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した４元素のＡｌＧａＩｎＮのエピタキシャル層を用いた場合、第２の窒化物半導体層に含まれるガリウムもしくはインジウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、ガリウムまたはインジウムの含有質量％が減少していくことが好ましい。ここで、ガリウムまたはインジウムのいずれか一方の含有質量％が減少してもよいし、ガリウムとインジウムとの両方の含有質量％が減少してもよい。上述したように形成すれば、第２の窒化物半導体層と第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との間の格子定数の差が小さくなるよう調整することができる。この結果、第２の窒化物半導体層における上記接合面での格子不整合に起因する欠陥の発生を抑制できるものと期待できる。
本実施例２では、エピタキシャル層の成長方法および、基板の材質が、半導体装置の電気特性に与える影響について調べた。具体的には、試料Ｃである本発明の実施の形態１のショットキーバリアダイオード（図１参照）、試料Ｄである比較用の、サファイア基板上にＧａＮエピタキシャル層とＡｌＮエピタキシャル層とを形成させたショットキーバリアダイオード、および試料Ｅである比較用の、サファイア基板上にＧａＮエピタキシャル層のみを形成させたショットキーバリアダイオードを準備した。なお、試料Ｃは先の実施例１における試料Ａと同じ構成を有するが、ここでは便宜上、試料Ｃと呼ぶことにする。これらのショットキーバリアダイオードに流れる逆方向リーク電流を測定した。図１０は、本実施例２における比較用試料（試料Ｄ）である半導体装置の断面の構成を示す概略図である。また、図１１は、本実施例２における比較用試料（試料Ｅ）である半導体装置の断面の構成を示す概略図である。以下、図１０と図１１（および図１）を参照に、本実施例２にて用いた試料について説明する。
上述のとおり、試料Ｃは試料Ａと同じ構成を有するため、試料Ａと全く同じ手順にて準備を行なったため、ここでは説明を省略する。次に試料Ｄについて説明する。まず、Ｃ面サファイア基板６の一方の主表面上に、有機金属化合物蒸気から結晶（固体）を成長させる方法であるＯＭＶＰＥ法を用いて、平均キャリア濃度が５Ｅ１５ｃｍ−３、厚みが５μｍのｎ−ＧａＮエピタキシャル層２と、その上に厚みが２ｎｍのＡｌＮエピタキシャル層３とを成長させた。また、図１１に示す試料Ｅは、試料Ｄと同じＣ面サファイア基板６の一方の主表面上に、有機金属化合物蒸気から結晶（固体）を成長させる方法であるＯＭＶＰＥ法を用いて、平均キャリア濃度が５Ｅ１５ｃｍ−３、厚みが５μｍのｎ−ＧａＮエピタキシャル層２のみを形成させることにより準備した。
次に、試料Ｄおよび試料Ｅに以下に示す方法でオーミック電極４、およびショットキー電極５を形成することにより、ショットキー電極ダイオードを形成させた。試料Ｄおよび試料Ｅに対して有機洗浄を行った後、図１０に示すように、試料ＤにおいてはＡｌＮエピタキシャル層３の一方の主表面上（サファイア基板６と反対側）に、また図１１に示すように、試料Ｅにおいてはｎ−ＧａＮエピタキシャル層２の一方の主表面上（サファイア基板６と反対側）に、オーミック電極４を形成した。オーミック電極４は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層積層構造をそれぞれ厚み２０ｎｍ／１００ｎｍ／２０ｎｍ／３０ｎｍとし、電子ビーム蒸着法（ＥＢ蒸着法）を用いて蒸着させることにより形成し、６００℃で１分間合金化を行なって形成した。また、オーミック電極４の形状は、リフトオフ法を用いることにより形成した。続いて、試料ＤにおいてはＡｌＮエピタキシャル層３の上に、試料Ｅにおいてはｎ−ＧａＮエピタキシャル層２の上に、ショットキー電極５を形成した。このショットキー電極５は、Ｎｉ／Ａｕの２層積層構造をそれぞれ厚み３０ｎｍ／５００ｎｍとし、抵抗加熱蒸着法を用いて形成した。電極形状は直径が２００μｍの円形としており、リフトオフ法を用いて形成した。なお、オーミック電極４、ショットキー電極５ともに、蒸着前の処理は、半導体用塩酸１：純水１の割合で混合させた、塩酸水溶液を用いて、室温で１分間行なった。以上の手順により、図１０および図１１に示すような試料Ｄおよび試料Ｅのショットキーバリアダイオードを準備した。
図１２は、試料Ｃ、試料Ｄ、試料Ｅに逆方向電圧を加えたときの、電流−電圧特性を示すグラフである。図１２において、横軸は逆方向電圧（単位：Ｖ）を示し、縦軸は逆方向電流密度（単位：Ａ／ｃｍ２）を示している。図１２より、ｎ−ＧａＮ基板１上に第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２および第２の窒化物半導体層であるＡｌＮエピタキシャル層３を備えるショットキーバリアダイオード（試料Ｃ）が最も逆方向リーク電流が小さくなっており、サファイア基板６上にｎ−ＧａＮエピタキシャル層２およびＡｌＮエピタキシャル層３を備えた試料Ｄがこれに次ぎ、サファイア基板６上にｎ−ＧａＮエピタキシャル層２のみを備えた試料Ｅが最も逆方向リーク電流が大きくなっていることがわかる。
まず、試料Ｃと試料Ｄとの比較により、ｎ−ＧａＮ基板１の上にｎ−ＧａＮエピタキシャル層２を形成させた方が、サファイア基板６の上にｎ−ＧａＮエピタキシャル層２を形成させるよりも、逆方向リーク電流が小さくなっている。これは、試料Ｄの場合、サファイア基板６の上にＧａＮエピタキシャル層を形成させる、ヘテロエピタキシャル構造を形成しているため、異物質の結晶間ではエピタキシャル層の成長時に結晶や格子定数の違いによる転位が生じやすい。この転位が先に述べた表面欠陥ドナーと同様に、逆方向リーク電流の原因となっているものと考えられる。試料Ｃのｎ−ＧａＮエピタキシャル層２における平均転位密度の測定結果は約５Ｅ６ｃｍ−２であるのに対し、試料Ｄの平均転位密度の測定結果は約１Ｅ９ｃｍ−２であった。上述のとおり、第１の窒化物半導体層における転位密度は１Ｅ８ｃｍ−２以下であることが好ましい。なお、この転位密度は１Ｅ７ｃｍ−２以下であることがさらに好ましい。
次に、試料Ｄと試料Ｅとの比較により、先の実施例１と同様に、ｎ−ＧａＮエピタキシャル層２のみの上に、ショットキー電極５を形成させた試料Ｅよりも、ｎ−ＧａＮエピタキシャル層２およびＡｌＮエピタキシャル層３を備える試料Ｄの方が、逆方向リーク電流が小さくなっていることがわかる。試料Ｅではｎ−ＧａＮエピタキシャル層２上に直接ショットキー電極５の金属材料を蒸着させたために、ショットキー電極５の蒸着時にｎ−ＧａＮエピタキシャル層２の表面上に表面欠陥ドナーが多数形成されたものと思われる。このため、逆方向の電圧を加えたときに、表面欠陥ドナーが原因の逆方向リーク電流が大きくなったものと考えられる。これに対し、試料Ｄは、第２の窒化物半導体層であるＡｌＮエピタキシャル層３を設け、この上にショットキー電極５を蒸着させている。このため、試料ＤではＧａＮよりも格子定数が小さくて原子間結合力の強いＡｌＮを用いることにより、ＡｌＮエピタキシャル層３の表面上に表面欠陥ドナーが発生するのを抑制できたものと思われる。
仮に、試料Ｄにて、第２の窒化物半導体層としてＡｌＮエピタキシャル層３の代わりに３元素のたとえばＡｌＧａＮやＡｌＩｎＮを用いた場合、第２の窒化物半導体層に含まれるアルミニウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、アルミニウムの含有質量％が増加していくことが好ましい。さらに、仮に試料Ｄにて、第２の窒化物半導体層として、ＡｌＮエピタキシャル層３の代わりに上述した４元素のＡｌＧａＩｎＮのエピタキシャル層を用いた場合、第２の窒化物半導体層に含まれるガリウムもしくはインジウムの質量％については、第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との接合面から離れるにつれて（つまり、ショットキー電極に近づくにつれて）、ガリウムまたはインジウムの含有質量％が減少していくことが好ましい。ここで、ガリウムまたはインジウムのいずれか一方の含有質量％が減少してもよいし、ガリウムとインジウムとの両方の含有質量％が減少してもよい。上述したように形成すれば、第２の窒化物半導体層と第１の窒化物半導体層であるｎ−ＧａＮエピタキシャル層２との間の格子定数の差が小さくなるよう調整することができる。この結果、第２の窒化物半導体層における上記接合面での格子不整合に起因する欠陥の発生を抑制できるものと期待できる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置は、パワーエレクトロニクスのキーデバイスである、電力用半導体素子に関連する技術として特に適している。
本発明の実施の形態１における、半導体装置の断面の構成を示す概略図である。 本発明の実施の形態１における、半導体装置の製造工程を示すフローチャートである。 図２における工程（Ｓ１００）をより詳細に示すフローチャートである。 本発明の実施の形態２における、半導体装置の断面の構成を示す概略図である。 本発明の実施の形態３における、半導体装置の断面の構成を示す概略図である。 本発明の実施の形態４における、基板の断面の構成を示す概略図である。 本発明の実施の形態４における、別の基板の断面の構成を示す概略図である。 本実施例１における比較用試料（試料Ｂ）である半導体装置の断面の構成を示す概略図である。 試料Ａおよび試料Ｂに逆方向電圧を加えたときの、電流−電圧特性を示すグラフである。 本実施例２における比較用試料（試料Ｄ）である半導体装置の断面の構成を示す概略図である。 本実施例２における比較用試料（試料Ｅ）である半導体装置の断面の構成を示す概略図である。 試料Ｃ、試料Ｄ、試料Ｅに逆方向電圧を加えたときの、電流−電圧特性を示すグラフである。
符号の説明
１ ｎ−ＧａＮ基板、２ ｎ−ＧａＮエピタキシャル層、３ ＡｌＮエピタキシャル層、４ オーミック電極、５ ショットキー電極、６ サファイア基板、７ ＳｉＣ基板、８ ｉ−ＧａＮエピタキシャル層、９ ソース電極、１０ ゲート電極、１１ ドレイン電極、１２ ＡｌＧａＮエピタキシャル層。

Claims (26)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、前記第１の窒化物半導体層よりも格子定数の小さい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の一方の主表面上に配置された、ショットキー電極とを備える、半導体装置。
  2. 前記第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項１に記載の半導体装置。
  3. 前記第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項１または２に記載の半導体装置。
  4. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、前記第２の窒化物半導体層を形成する結晶の格子定数が小さくなる、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していく、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していく、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、前記第１の窒化物半導体層よりも格子定数の小さい第２の窒化物半導体層とを備える、基板。
  8. 前記第１の窒化物半導体層は、ベース基板の一方の主表面上に配置されている、請求項７に記載の基板。
  9. 前記第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項７または８に記載の基板。
  10. 前記第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項７〜９のいずれか１項に記載の基板。
  11. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、前記第２の窒化物半導体層を形成する結晶の格子定数が小さくなる、請求項７〜１０のいずれか１項に記載の基板。
  12. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していく、請求項７〜１１のいずれか１項に記載の基板。
  13. 前記第２の窒化物半導体層は、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していく、請求項７〜１２のいずれか１項に記載の基板。
  14. 第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、前記第１の窒化物半導体層よりも格子定数の小さい第２の窒化物半導体層を形成する工程と、
    前記第２の窒化物半導体層の一方の主表面上にショットキー電極を形成する工程とを備える、半導体装置の製造方法。
  15. 前記第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項１４に記載の半導体装置の製造方法。
  16. 前記第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、前記第２の窒化物半導体層を形成する結晶の格子定数が小さくなるように前記第２の窒化物半導体層を形成する、請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していくように前記第２の窒化物半導体層を形成する、請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法。
  19. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していくように前記第２の窒化物半導体層を形成する、請求項１４〜１８のいずれか１項に記載の半導体装置の製造方法。
  20. 第１の窒化物半導体層を形成する工程と、
    前記第１の窒化物半導体層の一方の主表面上に配置された、厚みが５ｎｍ以下であり、前記第１の窒化物半導体層よりも格子定数の小さい第２の窒化物半導体層を形成する工程とを備える、基板の製造方法。
  21. 前記第１の窒化物半導体層を形成する工程では、ベース基板の一方の主表面上に、前記第１の窒化物半導体層を形成する、請求項２０に記載の基板の製造方法。
  22. 前記第１の窒化物半導体層を構成する材料として、窒化ガリウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項２０または２１に記載の基板の製造方法。
  23. 前記第２の窒化物半導体層を構成する材料として、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムまたは窒化アルミニウムガリウムインジウムを用いる、請求項２０〜２２のいずれか１項に記載の基板の製造方法。
  24. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、前記第２の窒化物半導体層を形成する結晶の格子定数が小さくなるように前記第２の窒化物半導体層を形成する、請求項２０〜２３のいずれか１項に記載の基板の製造方法。
  25. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるアルミニウムの質量％が増加していくように前記第２の窒化物半導体層を形成する、請求項２０〜２４のいずれか１項に記載の基板の製造方法。
  26. 前記第２の窒化物半導体層を形成する工程では、前記第１の窒化物半導体層側から、前記第１の窒化物半導体層と前記第２の窒化物半導体層との接続面に垂直な方向に離れていくにつれて、含まれるガリウムまたはインジウムの質量％が減少していくように前記第２の窒化物半導体層を形成する、請求項２０〜２５のいずれか１項に記載の基板の製造方法。
JP2008018020A 2008-01-29 2008-01-29 半導体装置、基板、半導体装置の製造方法および基板の製造方法 Withdrawn JP2009182054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008018020A JP2009182054A (ja) 2008-01-29 2008-01-29 半導体装置、基板、半導体装置の製造方法および基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008018020A JP2009182054A (ja) 2008-01-29 2008-01-29 半導体装置、基板、半導体装置の製造方法および基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009182054A true JP2009182054A (ja) 2009-08-13

Family

ID=41035812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008018020A Withdrawn JP2009182054A (ja) 2008-01-29 2008-01-29 半導体装置、基板、半導体装置の製造方法および基板の製造方法

Country Status (1)

Country Link
JP (1) JP2009182054A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172644A2 (en) 2008-10-04 2010-04-07 Denso Corporation System for restarting internal combustion engine
WO2011046213A1 (ja) * 2009-10-16 2011-04-21 日本電気株式会社 窒化物半導体装置および電子装置
CN102054875A (zh) * 2010-10-29 2011-05-11 中山大学 一种功率型GaN基肖特基二极管及其制作方法
JP2013030763A (ja) * 2011-06-24 2013-02-07 Sumitomo Chemical Co Ltd トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
JP2014090026A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017085056A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172644A2 (en) 2008-10-04 2010-04-07 Denso Corporation System for restarting internal combustion engine
WO2011046213A1 (ja) * 2009-10-16 2011-04-21 日本電気株式会社 窒化物半導体装置および電子装置
JP5387686B2 (ja) * 2009-10-16 2014-01-15 日本電気株式会社 窒化物半導体装置および電子装置
CN102054875A (zh) * 2010-10-29 2011-05-11 中山大学 一种功率型GaN基肖特基二极管及其制作方法
JP2013030763A (ja) * 2011-06-24 2013-02-07 Sumitomo Chemical Co Ltd トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
JP2014090026A (ja) * 2012-10-29 2014-05-15 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2017085056A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体エピタキシャル基板及び化合物半導体装置
CN109417035A (zh) * 2016-06-27 2019-03-01 赛奥科思有限公司 氮化物半导体层叠物、氮化物半导体层叠物的制造方法、半导体层叠物的制造方法和半导体层叠物的检查方法

Similar Documents

Publication Publication Date Title
Khadar et al. 820-V GaN-on-Si quasi-vertical pin diodes with BFOM of 2.0 GW/cm2
US20180233590A1 (en) Field effect transistor and multilayered epitaxial film for use in preparation of field effect transistor
JP6174874B2 (ja) 半導体装置
JP5580602B2 (ja) デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路
US20080079009A1 (en) Semiconductor device
JP2018533837A (ja) ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ
US20130082276A1 (en) Nitride semiconductor device and manufacturing method thereof
JP2009182054A (ja) 半導体装置、基板、半導体装置の製造方法および基板の製造方法
JP2000252458A (ja) 半導体素子
US9076812B2 (en) HEMT structure with iron-doping-stop component and methods of forming
US8853063B2 (en) Method and system for carbon doping control in gallium nitride based devices
JP2013544022A (ja) フローティングおよびグランドされた基板領域を備えるｈｅｍｔ
US20150115327A1 (en) Group III-V Device Including a Buffer Termination Body
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
JP2009026975A (ja) 半導体装置
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2013161478A1 (ja) 窒化物系半導体素子
JP7257498B2 (ja) 窒化物半導体装置
TWI572036B (zh) Nitride crystal structure
JP2011108712A (ja) 窒化物半導体装置
CN111211161A (zh) 一种双向散热的纵向氮化镓功率晶体管及其制备方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
US10777654B2 (en) Method for manufacturing nitrogen-face polarity gallium nitride epitaxial structure
KR20150012119A (ko) 질화물 반도체 소자 및 그 제조 방법
RU2534442C1 (ru) Способ изготовления мощного свч-транзистора

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405