JP6444718B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6444718B2
JP6444718B2 JP2014253215A JP2014253215A JP6444718B2 JP 6444718 B2 JP6444718 B2 JP 6444718B2 JP 2014253215 A JP2014253215 A JP 2014253215A JP 2014253215 A JP2014253215 A JP 2014253215A JP 6444718 B2 JP6444718 B2 JP 6444718B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
type semiconductor
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014253215A
Other languages
English (en)
Other versions
JP2016115801A (ja
Inventor
鈴木　真理子
真理子 鈴木
酒井　忠司
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014253215A priority Critical patent/JP6444718B2/ja
Priority to EP15198747.6A priority patent/EP3035390A1/en
Priority to US14/963,825 priority patent/US9564491B2/en
Publication of JP2016115801A publication Critical patent/JP2016115801A/ja
Application granted granted Critical
Publication of JP6444718B2 publication Critical patent/JP6444718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/128—Anode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/053—Manufacture or treatment of heterojunction diodes or of tunnel diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
ダイヤモンドを用いた半導体装置が提案されている。このような半導体装置において、オン電圧を低減することが望まれる。
特開平５−８９１号公報
本発明の実施形態は、オン電圧の低い半導体装置を提供する。
本発明の実施形態によれば、ｎ形半導体層と、第１電極と、窒化物半導体層と、を含む半導体装置が提供される。前記ｎ形半導体層は、ダイヤモンドを含む。前記窒化物半導体層は、前記ｎ形半導体層と、前記第１電極と、の間に設けられる。前記窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含み、ｎ形である。前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ＜１）層と複数のＡｌＮ層とを含む第１構造体を含む。
本発明の別の実施形態によれば、ダイヤモンドを含むｎ形半導体層と、第１電極と、前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、を含む半導体装置が提供される。前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＧａＮ層と複数のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ≦１）層とを含む第２構造体を含む。
本発明の別の実施形態によれば、ダイヤモンドを含むｎ形半導体層と、第１電極と、前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、を含む半導体装置が提供される。前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ≦１）層と複数のＡｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜ｘ）層とを含む第３構造体を含む。
本発明の別の実施形態によれば、ダイヤモンドを含むｎ形半導体層と、第１電極と、前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、を含む半導体装置が提供される。前記窒化物半導体層は、Ａｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ≦１）を含む第１領域と、Ａｌ ｙ Ｇａ １−ｙ Ｎ（０≦ｙ＜ｘ）を含む第２領域と、を含む。前記第１領域は、前記第２領域と前記ｎ形半導体層との間に設けられる。
本発明の別の実施形態によれば、ダイヤモンドを含むｎ形半導体層と、第１電極と、前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、ダイヤモンドを含む第１ｐ形半導体層と、を含む半導体装置が提供される。前記ｎ形半導体層は、前記第１電極と前記第１ｐ形半導体層との間に位置する。
本発明の別の実施形態によれば、ダイヤモンドを含むｎ形半導体層と、第１電極と、前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、を含む半導体装置が提供される。前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極へ向かう第１方向に対して垂直な平面と交差する第１側面を有する。前記ｎ形半導体層は、前記平面と交差する第２側面を有する。前記第２側面は、前記第１側面を含む平面に沿う。
第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 図３（ａ）〜図３（ｅ）は、第１の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。 第１の実施形態に係る半導体装置の特性を示す模式図である。 第２の実施形態に係る半導体装置を示す模式的断面図である。 第２の実施形態に係る半導体装置を示す模式的断面図である。 図７（ａ）〜図７（ｅ）は、第２の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。 第３の実施形態に係る半導体装置を示す模式的断面図である。 図９（ａ）〜図９（ｆ）は、第３の実施形態に係る半導体装置の製造方法例示す工程順模式的断面図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１及び図２は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に表したように、半導体装置１１０は、ｎ形半導体層１１と、第１電極４０と、窒化物半導体層３０と、を含む。この例では、半導体装置１１０は、さらに、第２電極５０と、ｐ形半導体層１２と、中間半導体層１３と、絶縁層６０と、を含む。
半導体装置１１０は、半導体層としてダイヤモンドを用いたｐｉｎダイオードである。
ｎ形半導体層１１から第１電極４０に向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。Ｘ−Ｙ平面は、積層方向（Ｚ軸方向）に対して垂直な平面である。
ｐ形半導体層１２（第１ｐ形半導体層）は、ダイヤモンドを含む半導体層である。例えば、ｐ形半導体層１２には、アクセプタとしてホウ素（Ｂ）がドープされたダイヤモンド基板が用いられる。ｐ形半導体層１２は、ｐ＋層である。ｐ形半導体層１２におけるＢの濃度は、例えば、１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下である。ｐ形半導体層１２の厚さ（Ｚ軸方向に沿った長さ）は、例えば５０マイクロメートル（μｍ）以上５００μｍ以下である。
ｎ形半導体層１１は、中間半導体層１３を介して、ｐ形半導体層１２の上に設けられている。ｎ形半導体層１１は、ダイヤモンドを含む半導体層である。例えば、ｎ形半導体層１１には、ドナーとしてリン（Ｐ）がドープされている。ｎ形半導体層１１は、ｎ＋層である。ｎ形半導体層１１におけるＰの濃度は、例えば、５×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下である。ｎ形半導体層１１の厚さは、例えば１００ナノメートル（ｎｍ）以上２０００ｎｍ以下である。
ｎ形半導体層１１は、ｐ形半導体層１２と電気的に接続される。本明細書において、電気的に接続される状態は、直接接する状態と、間に別の層が挿入された状態と、を含む。電気的に接続される状態は、少なくとも１つの方向に電流が流れる状態が形成可能な状態を含む。
ｎ形半導体層１１とｐ形半導体層１２との間に、中間半導体層１３が設けられる。中間半導体層１３は、ダイヤモンドを含み、例えば、ｐ−層である。中間半導体層１３における不純物濃度（ドナー濃度またはアクセプタ濃度）は、ｐ形半導体層１２における不純物濃度よりも低い。中間半導体層１３における不純物濃度は、ｎ形半導体層１１における不純物濃度よりも低い。中間半導体層１３は、例えば、真性半導体でも良い。中間半導体層１３の厚さは、例えば１μｍ以上２００μｍ以下である。
これらの半導体層は、ｐｎ接合を有する積層体１０ｕに含まれる。実施形態において、ｐｎ接合は、ｐ形層及びｎ形層の積層体を含む。実施形態において、ｐ形層とｎ形層との間に、不純物濃度が低い層が設けられる場合も、ｐｎ接合の積層体に含まれる。
窒化物半導体層３０は、ｎ形半導体層１１の上に設けられる。窒化物半導体層３０は、下面３０ｄ（第１面）においてｎ形半導体層１１と接している。窒化物半導体層３０は、Ｚ軸方向において下面３０ｄと離間し第１電極４０と接する上面３０ｕ（第２面）を有する。
窒化物半導体層３０は、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含む。例えば、窒化物半導体層３０は、ｎ形の窒化物半導体であり、窒化物半導体層３０には、ドナーとして、シリコン（Ｓｉ）がドープされている。窒化物半導体層３０におけるＳｉの濃度は、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。窒化物半導体層３０の厚さは、例えば１０ｎｍ以上５００ｎｍ以下である。
窒化物半導体層３０は、超格子構造を有していてもよい。超格子構造は、積層方向（ｎ形半導体層１１から第１電極４０に向かう方向）に沿って、複数の層が積層された構造を有する（図２を参照）。
例えば、窒化物半導体層３０は、積層方向において交互に並ぶ複数のＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）層３０ｘと複数のＡｌＮ層３０ａとを含む第１構造体Ｂ１、積層方向において交互に並ぶ複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層３０ｘと複数のＧａＮ層３０ｇとを含む第２構造体Ｂ２、および、積層方向において交互に並ぶ複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層３０ｘと複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層３０ｙとを含む第３構造体Ｂ３、の少なくともいずれかを含む。なお、実施形態において、Ａｌ組成比（混晶比）ｘ及びＡｌ組成比ｙは、積層方向に沿って変化していてもよい。
積層体１０ｕと窒化物半導体層３０とを含む積層体は、メサ構造を有する。
すなわち、窒化物半導体層３０は第１側面３０ｓを有し、ｎ形半導体層１１は第２側面１１ｓを有し、中間半導体層１３は、第３側面１３ｓを有する。これらの側面は、それぞれＸ−Ｙ平面に対して交差する面である。第２側面１１ｓは第１側面３０ｓと連続し、第３側面１３ｓは第２側面１１ｓと連続している。例えば、第２側面１１ｓおよび第３側面１３ｓは、第１側面３０ｓを含む平面に沿っている。
絶縁層６０は、これらの側面を覆うように設けられる。すなわち、絶縁層６０は、第１側面３０ｓと第２側面１１ｓと第３側面１３ｓとに接する。さらに、絶縁層６０は、窒化物半導体層３０の上面３０ｕの一部（端部）と、中間半導体層１３の上面と、に接する。絶縁層６０には、例えば、酸化シリコンが用いられる。絶縁層６０は、例えば保護層として機能する。絶縁層６０で積層体の側面を覆うことで、信頼性が向上する。なお、絶縁層６０は、省略されてもよい。
第１電極４０は、窒化物半導体層３０の上、及び、絶縁層６０の上、に設けられる。第１電極４０は、オーミック電極である。第１電極４０の材料として、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）の少なくともいずれかを用いることができる。
図１に示したように、第１電極４０は、第１部分４１を含む。第１部分４１は、窒化物半導体層３０の上に設けられ、上面３０ｕの一部と接する部分であり、ｎ形半導体層１１に対するコンタクト部分である。
第１電極４０は、第１部分４１と連続した第２部分４２をさらに含む。第２部分４２は、絶縁層６０の上に設けられた部分であり、Ｘ−Ｙ平面に投影したときに、第１部分４１の周りに設けられる。絶縁層６０は、第２部分４２と上面３０ｕとの間の第１の位置、第２部分４２と第１側面３０ｓとの間の第２の位置、および、第２部分４２と第２側面１１ｓとの間の第３の位置、に配置された部分を含む。第２部分４２は、コンタクト部分に周りに設けられるパッド部分を含む。なお、第２部分４２は、省略されても良い。
第２電極５０は、ｐ形半導体層１２と電気的に接続されている。この例では、第２電極５０と、ｎ形半導体層１１と、の間に、ｐ形半導体層１２が配置されている。第２電極５０の材料として、チタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）及びハフニウム（Ｈｆ）の少なくともいずれかを用いることができる。
２次イオン質量分析（ＳＩＭＳ）を用いて各層の不純物濃度を測定することができる。この例では、ｐ形半導体層１２におけるＢの濃度は、５×１０２０ｃｍ−３であり、ｎ形半導体層１１におけるＰの濃度は、１×１０２０ｃｍ−３である。窒化物半導体層３０におけるＳｉの濃度は、１×１０１９ｃｍ−３である。中間半導体層１３における不純物（ＢまたはＰ）の濃度は、ＳＩＭＳの検出下限よりも低く、例えば、１×１０１５ｃｍ−３未満である。
以下、半導体装置１１０の製造方法の例について説明する。
図３（ａ）〜図３（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図３（ａ）に示すように、ｐ形半導体層１２（Ｂドープｐ形ダイヤモンド基板）上に、中間半導体層１３となるアンドープ真性半導体ダイヤモンド層１３ｆを形成し、その上に、ｎ形半導体層１１となるＰドープｎ形ダイヤモンド層１１ｆをエピタキシャル成長させる。これらの層の形成には、例えば、マイクロ波プラズマＣＶＤ（Chemical Vapor Deposition）法が用いられる。
図３（ｂ）に示すように、Ｐドープｎ形ダイヤモンド層１１ｆの上に、窒化物半導体層３０となるＳｉドープｎ形ＡｌＧａＮ層３０ｆをエピタキシャル成長させる。ｎ形ドーパントとしてＳｉを用いることで、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を比較的容易にｎ形とすることができる。
Ｓｉドープｎ形ＡｌＧａＮ層３０ｆの成長には、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法が用いられる。ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の単結晶または多結晶は、ＭＯＣＶＤ法やＭＢＥ（Molecular Beam Epitaxy）法などにより、比較的容易にダイヤモンド上に成長させることができる。
図３（ｃ）に示すように、アンドープ真性半導体ダイヤモンド層１３ｆの一部、Ｐドープｎ形ダイヤモンド層１１ｆの一部、及び、Ｓｉドープｎ形ＡｌＧａＮ層３０ｆの一部を除去して、メサ構造を形成する。これらの除去には、例えば、パターニングとＲＩＥ（Reactive Ion Etching）が用いられる。これにより、中間半導体層１３、ｎ形半導体層１１及び窒化物半導体層３０が形成される。
図３（ｄ）に示すように、絶縁層６０を形成する。例えば、絶縁層６０となるシリコン酸化膜をＣＶＤ法などにより形成する。パターニングとエッチングにより、第１電極４０が接する部分に対応して、シリコン酸化膜の一部を除去する。これにより、絶縁層６０が形成される。
図３（ｅ）に示すように、露出した窒化物半導体層３０の上、及び、絶縁層６０の上、に第１電極４０となる導電膜を形成する。この例では、導電膜には、Ｔｉ／Ｐｔ／Ａｕの積層膜が用いられる。導電膜の形成には、電子ビーム蒸着が用いられる。その後、導電膜をパターニングする。これにより、第１電極４０が形成される。
ｐ形半導体層１２の下面に第２電極５０を、例えば電子ビーム蒸着によって、形成する。この例では、第２電極５０には、Ｔｉ／Ｐｔ／Ａｕの積層膜が用いられる。
その後、アニールを行う。アニールの温度は、例えば５００℃以上７００℃以下であり、この例では６００℃である。アニールの時間は、１０分以上６０分以下であり、この例では３０分である。
上記の工程により、半導体装置１１０が形成される。なお、中間半導体層１３として、基板（ｐ形半導体層１２）上にｐ形層を成長してもよく、低濃度のＢがドープされたｐ−形層を用いてもよい。
以上説明したように、実施形態に係る半導体装置１１０において、窒化物半導体層３０は、第１電極４０と、ｎ形半導体層１１と、の間に設けられている。そして、ｐ形半導体層１２と第１電極４０との間にｎ形半導体層１１が位置し、ｎ形半導体層１１とｐ形半導体層１２との間に中間半導体層１３が位置している。窒化物半導体層３０を介して、第１電極４０（第１部分４１）と、ｎ形半導体層１１と、の間に電流が流れる。また、ｐｎ接合が形成された積層体１０ｕと、窒化物半導体層３０と、を介して、第１電極４０と第２電極５０との間に電流が流れる。窒化物半導体層３０に電流の流れる方向は、例えば、積層方向に沿った方向である。
図４は、第１の実施形態に係る半導体装置の特性を例示する模式図である。
図４は、ｎ形半導体層１１、窒化物半導体層３０、および第１電極４０の、熱平衡状態における模式的なバンド状態を例示している。
図４に示したように、ダイヤモンドを含むｎ形半導体層１１におけるバンドギャップは、５．５ｅＶ程度である。ダイヤモンド中のＰドナーの活性化エネルギーは、０．６ｅＶ程度である。
窒化物半導体層３０に用いられるＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のバンドギャップは、Ａｌ組成比（ｘ）によって、３．４ｅＶ程度から６．３ｅＶ程度まで変化する。
ｘ＝０であるＧａＮにおいては、Ｓｉドナーの活性化エネルギーは、１０〜１００ｍｅＶ程度である。Ｓｉドナーの活性化エネルギーは、ｘの増加に伴って高くなる。例えば、ｘ＝１であるＡｌＮにおいては、Ｓｉドナーの活性化エネルギーは、２００〜３００ｍｅＶ程度である。このように、ＡｌＧａＮ中のＳｉドナーの活性化エネルギーは、ダイヤモンド中のＰドナーの活性化エネルギーの半分程度以下である。
この例では、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のＡｌ組成比ｘは、例えば０．７以上０．９以下である。例えばｘ＝０．８のとき、窒化物半導体層３０におけるバンドギャップは、５．３ｅＶ程度である。そして、窒化物半導体層３０中のＳｉドナーの活性化エネルギーは、１８０ｍｅＶ程度である。このため、図４に示したように、ダイヤモンド（ｎ形半導体層１１）と、第１電極４０と、の間の障壁は、比較的低い。
半導体装置１１０の電流−電圧特性（Ｉ−Ｖ特性）において、±１０Ｖにおける整流比は、例えば、１×１０１０以上である。５Ｖにおける順方向電流密度は、例えば、１０００Ａ／ｃｍ２以上である。逆方向の電圧が１０ｋＶのときにおいても、ブレークダウンは生じない。実施形態によれば、耐圧が高く、オン電圧（半導体装置がオフ状態からオン状態になる閾の電圧）が低い半導体装置が提供される。
ダイヤモンドは、強固で、高い熱伝導率（２０Ｗ／ｃｍＫ程度）を有する。ダイヤモンドにおけるバンドギャップエネルギーは、５．５ｅＶ程度であり、ダイヤモンドは、ワイドギャップ半導体である。
ダイヤモンド中のキャリアは、高い移動度を有する。例えば、電子移動度は、４５００ｃｍ２／Ｖｓｅｃ程度であり、ホール移動度は、３８００ｃｍ２／Ｖｓｅｃ程度である。
ダイヤモンドにおける破壊電界強度は高く、１０ＭＶ／ｃｍが期待される。ダイヤモンドは、高温でも動作可能なパワーデバイス、高周波(パワー)デバイス、紫外光デバイス、または、電子放出源等への応用が期待される。パワーデバイスの性能指数（バリガ指数）の比較からわかるように、ダイヤモンドは、ＳｉＣ及びＧａＮに比べて、パワーデバイスの性能を大きく向上させると期待される。
これまでにダイヤモンドを用いたショットキー接合を有するダイオード、トランジスタの検討が行われている。しかしながら、ショットキー障壁高さによって耐圧の限界が制限される。このため、１０ｋＶ以上の耐圧を得ることは困難である。
一方、バイポーラ型の伝導機構を有するｐｉｎダイオードにおいては、逆方向耐圧は、ｐｎ接合界面の空乏層（すなわちｉ層）で決まる。このため、ダイヤモンド本来の高い絶縁破壊電界を活かすことが可能である。
順方向電流についても、ダイヤモンドイントリンシク層（ｉ層）において非常に高い移動度が得られることから、ドリフト層であるｉ層を厚くしても高い伝導度が期待できる。
ダイヤモンドのｎ形層へ、高濃度のドーピングを行うことが可能であり、これにより、バイポーラ型の素子を形成することができる。しかしながら、ｎ形ダイヤモンドにおいては、表面準位によって、フェルミ準位が強固にピニングされる。ダイヤモンドの表面におけるフェルミレベルのピニングの強さは、ダイヤモンド表面の原子配列に依存する。例えば、ダイヤモンドの表面が酸素（Ｏ）やＯＨ基で終端する場合にはピニングが強くなる。このため、電極となる金属の種類を選んでも、オーミック接合を形成することが難しい。このため、ダイオードの順方向電流の立ち上がり特性が劣化し、オン電圧およびオン抵抗が上昇することがある。特に、高耐圧を目的としたドリフト層の厚い素子においては、キャリアの注入が不十分となり、オン電圧およびオン抵抗が高くなることがある。また、ｎ形層を用いたショットキーダイオード等のユニポーラデバイスにおいても、ｎ形層における接触抵抗が高く、オン電圧が高くなることがある。
例えば、ダイヤモンド表面にｎ形ドーパントを高い濃度でドープし、その上にＴｉを堆積し６００℃以上の温度で熱処理を行うことで電極を形成する方法、ダイヤモンド上のグラファイト層を介して金属層を設けて電極を形成する方法、ダイヤモンド上にＴｉ、Ｍｏ、Ｔａ、Ｚｒ、またはＨｆ等の金属層を堆積させて４００℃以上の加熱処理をすることにより電極を形成する方法、及び、水素終端したダイヤモンド表面に金属を堆積させて電極を形成する方法、が考えられる。しかしながら、これらの方法では、ダイヤモンド表面の原子配列に依存してフェルミレベルが強固にピニングし、接触抵抗を十分に低減することが困難である。
その他、ダイヤモンド表面にＧａ等のイオンを注入し、その上に金属層を設けて電極とする方法もある。この方法においては、イオン注入によってダイヤモンド表面の結晶性が低下し、フェルミ準位のピニングが緩和される。これにより、金属層とダイヤモンドとの間に生じるエネルギー障壁が低くなり、オーミック接合が形成される。しかしながら、この方法においては、イオン注入によってダイヤモンド表面に欠陥が導入されるため、半導体装置の耐圧が低下してしまう。
これに対して、本実施形態においては、ダイヤモンドを含むｎ形半導体層１１と、第１電極４０と、の間に窒化物半導体層３０を設ける。窒化物半導体層３０がダイヤモンド上にエピタキシャル成長することで、ダイヤモンド最表面の原子配列が変化する。これにより、ダイヤモンドと電極との界面に生じるフェルミ準位のピニングが緩和される。すなわち、図４において説明したように、ダイヤモンド（ｎ形半導体層１１）と、第１電極４０と、の間の障壁を低くすることができる。これにより、接触抵抗を低減することができる。
そして、前述したように、ｎ形ダイヤモンド層（ｎ形半導体層１１）は、エピタキシャル成長によって形成される。さらに、ＡｌＧａＮ層（窒化物半導体層３０）は、ｎ形ダイヤモンドの上にエピタキシャル成長によって形成される。このため、ｎ形半導体層１１および窒化物半導体層３０には、欠陥が少なく、結晶性が高い。これにより、高い耐圧を得ることができる。
窒化物半導体層３０が前述の超格子構造を有する場合には、窒化物半導体層３０の形成において、下地となるｎ形ダイヤモンド層の格子定数と、ＡｌＧａＮ層の格子定数と、の差による歪を緩和することができる。これにより、さらに、欠陥が少なく結晶性の高い窒化物半導体層３０を得ることができる。
また、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の格子は、Ａｌ組成比が０．８程度のときに、ｎ形ダイヤモンド層の格子と、整合しやすい。実施形態において、ｘ＝０．８程度とすることで、ｎ形半導体層１１および窒化物半導体層３０の結晶性を高くすることができ、高い耐圧を得ることができる。
第１電極４０にＴｉ等を用いることにより、第１電極４０と窒化物半導体層３０との間には、良好なオーミック接合が形成されている。さらに、室温付近において、ＡｌＧａＮの抵抗率は、ダイヤモンドの抵抗率と比べて小さく、窒化物半導体層３０の厚さは、１００ｎｍ程度と比較的薄い。これにより、コンタクト特性をさらに改善することができる。
また、ｐｎ接合に逆方向バイアスが印加された場合においては、ダイヤモンド中に空乏化が生じる。これにより、電極端では、電界が緩和し、耐圧を向上させることができる。
以上説明したように、実施形態においては、ダイヤモンドを含むｎ形半導体層１１と、第１電極４０と、の間に窒化物半導体層３０を設ける。これにより、ダイヤモンド表面におけるフェルミ準位のピニングが緩和され、ｎ側の障壁が低くなり、コンタクト特性を改善することができる。実施形態によれば、高い耐圧を有する半導体装置において、接触抵抗を低減することができ、オン電圧やオン抵抗を改善することができる。
（第２の実施形態）
図５および図６は、第２の実施形態に係る半導体装置を例示する模式的断面図である。 図５に表した半導体装置１２０においては、窒化物半導体層３０は、第１領域３１と、第２領域３２と、を含む。これ以外については、半導体装置１２０には、半導体装置１１０についての説明と同様の説明を適用することができる。
第１領域３１は、ｎ形半導体層１１と接して設けられる。第１領域３１は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）を含む。Ａｌ組成比ｘは、例えば０．７以上０．９以下である。第１領域３１の厚さは、例えば、２０ｎｍ以上２００ｎｍ以下である。
第１領域３１は、超格子構造を有していてもよい。例えば、第１領域３１は、積層方向に沿って交互に並ぶ、複数のＡｌＮ層３０ａと、複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層３０ｘと、を含む（図６を参照）。この場合には、第１領域３１における平均Ａｌ組成比は、例えば、０．７以上０．９以下である。
第２領域３２は、第１領域３１の上に設けられる。すなわち、第２領域３２と、ｎ形半導体層１１と、の間に第１領域３１が設けられる。例えば、第２領域３２は、第１電極４０と接する。第２領域３２は、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）を含む。Ａｌ組成比ｙは、例えば、０．４以上０．６以下である。第２領域３２の厚さは、例えば、２０ｎｍ以上２００ｎｍ以下である。
第２領域３２は、超格子構造を有していてもよい。例えば、第２領域３２は、積層方向に沿って交互に並ぶ、複数のＧａＮ層と、複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層と、を含む。この場合には、第２領域３２における平均Ａｌ組成比は、例えば、０．４以上０．６以下である。
なお、平均Ａｌ組成比とは、例えば、以下の如くである。第１領域３１の厚さをｔ１ナノメートルとし、第２領域３２の厚さをｔ２ナノメートルとし、複数のＡｌＮ層の厚さの合計をｔａナノメートルとし、前記複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層の厚さの合計をｔｘ（ナノメートル）とし、前記複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層の厚さの合計をｔｙ（ナノメートル）とする。このとき、第１領域３１における平均Ａｌ組成比は、（ｔａ＋ｘ×ｔｘ）／ｔ１と表される。第２領域３２における平均Ａｌ組成比は、（ｙ×ｔｙ）／ｔ２と表される。
なお、実施形態においては、Ａｌ組成比ｘおよびＡｌ組成比ｙは、積層方向に沿って変化していてもよい。
ＳＩＭＳによって各層の不純物濃度を測定することができる。例えば、ｐ形半導体層１２におけるＢの濃度は、５×１０２０ｃｍ−３である。ｎ形半導体層１１におけるＰの濃度は、１×１０２０ｃｍ−３である。第１領域３１および第２領域３２のそれぞれにおけるＳｉの濃度は、１×１０１９ｃｍ−３である。中間半導体層１３における不純物（ＢまたはＰ）の濃度は、ＳＩＭＳの検出下限よりも低く、例えば、１×１０１５ｃｍ−３未満である。
次に、半導体装置１２０の製造方法の例について説明する。
図７（ａ）〜図７（ｅ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図７（ａ）に示すように、ｐ形半導体層１２（Ｂドープｐ形ダイヤモンド基板）上に、中間半導体層１３となるアンドープ真性半導体ダイヤモンド層１３ｆを形成し、その上に、ｎ形半導体層１１となるＰドープｎ形ダイヤモンド層１１ｆをエピタキシャル成長させる。これらの層の形成には、例えば、マイクロ波プラズマＣＶＤ法が用いられる。
図７（ｂ）に示すように、Ｐドープｎ形ダイヤモンド層１１ｆの上に、例えばＭＯＣＶＤ法を用いて、第１領域３１となるｎ形ＡｌＮ／ＡｌＧａＮ超格子層３１ｆをエピタキシャル成長させる。ここで、第１領域３１における平均のＡｌ組成比が０．８となるように、ＡｌＧａＮの組成と、ＡｌＧａＮの厚さと、ＡｌＮの厚さと、が設定される。
ｎ形ＡｌＮ／ＡｌＧａＮ超格子層３１ｆの上に、例えばＭＯＣＶＤ法を用いて、第２領域３２となるｎ形ＧａＮ／ＡｌＧａＮ超格子層３２ｆをエピタキシャル成長させる。ここで、第２領域３２における平均のＡｌ組成比が０．５となるように、ＡｌＧａＮの組成と、ＡｌＧａＮの厚さと、ＧａＮの厚さと、が設定される。
図７（ｃ）に示すように、パターニングおよびＲＩＥによって、アンドープ真性半導体ダイヤモンド層１３ｆの途中までメサ構造を形成する。
図７（ｄ）に示すように、絶縁層６０を、第２領域３２の上およびメサ側面に形成する。例えば、絶縁層６０となるシリコン酸化膜をＣＶＤ法などにより形成する。その後、パターニングおよびＲＩＥによって、第１電極４０が接する部分に対応して、シリコン酸化膜の一部を除去する。
図７（ｅ）に示すように、露出した第２領域３２の上および絶縁層６０の上に、第１電極４０となる導電膜を形成する。さらに、ｐ形半導体層１２の下面に第２電極５０となる導電膜を、形成する。ここでは、これらの導電膜として、Ｔｉ／Ｐｔ／Ａｕの積層膜が用いられる。導電膜の形成には、電子ビーム蒸着が用いられる。
その後、アニールを行う。アニールの温度は、例えば５００℃以上７００℃以下であり、この例では６００℃である。アニールの時間は、１０分以上６０分以下であり、この例では３０分である。
上記の工程により、半導体装置１２０が形成される。なお、本実施形態では、ｐ形半導体層１２の上に直接、アンドープ真性半導体ダイヤモンド層１３ｆを形成した。但し、ｐ形半導体層１２の上に、ｐ形層を形成し、その上にアンドープ真性半導体ダイヤモンド層１３ｆを形成してもよい。また、アンドープ真性半導体ダイヤモンド層１３ｆの代わりに、低濃度のＢがドープされたｐ−形層を用いてもよい。
半導体装置１２０の電流−電圧特性（Ｉ−Ｖ特性）において、±１０Ｖにおける整流比は、例えば、１×１０１０以上である。５Ｖにおける順方向電流密度は、例えば、１０００Ａ／ｃｍ２以上である。逆方向の電圧が１０ｋＶのときにおいても、ブレークダウンは生じない。半導体装置１１０と同様に、半導体装置１２０においても、高い耐圧と、低いオン電圧と、が得られる。
前述の通り、ＡｌＧａＮのバンドギャップは、Ａｌ組成比によって変化する。ＡｌＧａＮのＡｌ組成比が小さいほど、バンドギャップが狭く、キャリア濃度を高くすることができる。このため、窒化物半導体層３０のうち第１電極４０側では、よりＡｌ組成比が小さいＡｌＧａＮを用いることが好ましい。一方、窒化物半導体層３０とｎ形半導体層１１との間のバンド不連続が大きくなるとキャリアの流れが阻害される。このため。ｎ形半導体層１１から第１電極４０へ向かう積層方向に沿って、段階的にＡｌ組成比を低くすることで、より良好なコンタクトとすることができる。
半導体装置１２０においては、第１領域３１における平均のＡｌ組成比は、例えば０．８である。これにより、窒化物半導体層３０とｎ形半導体層１１との間のバンド不連続を抑制する。そして、第２領域３２における平均のＡｌ組成比は、第１領域３１における平均のＡｌ組成比よりも低く、例えば０．５である。これにより、第１領域３１におけるキャリア濃度を高くすることができ、接触抵抗を低減することができる。
（第３の実施形態）
図８は、第３の実施形態に係る半導体装置を例示する模式的断面図である。
図８に表したように、本実施形態に係る半導体装置１３０は、ｐ形半導体層１２と、中間半導体層１３と、ｎ形半導体層１１と、窒化物半導体層３０と、第１電極４０と、絶縁層６０と、を含む。これらには、第１の実施形態における説明と同様の説明を適用することができる。半導体装置１３０は、さらに、第２ｐ形半導体層１４と、第３電極７０と、を含む。半導体装置１３０は、半導体層としてダイヤモンドを用いた、バイポーラジャンクショントランジスタ（ＢＪＴ）である。
第２ｐ形半導体層１４は、ｎ形半導体層１１の上に設けられる。第２ｐ形半導体層１４は、Ｚ軸方向と交差する方向（例えばＸ軸方向またはＹ軸方向）において、窒化物半導体層３０と並ぶ部分を有する。
例えば、Ｘ−Ｙ平面に投影したときに、第２ｐ形半導体層１４は、窒化物半導体層３０に囲まれている。ｎ形半導体層１１は、第２ｐ形半導体層１４と中間半導体層１３との間に設けられた部分と、窒化物半導体層３０と中間半導体層１３との間に設けられた部分と、を含む。
さらに、第２ｐ形半導体層１４は、Ｚ軸方向と交差する方向において、第１電極４０と並ぶ部分を有する。例えば、Ｘ−Ｙ平面に投影したときに、第２ｐ形半導体層１４は、第１電極４０に囲まれている。
第２ｐ形半導体層１４は、ダイヤモンドを含む。例えば、第２ｐ形半導体層１４には、Ｂがドープされたダイヤモンドが用いられる。第２ｐ形半導体層１４におけるＢの濃度は、例えば１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下である。第２ｐ形半導体層１４の厚さは、例えば、１００ｎｍ以上１０００ｎｍ以下である。
第３電極７０は、第２ｐ形半導体層１４の上に設けられ、第２ｐ形半導体層１４と電気的に接続されている。
絶縁層６０は、第１電極４０と第３電極７０との間に設けられた部分、および、第１電極４０と第２ｐ形半導体層１４との間に設けられた部分、をさらに含む。
例えば、第１電極４０は、トランジスタのベース端子に対応し、第２電極５０は、コレクタ端子に対応し、第３電極７０は、エミッタ端子に対応する。
図９（ａ）〜図９（ｆ）は、第３の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図９（ａ）に示すように、ｐ形半導体層１２（Ｂドープｐ形ダイヤモンド基板）上に、中間半導体層１３となるアンドープ真性半導体ダイヤモンド層１３ｆを形成し、その上に、ｎ形半導体層１１となるＰドープｎ形ダイヤモンド層１１ｆをエピタキシャル成長させる。これらの層の形成には、例えば、マイクロ波プラズマＣＶＤ法が用いられる。
図９（ｂ）に示すように、Ｐドープｎ形ダイヤモンド層１１ｆの上に、窒化物半導体層３０となるＳｉドープｎ形ＡｌＧａＮ層３０ｆをエピタキシャル成長させる。Ｓｉドープｎ形ＡｌＧａＮ層３０ｆの成長には、例えば、ＭＯＣＶＤ法が用いられる。
図９（ｃ）に示すように、パターニングとＲＩＥによって、Ｓｉドープｎ形ＡｌＧａＮ層３０ｆの一部を除去する。これにより、Ｐドープｎ形ダイヤモンド層１１ｆの一部が露出する。
その後、図９（ｄ）に示すように、Ｐドープｎ形ダイヤモンド層１１ｆの露出した一部の上に、第２ｐ形半導体層１４となるｐ形ダイヤモンド層１４ｆを形成する。ｐ形ダイヤモンド層１４ｆの形成には、マイクロ波プラズマＣＶＤ法が用いられる。例えば、ダイヤモンドは、表面処理を施さない場合には、ダイヤモンドの上以外には成長しにくい。このため、ｐ形ダイヤモンド層１４ｆを、Ｐドープｎ形ダイヤモンド層１１ｆの表面が露出した部分に容易に選択的に成長させることができる。
図９（ｅ）に示すように、アンドープ真性半導体ダイヤモンド層１３ｆの一部、Ｐドープｎ形ダイヤモンド層１１ｆの一部、Ｓｉドープｎ形ＡｌＧａＮ層３０ｆの一部を除去して、メサ構造を形成する。これらの除去には、例えば、パターニングとＲＩＥとが用いられる。
図９（ｆ）に示すように、絶縁層６０を形成する。例えば、絶縁層６０となるシリコン酸化物をＣＶＤ法などにより形成する。パターニングとエッチングとによって、第１電極４０が接する部分および第３電極７０が接する部分に対応して、シリコン酸化膜の一部を除去す売る。これにより、絶縁層６０が形成される。
その後、露出した窒化物半導体層３０の上および絶縁層６０の上に第１電極４０となる導電膜を形成する。ｐ形半導体層１２の下面に第２電極５０となる導電膜を形成する。さらに、第２ｐ形半導体層１４の上に第３電極７０となる導電膜を形成する。ここでは、これらの導電膜として、Ｔｉ／Ｐｔ／Ａｕの積層膜が用いられる。導電膜の形成には、電子ビーム蒸着が用いられる。
その後、アニールを行う。アニールの温度は、例えば５００℃以上７００℃以下であり、この例では６００℃である。アニールの時間は、１０分以上６０分以下であり、この例では３０分である。
上記の工程により、半導体装置１３０が形成される。半導体装置１３０の電流−電圧特性において、±１０Ｖにおける整流比は、例えば、１×１０１０以上である。電流増幅率は、例えば１００以上である。耐圧は、１０ｋＶ以上である。オン抵抗は、２００ｍΩｃｍ２以下である。このように、半導体装置１３０においては、耐圧が高く、オン電圧が低い。
以上、実施形態として、縦型のｐｉｎダイオードおよびバイポーラトランジスタについて説明した。但し、実施形態は、ｐｎダイオード、疑似縦型ダイオード、および、横型ダイオードのいずれかであってもよい。さらに、ｎ形ダイヤモンドを用いたショットキーバリアダイオードなどのユニポーラデバイスのオーミックコンタクトに、実施形態を適用することも可能である。
実施形態によれば、オン電圧の低い半導体装置が提供できる。
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。またさらに、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」は、厳密な垂直だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、ｎ形半導体層、第１電極、及び、窒化物半導体層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ｕ…積層体、 １１…ｎ形半導体層、 １１ｆ…ｎ形ダイヤモンド層、 １１ｓ…第２側面、 １２…ｐ形半導体層、 １３…中間半導体層、 １３ｆ…アンドープ真性半導体ダイヤモンド層、 １３ｓ…第３側面、 １４…第２ｐ形半導体層、 １４ｆ…ｐ形ダイヤモンド層、 ３０…窒化物半導体層、 ３０ａ…ＡｌＮ層 ３０ｄ…下面、 ３０ｆ…Ｓｉドープｎ形ＡｌＧａＮ層、 ３０ｇ…ＧａＮ層 ３０ｓ…第１側面、 ３０ｕ…上面、 ３０ｘ…ＡｌｘＧａ１−ｘＮ層 ３０ｙ…ＡｌｙＧａ１−ｙＮ層 ３１…第１領域、 ３１ｆ…ｎ形ＡｌＮ／ＡｌＧａＮ超格子層、 ３２…第２領域、 ３２ｆ…ｎ形ＧａＮ／ＡｌＧａＮ超格子層、 ４０…第１電極、 ４１…第１部分、 ４２…第２部分、 ５０…第２電極、 ６０…絶縁層、 ７０…第３電極、 １１０、１２０、１３０…半導体装置、 ｔ１、ｔ２…厚さ

Claims (18)

  1. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    を備え、
    前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ＜１）層と複数のＡｌＮ層とを含む第１構造体を含む、半導体装置。
  2. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    を備え、
    前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＧａＮ層と複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層とを含む第２構造体を含む、半導体装置。
  3. 前記ｘは、０．７以上０．９以下である請求項１または２に記載の半導体装置。
  4. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    を備え、
    前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層と複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層とを含む第３構造体を含む、半導体装置。
  5. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    を備え、
    前記窒化物半導体層は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）を含む第１領域と、ＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）を含む第２領域と、を含み、
    前記第１領域は、前記第２領域と前記ｎ形半導体層との間に設けられる、半導体装置。
  6. 前記ｘは、０．７以上０．９以下であり、
    前記ｙは、０．４以上０．６以下である請求項５記載の半導体装置。
  7. 前記第１領域は、前記ｎ形半導体層から前記第１電極に向かう第１方向において交互に並ぶ複数のＡｌＮ層と複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層とを含み、
    前記第２領域は、前記第１方向において交互に並ぶ複数のＧａＮ層と複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層とを含み、
    前記第１領域の厚さをｔ１（ナノメートル）とし、前記第２領域の厚さをｔ２（ナノメートル）とし、前記複数のＡｌＮ層の厚さの合計をｔａ（ナノメートル）とし、前記複数のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）層の厚さの合計をｔｘ（ナノメートル）とし、前記複数のＡｌｙＧａ１−ｙＮ（０≦ｙ＜ｘ）層の厚さの合計をｔｙ（ナノメートル）とし、前記第１領域における平均Ａｌ組成比を（ｔａ＋ｘ×ｔｘ）／ｔ１とし、前記第２領域における平均Ａｌ組成比を（ｙ×ｔｙ）／ｔ２としたときに、
    前記第１領域における前記平均Ａｌ組成比は、前記第２領域における前記平均Ａｌ組成比よりも高い請求項５または６に記載の半導体装置。
  8. 前記第１領域における前記平均Ａｌ組成比は、０．７以上０．９以下であり、
    前記第２領域における前記平均Ａｌ組成比は、０．４以上０．６以下である請求項７記載の半導体装置。
  9. 前記第１電極は、Ｔｉ、Ｍｏ、Ｔａ、Ｚｒ及びＨｆの少なくともいずれかを含む、請求項１〜８のいずれか１つに記載の半導体装置。
  10. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    ダイヤモンドを含む第１ｐ形半導体層と、
    を備え、
    前記ｎ形半導体層は、前記第１電極と前記第１ｐ形半導体層との間に位置する、半導体装置。
  11. 前記第１ｐ形半導体層と電気的に接続された第２電極をさらに備えた請求項１０記載の半導体装置。
  12. 前記ｎ形半導体層と前記第１ｐ形半導体層との間に設けられ、ダイヤモンドを含む中間半導体層をさらに備え、
    前記中間半導体層における不純物濃度は、前記ｎ形半導体層における不純物濃度よりも低く、前記第１ｐ形半導体層における不純物濃度よりも低い請求項１０または１１に記載の半導体装置。
  13. ダイヤモンドを含む第２ｐ形半導体層をさらに備え、
    前記ｎ形半導体層は、前記第１ｐ形半導体層と、前記第２ｐ形半導体層と、の間に設けられた部分を含む請求項１０〜１２のいずれか１つに記載の半導体装置。
  14. 前記第２ｐ形半導体層は、前記ｎ形半導体層から前記第１電極へ向かう第１方向と交差する方向において、前記窒化物半導体層と並ぶ請求項１３記載の半導体装置。
  15. 前記第２ｐ形半導体層と電気的に接続された第３電極をさらに含む請求項１４記載の半導体装置。
  16. ダイヤモンドを含むｎ形半導体層と、
    第１電極と、
    前記ｎ形半導体層と前記第１電極との間に設けられＡｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦１）を含むｎ形の窒化物半導体層と、
    を備え、
    前記窒化物半導体層は、前記ｎ形半導体層から前記第１電極へ向かう第１方向に対して垂直な平面と交差する第１側面を有し、
    前記ｎ形半導体層は、前記平面と交差する第２側面を有し、
    前記第２側面は、前記第１側面を含む平面に沿う、半導体装置。
  17. 絶縁層をさらに備え、
    前記窒化物半導体層は、前記ｎ形半導体層と接する第１面と、前記第１電極と接する第２面と、をさらに含み、
    前記絶縁層は、前記第２面の一部、前記第１側面、及び、前記第２側面と接する請求項１６記載の半導体装置。
  18. 前記絶縁層は、前記第１電極と前記第２面との間の第１の位置、前記第１電極と前記第１側面との間の第２の位置、及び、前記第１電極と前記第２側面との間の第３の位置、の少なくともいずれかに配置された部分を含む請求項１７記載の半導体装置。
JP2014253215A 2014-12-15 2014-12-15 半導体装置 Active JP6444718B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014253215A JP6444718B2 (ja) 2014-12-15 2014-12-15 半導体装置
EP15198747.6A EP3035390A1 (en) 2014-12-15 2015-12-09 Semiconductor device
US14/963,825 US9564491B2 (en) 2014-12-15 2015-12-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014253215A JP6444718B2 (ja) 2014-12-15 2014-12-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2016115801A JP2016115801A (ja) 2016-06-23
JP6444718B2 true JP6444718B2 (ja) 2018-12-26

Family

ID=54848430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014253215A Active JP6444718B2 (ja) 2014-12-15 2014-12-15 半導体装置

Country Status (3)

Country Link
US (1) US9564491B2 (ja)
EP (1) EP3035390A1 (ja)
JP (1) JP6444718B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102356696B1 (ko) * 2015-07-03 2022-01-26 삼성전자주식회사 유기 광전 소자 및 이미지 센서
EP3470503B1 (en) 2016-06-10 2024-02-14 Daicel Corporation Nonionic surfactant
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
JP7036043B2 (ja) * 2019-01-11 2022-03-15 株式会社Sumco 高抵抗材料の抵抗率測定方法
CN109950357A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 一种pin器件及其制作方法、感光组件、显示装置
US11380763B2 (en) * 2019-04-29 2022-07-05 Arizona Board Of Regents On Behalf Of Arizona State University Contact structures for n-type diamond
JP7428573B2 (ja) * 2020-04-06 2024-02-06 株式会社東芝 発電素子、発電モジュール、発電装置、及び、発電システム
JP7407690B2 (ja) 2020-11-02 2024-01-04 株式会社東芝 電子放出素子及び発電素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
JPH05891A (ja) 1991-06-21 1993-01-08 Canon Inc ダイヤモンド−金属接合体
JP3086556B2 (ja) 1993-02-09 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
JP3086562B2 (ja) 1993-03-22 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
JP3304541B2 (ja) 1993-09-08 2002-07-22 住友電気工業株式会社 オーミック電極の形成方法
JP3432367B2 (ja) 1995-11-17 2003-08-04 東京瓦斯株式会社 水素終端ダイヤモンドデプレッション型ｍｅｓｆｅｔおよび該デプレッション型ｍｅｓｆｅｔの製造方法
JP4034015B2 (ja) * 1999-09-01 2008-01-16 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001077048A (ja) 1999-09-03 2001-03-23 Natl Inst For Res In Inorg Mater 半導体ダイヤモンドへの低抵抗オーミック電極及びその形成方法
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
SE515494C2 (sv) 1999-12-28 2001-08-13 Abb Ab Högspänningshalvledaranordning och förfarande för tillverkning av ett passiveringsskikt på en högspänningshalvledaranordning
US20020149033A1 (en) * 2001-04-12 2002-10-17 Michael Wojtowicz GaN HBT superlattice base structure
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP4476912B2 (ja) * 2005-09-29 2010-06-09 株式会社東芝 半導体発光素子およびその製造方法
US8309967B2 (en) * 2007-05-31 2012-11-13 Chien-Min Sung Diamond LED devices and associated methods
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
US8716835B2 (en) * 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
US20110291147A1 (en) * 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
US9166002B2 (en) * 2010-09-02 2015-10-20 Board Of Trustees Of Michigan State University N-doped single crystal diamond substrates and methods therefor
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
US9362719B2 (en) * 2012-03-30 2016-06-07 The Regents Of The University Of Michigan GaN-based quantum dot visible laser
JP6139340B2 (ja) * 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
JP6257459B2 (ja) 2014-06-23 2018-01-10 株式会社東芝 半導体装置及びその製造方法
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ

Also Published As

Publication number Publication date
JP2016115801A (ja) 2016-06-23
EP3035390A1 (en) 2016-06-22
US20160172449A1 (en) 2016-06-16
US9564491B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
JP6444718B2 (ja) 半導体装置
US20230017518A1 (en) Semiconductor device
JP6855700B2 (ja) 半導体装置およびその製造方法
JP5565895B2 (ja) 半導体装置
US9171914B2 (en) Semiconductor device
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP6139340B2 (ja) 半導体装置およびその製造方法
US8823140B2 (en) GaN vertical bipolar transistor
JP2005236287A (ja) 窒化物基半導体デバイスのための低ドープ層
JP2020202404A (ja) 半導体装置およびその製造方法
US11424357B2 (en) Semiconductor device
JP6257459B2 (ja) 半導体装置及びその製造方法
JP2002541682A (ja) パンチスルーダイオード及び同ダイオードを製造する方法
JP6584976B2 (ja) 半導体装置およびその製造方法
US10181515B2 (en) Semiconductor device
CN112400237B (zh) 具有金刚石集电极和电流隧穿层的p-n二极管和p-n-p异质结双极晶体管
JP2007059719A (ja) 窒化物半導体
US8044485B2 (en) Semiconductor device
JP2011142355A (ja) 整流素子
CN116169157A (zh) 一种氧化镓器件及制备方法
JP2006352006A (ja) 整流素子およびその製造方法
Miyake et al. Demonstration of Common–Emitter Operation in AlGaN/SiC Heterojunction Bipolar Transistors
JP2012019183A (ja) 窒化物系半導体素子及びその製造方法
HK40040326A (en) P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
HK1153040A (en) Group iii-nitride semiconductor schottky diode and its fabrication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R151 Written notification of patent or utility model registration

Ref document number: 6444718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151