JP2009076694A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009076694A
JP2009076694A JP2007244508A JP2007244508A JP2009076694A JP 2009076694 A JP2009076694 A JP 2009076694A JP 2007244508 A JP2007244508 A JP 2007244508A JP 2007244508 A JP2007244508 A JP 2007244508A JP 2009076694 A JP2009076694 A JP 2009076694A
Authority
JP
Japan
Prior art keywords
substrate
layer
nitride semiconductor
semiconductor device
thermal conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007244508A
Other languages
English (en)
Inventor
Hidetoshi Ishida
秀俊 石田
Tetsuzo Ueda
哲三 上田
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007244508A priority Critical patent/JP2009076694A/ja
Priority to US12/233,011 priority patent/US20090078943A1/en
Publication of JP2009076694A publication Critical patent/JP2009076694A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】放熱性が極めて良好で、かつ、結晶性が良好なＧａＮ系材料を用いたデバイス、および、その製造方法を提供する。
【解決手段】窒化物半導体装置の製造方法であって、シリコン基板６０の表面にダイヤモンド層６１を気相成長させるステップと、ダイヤモンド層６１の表面にＳＯＩ基板６２を圧着するステップと、ＳＯＩ基板６２を薄層化する薄層化ステップと、薄層化されたＳＯＩ基板６２上に、ＧａＮ層をエピタキシャル成長させるステップと、シリコン基板６０を除去するステップと、シリコン基板６０より熱伝導率の大きい材料をダイヤモンド層６１の裏面に圧着するステップとを含み、ＳＯＩ基板６２は、最表面層６２１とシリコン酸化層６２２とを有し、前記薄層化ステップにおいて、選択的にシリコン酸化層６２２までを除去し最表面層６２１のみを残してＳＯＩ基板６２を薄層化する。
【選択図】図６

Description

本発明は、窒化物半導体装置およびその製造方法に関し、特にＧａＮなどの大電力デバイスとして用いられる窒化物半導体装置およびその製造方法に関する。
近年のパワーデバイス市場は、２０００年のＩＴバブル崩壊にともなう停滞があったものの、それ以降、着実に伸張しており、２００６年には２兆円に近い市場規模にまで拡大するに至っている。パワーデバイスの中心的な製品は、シリコンを用いたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタ、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）である。
しかし、デバイスの性能はシリコンの材料限界まで引き出される領域に達している。そのため、シリコン材料を超える特性を有する新しいパワー半導体材料を用いたデバイスの出現に期待がかかっている。特に、ＧａＮやＳｉＣは、パワーデバイス用材料としての高いポテンシャルを有しているため、次世代のパワーデバイス用材料として、開発が急速に進められる状況にある。
その中で、ＧａＮ系の材料を用いた電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下ＦＥＴと呼ぶ）は、シリコンと比較して絶縁破壊電界が高いという特徴の他に、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）構造とした際に１０13（ｃｍ-2）という高いシートキャリア濃度を実現できるため、パワーデバイス用材料として極めて有望である。
しかし、ＧａＮ系トランジスタでは、比較的小さなデバイス面積に大きな電流を流すことができるが故に、その発熱が大きくなるという弱点がある。ＧａＮ系材料のバンドギャップは、シリコンの３倍程度であり、デバイスの接合温度上昇がデバイス特性に与える影響は、シリコンデバイスと比較して小さい。しかしながら、ＧａＮ系デバイスの特性が十分に発揮されるには、デバイスからの放熱を考慮したデバイス設計が必須となる。
実際に、ＧａＮ系トランジスタは、開発の初期段階においては、サファイア基板上に作製されることが多かったが、ＳｉＣ基板やシリコン基板上に作製する技術が確立されつつある。さらに、高い熱伝導率をもつダイヤモンドを用いたＧａＮ系ＦＥＴの提案もなされている。
以下、特許文献１に開示されている従来の窒化物半導体材料を用いたＦＥＴについて、図１０を用いて説明する。同図はシリコン基板上にＧａＮ層をエピタキシャル成長させた従来構造のＦＥＴの断面図である。同図におけるＦＥＴは、シリコン基板１０１と、ダイヤモンド層１０２と、ＧａＮバッファ層１０３と、ｎ型ＧａＮ層１０４とを備える。図１０に示される構造においては、比較的熱伝導率のよいシリコン基板１０１上に、極めて高い熱伝導率をもつダイヤモンド層１０２が形成されており、その上にＧａＮ系材料がエピタキシャル成長されている。
特許文献１によれば、ホットフィラメント機構を有したガスソースＭＢＥ法により図１０の構造が形成される。まず、９５０℃に加熱されたシリコン基板１０１に対して、水素ガスがホットフィラメントにより水素ラジカル化され、基板表面が清浄化される。次に、クリーニングしたシリコン基板１０１の温度が８５０℃に設定されることにより、メタンと水素とがホットフィラメントによりラジカル化され基板に照射される。この工程により厚み２００Åのダイヤモンド層１０２が形成される。次に、基板温度が６４０℃に設定され、高濃度にカーボンがドープされたＧａＮバッファ層１０３が形成され、最後に、基板温度が８５０℃に設定されてｎ型ＧａＮ層１０４が成長する。
さらに、特許文献１には、ダイヤモンドの熱伝導率がよいために、上述した構造がデバイスの放熱効果を高める上で効果的であることが開示されている。
特許第３４８１４２７号公報
しかしながら、前述した従来構造のＦＥＴは、ダイヤモンド層が５００Å以下と薄いために、デバイスの接合で発生した熱を十分に面方向に拡散させるには不十分である。また、基板がシリコンであるため、放熱特性を極限まで改善するための構造であるとは言いがたい。さらに、ダイヤモンド層の格子定数とＧａＮ層の格子定数との差が大きいために、ダイヤモンド層上のＧａＮ層の結晶性は、従来のシリコン基板上のＧａＮ層の結晶と比較すると悪いという課題がある。
本発明は、上記の課題に鑑みてなされたものであり、放熱特性が極めて良好で、かつ、結晶性が良好なＧａＮ層を有するデバイスを提供すること、及びその作製方法を提供することを目的とする。
上記課題を解決するために、本発明の窒化物半導体装置は、窒化物半導体装置であって、基板と、前記基板上にあって、前記基板より熱伝導率が高い高熱伝導率層と、前記高熱伝導率層の上の中間層と、前記中間層の上のＧａＮ系エピタキシャル層とを備えることを特徴とする。
このような構成にすることにより、高熱伝導率層とＧａＮ系材料の格子不整合が大きくても、結晶性の良好なＧａＮ系材料を結晶成長できる。さらに、高熱伝導率層の効果として、放熱特性を向上させることができる。
ここで、前記高熱伝導率層は、ダイヤモンド層であることが好ましい。
これにより、高熱伝導率層の中でも、極めて良好な放熱特性が得られる。
また、前記高熱伝導率層は、ＡｌＮ層であってもよい。
これにより、高熱伝導率層が比較的安価に形成される。
ここで、前記中間層は、シリコンであってもよい。
これにより、ＧａＮ層がシリコン層上に結晶成長するため、格子不整合率が小さくなり、その結果、結晶性の良好なＧａＮ層が成長する。
ここで、前記中間層は、シリコンカーバイドであってもよい。
これにより、ＧａＮ層がシリコンカーバイド層上に結晶成長するため、格子不整合率がより一層小さくなり、その結果、結晶性の良好なＧａＮ層が成長する。さらに、シリコンカーバイドの熱伝導率はＧａＮ系材料より大きいために、ヒートスプレッダーとして機能し、デバイスの放熱特性がより一層改善される。
また、前記基板の熱伝導率は、前記中間層の熱伝導率より大きいことが好ましい。
これにより、中間層を構成する材料を基板としてＧａＮ系材料を成長させる場合と比較して、大幅に放熱特性を改善することができる。
また、前記ダイヤモンド層の厚さは、１〜５０μｍであることが好ましい。
これにより、高熱伝導率層のヒートスプレッダーとしての効果が十分に発揮され、かつ、反りが発生しない。
また、前記基板は、ダイヤモンドであってもよい。
これにより、ダイヤモンドの熱伝導率が高いために、放熱特性が劇的に向上する。
また、前記基板は、銅あるいはアルミニウムであってもよい。
これにより、高い放熱特性を有する窒化物半導体装置を安価に構成することができる。
また、前記ダイヤモンド層又は前記中間層の表面に導電体を有していてもよい。
特に、前記ダイヤモンド層、又は前記中間層は、それぞれ、前記ＧａＮ系エピタキシャル層及び前記中間層の両層の一部が除去された表面、又は前記ＧａＮ系エピタキシャル層の一部が除去された表面を有し、前記除去された表面にパターニングされた導電体を有することが好ましい。
これにより、金属基板上に放熱特性が良好な受動部品を作製することが可能となる。受動部品としては、金属基板とダイヤモンド層と配線からなるマイクロストリップ線路やキャパシタなどである。
また、前記基板は、銅とタングステンとの合金、又は銅とモリブデンとの合金であってもよい。
特に、前記銅の比率は、１０〜５０％であることが好ましい。
これにより、これら金属基板の熱伝導率が高いために、放熱特性が向上するうえ、これらの金属基板上に放熱特性が良好な受動部品を作製することが可能となる。さらに、銅にタングステンあるいはモリブデンを添加することにより、金属基板の熱膨張係数とＧａＮ系半導体材料の熱膨張係数が近づき、デバイスのクラックや反りなどが改善される。特に、銅の比率を１０〜５０％とすることにより、その効果は顕著になる。
また、本発明は、窒化物半導体装置の製造方法であって、第１の基板の表面に前記基板より熱伝導率が高い高熱伝導率層を気相成長させる高熱伝導率層形成ステップと、前記高熱伝導率層形成ステップにて形成された前記高熱伝導率層の表面に第２の基板を中間層として圧着する表面圧着ステップと、前記表面圧着ステップによって圧着された前記第２の基板上に、ＧａＮをエピタキシャル成長させる第２基板窒化物形成ステップとを含むことを特徴とする製造方法とすることもできる。
これにより、高熱伝導率層の上に、結晶性の優れたＧａＮ系材料が構成される。そのため、放熱特性の良好なＧａＮ系デバイスが実現される。
さらに、本発明は、前記表面圧着ステップと前記第２基板窒化物形成ステップとの間に、前記第２の基板を薄層化する第２基板薄層化ステップを含むことを特徴とする製造方法であることが好ましい。
これにより、放熱特性が低下することなく、ＧａＮ層の結晶性を向上させることができる。
また、本発明は、前記第２基板窒化物形成ステップの後、前記第１の基板を除去する第１基板除去ステップと、前記第１基板除去ステップの後、熱伝導率が前記第１の基板の熱伝導率より大きい材料を前記高熱伝導率層の裏面に圧着する裏面圧着ステップとを含むことを特徴とする製造方法とすることもできる。
これにより、高熱伝導率層の下には、高熱伝導率層の成膜温度、及び窒化物系半導体材料の結晶成長温度より融点が低い材料をヒートシンクとして構成することが可能となる。
ここで、本発明は、前記第２の基板は、その表面にシリコンからなるｐｎ接合が形成されており、前記高熱伝導率層と接する表面がｐ型シリコンであって、前記第２基板薄層化ステップにおいて、選択的エッチングによりｎ型シリコンを除去して前記第２の基板を薄層化することを特徴とする製造方法とすることもできる。
これにより、第２の基板は制御性よくエッチングされ、非常に薄いｐ型シリコンのみが残ることで、結晶性向上及び放熱性向上の両面を備えた中間層が得られる。
さらに、前記第２基板薄層化ステップは、予め、ｎ型シリコン基板の表面に、（１００）面と等価な面を露出させる工程を入れてもよい。
これにより、選択的にｎ型シリコンを除去する工程におけるエッチングが高速化される。
ここで、前記第２の基板は、最表面層とシリコン酸化層とを有するＳＯＩ基板であって、前記第２基板薄層化ステップにおいて、選択的エッチングにより前記シリコン酸化層までを除去し、前記最表面層のみを残して前記第２の基板を薄層化することを特徴とする製造方法であってもよい。
これにより、ＳＯＩ基板のシリコン酸化層の除去に、ＨＦ系のウェットエッチングを利用することが可能となる。そのために、制御性よく、かつ、急峻にエッチングすることができ、非常に薄い最表面層のみが残ることで、結晶性向上及び放熱性向上の両面を備えた中間層が得られる。
ここで、前記第２の基板は、炭化されたＳＯＩ基板であることを特徴とする製造方法であってもよい。
これにより、表面が炭化されたシリコン、すなわち、ＳｉＣの直上に窒化物系半導体材料が結晶成長することになる。よって、シリコン上に結晶成長する場合と比較して、格子不整合率が低減されるので、より結晶性の高い窒化物半導体材料が形成され、しかも良好な放熱特性が得られる。
ここで、窒化物半導体装置の製造方法であって、第１の基板の表面に前記基板より熱伝導率が高い高熱伝導率層を気相成長させる高熱伝導率層形成ステップと、前記高熱伝導率層形成ステップにて形成された前記高熱伝導率層の表面に第２の基板を圧着する表面圧着ステップと、前記表面圧着ステップの後、中間層としての前記第１の基板の裏面にＧａＮをエピタキシャル成長させる第１基板窒化物形成ステップとを含むことを特徴とする製造方法とすることもできる。
これにより、比較的表面平坦性の不安定な高熱伝導率層表面ではなく、高熱伝導率層の基板となった第一の基板の平坦面上に、窒化物系半導体材料を構成することができる。これより、結晶性の優れた窒化物系半導体材料が結晶成長することになる。さらに、高熱伝導率層と窒化物系半導体材料の間には、圧着工程で接合された界面が存在しない。これにより放熱特性が向上する。
また、本発明は、前記表面圧着ステップと前記第１基板窒化物形成ステップとの間に、前記第１の基板を薄層化する第１基板薄層化ステップを含むことを特徴とする製造方法とすることもできる。
これにより、放熱特性が低下することなく、ＧａＮ層の結晶性を向上させることができる。
ここで、前記第１の基板は、その表面にシリコンからなるｐｎ接合が形成されており、前記高熱伝導率層と接する表面がｐ型シリコンであって、前記第１基板薄層化ステップにおいて、選択的エッチングによりｎ型シリコンを除去して前記第１の基板を薄層化することを特徴とする製造方法とすることが好ましい。
これにより、第１の基板は制御性よくエッチングされ、非常に薄いｐ型シリコンのみが残ることで、結晶性向上及び放熱性向上の両面を備えた中間層が得られる。
さらに、前記第１基板薄層化ステップは、予め、ｎ型シリコン基板の表面に、（１００）面と等価な面を露出させる工程を入れてもよい。
このような製造方法にすることで、選択的にｎ型シリコンを除去する工程におけるエッチングが高速化される。
ここで、前記第１の基板は、最表面層とシリコン酸化層とを有するＳＯＩ基板であって、前記第１基板薄層化ステップにおいて、選択的エッチングにより前記シリコン酸化層までを除去し、前記最表面層のみを残して前記第１の基板を薄層化することを特徴とする製造方法であってもよい。
これにより、ＳＯＩ基板のシリコン酸化層の除去に、ＨＦ系のウェットエッチングを利用することが可能となる。よって、ＳＯＩ基板が制御性よく、かつ、急峻に選択エッチングすることができ、非常に薄い最表面層のみが残ることで、結晶性向上及び放熱性向上の両面を備えた中間層が得られる。
ここで、前記第１の基板は、炭化されたＳＯＩ基板であることを特徴とする製造方法であってもよい。
これにより、表面が炭化されたシリコン、すなわち、ＳｉＣの直上に窒化物系半導体材料が結晶成長することになる。よって、シリコン上に結晶成長する場合と比較して、格子不整合率が低減されるので、より結晶性の高い窒化物半導体材料が形成され、しかも良好な放熱特性が得られる。
ここで、前記高熱伝導率層は、ダイヤモンド層であることを特徴とする製造方法であることが好ましい。
これにより、高熱伝導率層の中でも、極めて良好な放熱特性が得られる。
また、前記高熱伝導率層は、ＡｌＮ層であることを特徴とする製造方法であってもよい。
これにより、高熱伝導率層が比較的安価に形成される。
以上説明したように、本発明の窒化物半導体装置およびその製造方法によれば、放熱特性が極めて良好で、かつ、結晶性が良好なＧａＮ層を有するデバイスを提供することができる。
（実施の形態１)
本実施の形態１における窒化物半導体装置は、基板上にダイヤモンド、該ダイヤモンドの上に中間層、該中間層の上にＧａＮエピタキシャル層を備えることで、良好な放熱特性、かつ結晶性の良いＧａＮエピタキシャル層が実現される。
以下、本発明の実施の形態１について図面を参照して詳細に説明する。
図１は、本発明の実施の形態１における窒化物半導体装置の断面図である。同図における窒化物半導体装置は、基板１０と、ダイヤモンド層１１と、ＳｉＣ（シリコンカーバイド）層１２と、ＧａＮエピタキシャル層１３と、ＡｌＧａＮ層１４と、ソース電極１５と、ドレイン電極１６と、ゲート電極１７と、パッシベーション膜１８とを備える。
基板１０は、高い熱伝導率を有する基板である。
ダイヤモンド層１１は、ダイヤモンドの高い熱伝導率から、本装置の放熱特性の向上に寄与する。
ＳｉＣ層１２は、ＧａＮエピタキシャル層１３とダイヤモンド層１１の間に、中間層として挿入される。
ＧａＮエピタキシャル層１３は、パワーデバイス用ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの窒化物半導体材料であり、トランジスタを構成する。
ダイヤモンド層１１とＧａＮエピタキシャル層１３との格子不整合率は高く、ＳｉＣ層１２が中間層として挿入されることにより、ＧａＮエピタキシャル層１３が形成されるときの格子不整合率が減少する。よって、ＧａＮエピタキシャル層１３の結晶性が大幅に向上する。
ＡｌＧａＮ層１４は、ＧａＮエピタキシャル層１３上に形成され、ＧａＮエピタキシャル層１３とともにトランジスタを構成する。
ソース電極１５、ドレイン電極１６、及びゲート電極１７は、ＡｌＧａＮ層１４の上に、それぞれ、形成されている。
パッシベーション膜１８は、ソース電極１５、ドレイン電極１６、及びゲート電極１７の一部及びＡｌＧａＮ層１４の最表面を被覆する。
なお、ＡｌＧａＮ層１４の化学量論組成比は、例えば、Ａｌ0.2Ｇａ0.8Ｎであり、パッシベーション膜１８の材料は、例えば、ＳｉＮである。
なお、ダイヤモンド層１１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
また、ＧａＮエピタキシャル層１３とダイヤモンド層１１との大きな格子定数差を改善するため、ＳｉＣ層１２の代わりに、シリコンを中間層としてもよい。
シリコンを中間層とすることによっても、ＧａＮエピタキシャル層１３の結晶性が向上する効果は増大する。
一方、本実施の形態のように、ＳｉＣを中間層とすることにより、ＧａＮエピタキシャル層１３の結晶性だけでなく本発明の窒化物半導体装置の放熱性をも向上させることができる。
図２はダイヤモンド層の厚さと窒化物半導体装置の接合温度との関係を表したグラフである。同図におけるグラフは、基板材料ごとに、デバイスの熱抵抗を有限要素法により計算した結果である。基板材料としては、高い熱伝導率を有するものを選択した。
同図より、ダイヤモンド層の厚さが１μｍ以上で、ダイヤモンド層のヒートスプレッダーとしての効果が十分に発揮されることがわかる。
なお、ダイヤモンド層の厚さは反りが発生しないように５０μｍ以下とすることが好ましい。
また、同図より、基板材料として、熱伝導率の高い金属系材料やダイヤモンドが採用されることで、窒化物半導体装置の接合温度が大幅に低減することがわかる。
このように、本発明の構造に上述した材料を適用すれば、窒化物半導体装置の接合温度が低減する。
ここで、高い熱伝導率を有する基板１０としては、中間層の熱伝導率よりも高い熱伝導率をもつ材料であることが好ましく、究極的にはダイヤモンドが望ましい。
一方、基板１０として銅やアルミニウムが使用されれば、比較的熱抵抗の小さい窒化物半導体装置が安価に実現される。さらには、部分的に窒化物半導体材料を除去してダイヤモンド層１１を露出させ、その上にマイクロストリップ線路をはじめとする伝送線路やキャパシタを形成することができる。
また、高い熱伝導率を有する基板の材料として銅とタングステンを組み合わせた金属、あるいは、銅とモリブデンを組み合わせた金属を使用すれば、比較的熱抵抗の小さい半導体装置が実現されるだけでなく、全体的に反りの小さい半導体装置が実現される。
これは、窒化物系材料であるＧａＮ層やＡｌＧａＮ層の熱膨張係数が上記金属のそれと比較的近いことを利用している。
特に、銅の比率を１０〜５０％にすることでその効果は大きくなる。
上記理由により、基板１０の材料としては、銅、アルミニウム、銅とタングステンを組み合わせた金属、及び銅とモリブデンを組み合わせた金属のいずれかであってもよい。
次に、上述した窒化物半導体装置の製造工程について説明をする。
図３は、本発明の実施の形態１における窒化物半導体装置の製造方法を説明する工程図である。
まず、シリコン基板３０上に、ＣＶＤ法によりダイヤモンド層３１を気相成長させる（図３（ａ））。成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層３１を成膜する。
次に、主面が（１１１）であるシリコン基板３２をダイヤモンド層３１の表面に圧着する（図３（ｂ））。圧着前にダイヤモンド層３１を研磨により平坦化すること、あるいは、ＣＶＤ法によりダイヤモンド層３１上にＰＳＧをはじめとする平坦化膜を成膜することにより、圧着の強度を増加させることができる。
次に、圧着したシリコン基板３２を裏面研磨により５０μｍ以下まで薄層化し、最終的には鏡面に仕上げる（図３（ｃ））。
この鏡面研磨されたシリコン上に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層３３とＡｌＧａＮ層３４とを成長させる（図３（ｄ））。
このようにして作製した基板に対して、ソース電極３５、ドレイン電極３６、ゲート電極３７を形成し、ＳｉＮによるパッシベーション膜３８を形成する（図３（ｅ））。
最後に、シリコン基板３０を研磨とウェットエッチングを用いて完全に除去し、ダイヤモンド層３１の裏面を露出させた後に、中間層であるシリコン基板３２の熱伝導率より高い熱伝導率をもつ高放熱基板３９をダイヤモンド層３１の裏面に圧着する（図３（ｆ））。
一般に、シリコン基板上に成膜されるダイヤモンド層は多結晶であるため、その上に窒化物半導体材料を結晶成長させることができない。しかしながら、以上のような製造方法により、ダイヤモンド層の上に結晶性の良好な窒化物半導体材料を形成することが可能となる。
以上のように、本発明の実施の形態１による窒化物半導体装置によれば、基板上にダイヤモンド、該ダイヤモンドの上に中間層、該中間層の上にＧａＮエピタキシャル層を備えることで、良好な放熱特性、かつ結晶性の良いＧａＮエピタキシャル層が実現される。特に、中間層として、ＳｉＣやシリコンを選択することで、ＧａＮエピタキシャル層の結晶性は飛躍的に向上する。また、基板としてダイヤモンド、銅、アルミニウム、銅とタングステンを組み合わせた金属、及び銅とモリブデンを組み合わせた金属のいずれかを使用することにより、装置全体の放熱特性が飛躍的に向上する。
（実施の形態２)
本実施の形態２における窒化物半導体装置は、中間層であるシリコン層がイオン注入法および選択エッチングを用いて薄層化されることにより、中間層における熱抵抗の上昇が抑えられ、放熱特性がさらに向上する。
図４は、本発明の実施の形態２における窒化物半導体装置の製造方法を説明する工程図である。
まず、シリコン基板４０上に、ＣＶＤ法によりダイヤモンド層４１を気相成長させる。成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層４１を成膜する（図４（ａ））。
なお、ダイヤモンド層４１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
次に、主面が（１１１）であって、表面にｐｎ接合が形成され、かつ、最表面がｐ型化されたシリコン基板４２を圧着する（図４（ｂ））。この最表面がｐ型化されたシリコン基板４２は、例えば、ｎ型シリコン基板の表面に、イオン注入法により、ボロン濃度を１×１０20 (ｃｍ-3)程度まで注入することにより得られる。
圧着前にダイヤモンド層４１を研磨により平坦化すること、あるいは、ＣＶＤ法によりダイヤモンド層４１上にＰＳＧをはじめとする平坦化膜を成膜することにより、圧着の強度を増加させることができる。
次に、圧着したシリコン基板の裏面を、８０℃まで加熱したアルカリ系エッチング液（例えば、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ））を用いて、ｎ型シリコン層４２２のみを選択的にエッチングして、ｐ型シリコン層４２１のみを残す（図４（ｃ））。この薄層化工程により、ｐ型化された極めて薄層のシリコン層のみを残存させることができる。
図５は、ボロン濃度に対するｎ型シリコンとｐ型シリコンとの選択比を表すグラフである。同図のグラフは、横軸にボロンの注入濃度を、縦軸にＴＭＡＨによるシリコンのエッチングレートを示す。同図は、横軸のボロンの注入濃度が高くなるにつれ、ｐ型化されることを表している。これより、ボロン濃度が１×１０19 (ｃｍ-3)を越えるあたりから、ボロン注入しないｎ型シリコンとの選択比が１０以上に向上することがわかる。
再び図４に戻って説明をする。図４（ｃ）において、予め、ｎ型シリコン層４２２の表面に（１００）面が露出するような工程を入れておけば、選択エッチングの速度を大幅に向上させることが可能となる。これは、（１００）面のエッチング速度が（１１１）面と比較して速いことを利用している。
このようにしてｎ型シリコン層４２２を除去した後に、ｐ型シリコン層４２１の上に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層４３とＡｌＧａＮ層４４を成長させる（図４（ｄ））。
次に、このようにして作製した基板に対して、ソース電極４５、ドレイン電極４６、ゲート電極４７を形成し、ＳｉＮによるパッシベーション膜４８を形成する（図４（ｅ））。
最後に、シリコン基板４０を研磨とウェットエッチングを用いて完全に除去し、ダイヤモンド層４１を露出させた後に、中間層であるｐ型シリコン層４２１の熱伝導率より高い熱伝導率をもつ高放熱基板４９をダイヤモンド層４１の裏面に圧着する（図４（ｆ））。
以上のように、本発明の実施の形態２による窒化物半導体装置の製造方法によれば、多結晶ダイヤモンド層上の単結晶シリコン層上に、結晶性の良好な窒化物系半導体材料が形成され、さらに、ダイヤモンド層上の単結晶シリコンの膜厚を薄層化できるため、熱抵抗の小さい半導体装置が実現される。
（実施の形態３)
本実施の形態３における窒化物半導体装置は、ＳＯＩ（Ｓｉｌｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を加工してその最表面層を中間層とすることにより、より薄層化された中間層が得られ、中間層における熱抵抗の上昇が抑えられ、放熱特性がさらに向上する。また、炭化されたＳＯＩ基板を加工してその最表面層であるＳｉＣを中間層とすることにより、ＧａＮ層の結晶性および窒化物半導体装置全体の熱伝導性がより向上する。
図６は、本発明の実施の形態３における窒化物半導体装置の製造方法を説明する工程図である。
まず、シリコン基板６０上に、ＣＶＤ法によりダイヤモンド層６１を気相成長させる（図６（ａ））。成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層６１を成膜する。
なお、ダイヤモンド層６１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
次に、主面が（１１１）であるＳＯＩ基板６２、あるいは、炭化されたＳＯＩ基板６２を圧着する（図６（ｂ））。次に、圧着したＳＯＩ基板６２の裏面をエッチングガス（例えば、ＸｅＦ）を用いて、ＳＯＩ基板６２の裏面を選択的にエッチングして、最表面層６２１とシリコン酸化層６２２とを残す。
次に、このシリコン酸化層６２２をＨＦ系のウェットエッチング液、あるいは、ＣＨＦ3系ドライエッチングを用いて除去し、最表面層６２１のみを残す（図６（ｃ））。
この最表面層の上に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層６３とＡｌＧａＮ層６４を成長させる（図６（ｄ））。
このようにして作製した基板に対して、ソース電極６５、ドレイン電極６６、ゲート電極６７を形成し、ＳｉＮによるパッシベーション膜６８を形成する（図６（ｅ））。
最後に、シリコン基板６０を研磨とウェットエッチングを用いて完全に除去し、ダイヤモンド層を露出させた後に、中間層である最表面層６２１の熱伝導率より高い熱伝導率をもつ高放熱基板６９をダイヤモンド層６１の裏面に圧着する（図６（ｆ））。
ここで、ＳＯＩ基板６２の最表面層６２１が炭化されている場合、窒化物半導体材料は、炭化されたシリコン、すなわちＳｉＣ上に結晶成長することになる。窒化物系半導体材料、例えば、ＧａＮのＳｉＣに対する格子不整合率は、ＧａＮのシリコンに対する格子不整合率よりも小さいので、より結晶性が向上するという効果が得られる。
さらに、ＳｉＣの熱伝導率は、シリコンの熱伝導率より大きいので、熱抵抗のより小さい窒化物半導体装置が実現される。
以上のように、本発明の実施の形態３による窒化物半導体装置の製造方法によれば、多結晶ダイヤモンド層上の単結晶シリコン層またはＳｉＣ上に、結晶性の良好な窒化物系半導体材料が形成され、さらに、ダイヤモンド層上の単結晶シリコンまたはＳｉＣの膜厚を薄層化できるため、熱抵抗の小さい半導体装置が実現される。
（実施の形態４)
本実施の形態４における窒化物半導体装置は、ダイヤモンド層を成膜したシリコン基板の裏面を薄層化して中間層として利用することにより、ＧａＮ系半導体層の接合部からの発熱は、圧着界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。
図７は、本発明の実施の形態４における窒化物半導体装置の製造方法を説明する工程図である。
まず、主面が（１１１）のシリコン基板７０の表面に、ＣＶＤ法によりダイヤモンド層７１を気相成長させる（図７（ａ））。成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層を成膜する。
なお、ダイヤモンド層７１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
次に、ダイヤモンド層７１に、高い熱伝導率を有する高放熱基板７２を圧着する（図７（ｂ））。
ちなみに、圧着前にダイヤモンド層７１を研磨により平坦化すること、あるいは、ＣＶＤ法によりダイヤモンド層７１上にＰＳＧをはじめとする平坦化膜を成膜することにより、圧着の強度を増加させることができる。
ここで、高放熱基板７２の材料としては、ダイヤモンドのほか、銅、アルミニウム、銅とタングステンを組み合わせた金属、及び銅とモリブデンを組み合わせた金属のいずれかであることが好ましい。
高放熱基板７２の材料としては、究極的には、ダイヤモンドが有効である。しかし、銅やアルミニウムが適用されれば、比較的熱抵抗の小さい窒化物半導体装置が安価に実現される。さらに、部分的に窒化物半導体材料を除去してダイヤモンド層を露出させ、その上に伝送線路を形成することができる。また、銅とタングステンを組み合わせた金属、あるいは、銅とモリブデンを組み合わせた金属が適用されれば、比較的熱抵抗の小さい窒化物半導体装置が実現されるだけでなく、全体的に反りの小さい窒化物半導体装置が形成される。
次に、シリコン基板７０を裏面研磨により厚み５０μｍ以下まで薄層化し、最終的には、鏡面に仕上げる（図７（ｃ））。
この鏡面研磨され薄層化されたシリコン基板７０の裏面に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層７３とＡｌＧａＮ層７４を成長させる（図７（ｄ））。
このようにして作製した基板に対して、ソース電極７５、ドレイン電極７６、ゲート電極７７を形成し、ＳｉＮによるパッシベーション膜７８を形成する（図７（ｅ））。
一般に、シリコン基板上に成膜されるダイヤモンド層は多結晶であるため、その上に窒化物半導体材料を結晶成長させることができない。しかしながら、上述した製造方法により、ダイヤモンド層が成膜されたシリコン基板の上に結晶性の良好な窒化物半導体材料が形成されることが可能となる。そのため、ＧａＮ系半導体層の接合部からの発熱は、圧着された界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。
（実施の形態５)
本実施の形態５における窒化物半導体装置は、ダイヤモンド層を成膜したｐｎ接合保有のシリコン基板を裏面から選択エッチング工程により極薄化して中間層として利用することにより、ＧａＮ系半導体層の接合部からの発熱は、圧着界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。さらに、ｎ型シリコン層の選択エッチング工程によりシリコンの除去工程の歩留まりが向上する。
図８は、本発明の実施の形態５における窒化物半導体装置の製造方法を説明する工程図である。
まず、主面が（１１１）であって、表面にｐｎ接合が形成され、かつ、最表面層がｐ型化されたシリコン基板８０上に、ＣＶＤ法によりダイヤモンド層８１を気相成長させる（図８（ａ））。
最表面層がｐ型化されたシリコン基板は、例えば、ｎ型シリコン基板の表面に、イオン注入法により、ボロン濃度を１×１０20(ｃｍ-3)程度まで注入することにより得られる。
ダイヤモンド層８１の成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層を成膜する。
なお、ダイヤモンド層８１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
次に、ダイヤモンド層８１に、高い熱伝導率を有する高放熱基板８２を圧着する（図８（ｂ））。
圧着前にダイヤモンド層８１を研磨により平坦化すること、あるいは、ＣＶＤ法によりダイヤモンド層８１上にＰＳＧをはじめとする平坦化膜を成膜することにより、圧着の強度を増加させることができる。
ここで、高放熱基板８２の材料としては、ダイヤモンドのほか、銅、アルミニウム、銅とタングステンを組み合わせた金属、及び銅とモリブデンを組み合わせた金属のいずれかであることが好ましい。
高放熱基板８２の材料としては、究極的には、ダイヤモンドが有効である。しかし、銅やアルミニウムが適用されれば、比較的熱抵抗の小さい窒化物半導体装置が安価に実現される。さらに、部分的に窒化物半導体材料を除去してダイヤモンド層を露出させ、その上に伝送線路を形成することができる。また、銅とタングステンを組み合わせた金属、あるいは、銅とモリブデンを組み合わせた金属が適用されれば、比較的熱抵抗の小さい窒化物半導体装置が実現されるだけでなく、全体的に反りの小さい窒化物半導体装置が形成される。
次に、最表面層がｐ型化されたシリコン基板８０の裏面を、８０℃まで加熱したアルカリ系エッチング液（例えば、ＴＭＡＨ）を用いて、ｎ型シリコン層８０２のみを選択的にエッチングして、ｐ型シリコン層８０１のみを残す（図８（ｃ））。この薄層化工程により、ｐ型化された極めて薄層のシリコン層のみを残存させることができる。この選択エッチング工程において、予め、ｎ型シリコン層８０２表面に（１００）面が露出するような工程を入れておけば、選択エッチングの速度を大幅に向上させることが可能になる。これは、（１００）面のエッチング速度が（１１１）面と比較して速いことを利用している。
このようにしてｎ型シリコン層８０２を除去した後に、ｐ型シリコン層８０１の上に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層８３とＡｌＧａＮ層８４を成長させる（図８（ｄ））。
このようにして作製した基板に対して、ソース電極８５、ドレイン電極８６、ゲート電極８７を形成し、ＳｉＮによるパッシベーション膜８８を形成する（図８（ｅ））。
一般に、シリコン基板上に成膜されるダイヤモンド層は多結晶であるため、その上に窒化物半導体材料を結晶成長させることができない。しかしながら、上述した製造方法により、ダイヤモンド層が成膜されたシリコン基板の上に結晶性の良好な窒化物半導体材料が形成されることが可能となる。そのため、ＧａＮ系半導体層の接合部からの発熱は、圧着された界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。
さらに、ｎ型シリコン層の選択エッチング工程によりシリコンの除去工程の歩留まりが向上する。
（実施の形態６)
本実施の形態６における窒化物半導体装置は、ダイヤモンド層を成膜したＳＯＩ基板を選択エッチング工程により薄層化して中間層として利用することにより、ＧａＮ系半導体層の接合部からの発熱は、圧着界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。
その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。さらに、ｎ型シリコン層の選択エッチング工程によりシリコンの除去工程の歩留まりが向上する。
また、ＳＯＩ基板の最表面が炭化されている場合、窒化物半導体材料は、炭化されたシリコンすなわちＳｉＣ上に結晶成長することができる。窒化物系半導体材料、例えば、ＧａＮのＳｉＣに対する格子不整合率は、ＧａＮのシリコンに対する格子不整合率よりも小さいので、より結晶性が向上するという効果がある。さらに、ＳｉＣの熱伝導率は、シリコンの熱伝導率より大きいので、熱抵抗の小さい半導体装置を実現することが可能となる。
図９は、本発明の実施の形態６における窒化物半導体装置の製造方法を説明する工程図である。
まず、主面が（１１１）のＳＯＩ基板、あるいは、表面が炭化されたＳＯＩ基板９０上に、ＣＶＤ法によりダイヤモンド層９１を気相成長させる（図９（ａ））。ダイヤモンド層９１の成膜方法は、ホットフィラメントによるＣＶＤ法が望ましいが、プラズマＣＶＤ法でもよい。キャリアガスを水素、原料ガスをメタンとして、例えば、基板温度８５０℃にてダイヤモンド層９１を成膜する。
なお、ダイヤモンド層９１をＡｌＮ層としてもよい。この場合においても、ＡｌＮ層の熱伝導率が高いために、装置全体の放熱特性が向上するという同様の効果を奏する。
次に、ダイヤモンド層９１に高い熱伝導率を有する高放熱基板９２を圧着する（図９（ｂ））。
圧着前にダイヤモンド層９１を研磨により平坦化すること、あるいは、ＣＶＤ法によりダイヤモンド層９１上にＰＳＧをはじめとする平坦化膜を成膜することにより、圧着の強度を増加させることができる。
ここで、高放熱基板９２の材料としては、ダイヤモンドのほか、銅、アルミニウム、銅とタングステンを組み合わせた金属、及び銅とモリブデンを組み合わせた金属のいずれかであることが好ましい。
高放熱基板９２の材料としては、究極的には、ダイヤモンドが有効である。しかし、銅やアルミニウムが適用されれば、比較的熱抵抗の小さい窒化物半導体装置が安価に実現される。さらに、部分的に窒化物半導体材料を除去してダイヤモンド層を露出させ、その上に伝送線路を形成することができる。また、銅とタングステンを組み合わせた金属、あるいは、銅とモリブデンを組み合わせた金属が適用されれば、比較的熱抵抗の小さい窒化物半導体装置が実現されるだけでなく、全体的に反りの小さい窒化物半導体装置が形成される。
次に、ＳＯＩ基板９０の裏面をエッチングガス（例えば、ＸｅＦ）を用いて、ＳＯＩ基板９０の裏面を選択的にエッチングして、最表面層９０１とシリコン酸化層９０２とを残す。次に、このシリコン酸化層９０２をＨＦ系のウェットエッチング液、あるいは、ＣＨＦ3系ドライエッチングを用いて除去し、最表面層９０１のみを残す（図９（ｃ））。
この最表面層９０１の上に、ＭＯＣＶＤ法を用いて、窒化物系半導体材料を成膜する。適切なバッファ層を介して、ＧａＮエピタキシャル層９３とＡｌＧａＮ層９４を成長させる（図９（ｄ））。
このようにして作製した基板に対して、ソース電極９５、ドレイン電極９６、ゲート電極９７を形成し、ＳｉＮによるパッシベーション膜９８を形成する（図９（ｅ））。
一般に、シリコン基板上に成膜されるダイヤモンド層は多結晶であるため、その上に窒化物半導体材料を結晶成長させることができない。しかしながら、上述した製造方法により、ダイヤモンド層が成膜されたシリコン基板の上に結晶性の良好な窒化物半導体材料が形成されることが可能となる。そのため、ＧａＮ系半導体層の接合部からの発熱は、圧着された界面を通過することなく、ヒートスプレッダーであるダイヤモンド層で面方向に拡散される。その結果、熱抵抗の低い窒化物半導体装置が実現される。しかも、本発明の製造方法によれば、煩雑な圧着工程を１回で済ませることが可能となる。
さらに、シリコンの選択エッチング工程によりシリコンの除去工程の歩留まりが向上する。
また、ＳＯＩ基板の最表面が炭化されている場合、窒化物半導体材料は、炭化されたシリコンすなわちＳｉＣ上に結晶成長することができる。窒化物系半導体材料、例えば、ＧａＮのＳｉＣに対する格子不整合率は、ＧａＮのシリコンに対する格子不整合率よりも小さいので、より結晶性が向上するという効果がある。さらに、ＳｉＣの熱伝導率は、シリコンの熱伝導率より大きいので、熱抵抗の小さい半導体装置を実現することが可能となる。
このように、本発明の製造方法を適用すれば、選択的に単結晶のシリコン層、あるいは、ＳｉＣ層を、多結晶のダイヤモンド層上やＡｌＮ層上に形成できるため、結晶性の良好な窒化物系半導体材料を高熱伝導率層上に形成することが可能となる。さらに、高熱伝導率層上のシリコン、あるいは、ＳｉＣの膜厚を薄層化できるため、熱抵抗の小さい半導体装置を実現することが可能となる。
以上、本発明の窒化物半導体装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を任意に組み合わせて構築される形態も、本発明の範囲内に含まれる。
本発明は、特に窒化物半導体装置を内蔵する携帯電話基地局用送信アンプなどに有用であり、特に高出力及び高放熱特性が必要なパワーアンプに用いるのに最適である。
本発明の実施の形態１における窒化物半導体装置の断面図である。 ダイヤモンド層の厚さと窒化物半導体装置の接合温度との関係を表したグラフである。 本発明の実施の形態１における窒化物半導体装置の製造方法を説明する工程図である。 本発明の実施の形態２における窒化物半導体装置の製造方法を説明する工程図である。 ボロン濃度に対するｎ型シリコンとｐ型シリコンとの選択比を表すグラフである。 本発明の実施の形態３における窒化物半導体装置の製造方法を説明する工程図である。 本発明の実施の形態４における窒化物半導体装置の製造方法を説明する工程図である。 本発明の実施の形態５における窒化物半導体装置の製造方法を説明する工程図である。 本発明の実施の形態６における窒化物半導体装置の製造方法を説明する工程図である。 シリコン基板上にＧａＮ層をエピタキシャル成長させた従来構造のＦＥＴの断面図である。
符号の説明
１０ 基板
１１、３１、４１、６１、７１、８１、９１、１０２ ダイヤモンド層
１２ ＳｉＣ層
１３、３３、４３、６３、７３、８３、９３ ＧａＮエピタキシャル層
１４、３４、４４、６４、７４、８４、９４ ＡｌＧａＮ層
１５、３５、４５、６５、７５、８５、９５ ソース電極
１６、３６、４６、６６、７６、８６、９６ ドレイン電極
１７、３７、４７、６７、７７、８７、９７ ゲート電極
１８、３８、４８、６８、７８、８８、９８ パッシベーション膜
３０、３２、４０、４２、６０、７０、１０１ シリコン基板
３９、４９、６９、７２、８２、９２ 高放熱基板
６２、９０ ＳＯＩ基板
８０ 最表面層がｐ型化されたシリコン基板
１０３ ＧａＮバッファ層
１０４ ｎ型ＧａＮ層
４２１、８０１ ｐ型シリコン層
４２２、８０２ ｎ型シリコン層
６２１、９０１ 最表面層
６２２、９０２ シリコン酸化層

Claims (28)

  1. 窒化物半導体装置であって、
    基板と、
    前記基板上にあって、前記基板より熱伝導率が高い高熱伝導率層と、
    前記高熱伝導率層の上の中間層と、
    前記中間層の上のＧａＮ系エピタキシャル層とを備える
    ことを特徴とする窒化物半導体装置。
  2. 前記高熱伝導率層は、ダイヤモンド層である
    ことを特徴とする請求項１記載の窒化物半導体装置。
  3. 前記高熱伝導率層は、ＡｌＮ層である
    ことを特徴とする請求項１記載の窒化物半導体装置。
  4. 前記中間層は、シリコンである
    ことを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
  5. 前記中間層は、シリコンカーバイドである
    ことを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
  6. 前記基板の熱伝導率は、前記中間層の熱伝導率より大きい
    ことを特徴とする請求項４または５に記載の窒化物半導体装置。
  7. 前記ダイヤモンド層の厚さは、１〜５０μｍである
    ことを特徴とする請求項２記載の窒化物半導体装置。
  8. 前記基板は、ダイヤモンドである
    ことを特徴とする請求項４または５に記載の窒化物半導体装置。
  9. 前記基板は、銅あるいはアルミニウムである
    ことを特徴とする請求項４または５に記載の窒化物半導体装置。
  10. 前記ダイヤモンド層又は前記中間層の表面に導電体を有する
    ことを特徴とする請求項９記載の窒化物半導体装置。
  11. 前記ダイヤモンド層、又は前記中間層は、それぞれ、前記ＧａＮ系エピタキシャル層及び前記中間層の両層の一部が除去された表面、又は前記ＧａＮ系エピタキシャル層の一部が除去された表面を有し、
    前記除去された表面にパターニングされた導電体を有する
    ことを特徴とする請求項１０記載の窒化物半導体装置。
  12. 前記基板は、銅とタングステンとの合金、又は銅とモリブデンとの合金である
    ことを特徴とする請求項４または５に記載の窒化物半導体装置。
  13. 前記銅の比率は、１０〜５０％である
    ことを特徴とする請求項１２記載の窒化物半導体装置。
  14. 窒化物半導体装置の製造方法であって、
    第１の基板の表面に前記基板より熱伝導率が高い高熱伝導率層を気相成長させる高熱伝導率層形成ステップと、
    前記高熱伝導率層形成ステップにて形成された前記高熱伝導率層の表面に第２の基板を中間層として圧着する表面圧着ステップと、
    前記表面圧着ステップによって圧着された前記第２の基板上に、ＧａＮをエピタキシャル成長させる第２基板窒化物形成ステップとを含む
    ことを特徴とする窒化物半導体装置の製造方法。
  15. 前記表面圧着ステップと前記第２基板窒化物形成ステップとの間に、前記第２の基板を薄層化する第２基板薄層化ステップを含む
    ことを特徴とする請求項１４記載の窒化物半導体装置の製造方法。
  16. 前記第２基板窒化物形成ステップの後、前記第１の基板を除去する第１基板除去ステップと、
    前記第１基板除去ステップの後、熱伝導率が前記第１の基板の熱伝導率より大きい材料を前記高熱伝導率層の裏面に圧着する裏面圧着ステップと
    を含むことを特徴とする請求項１４または１５に記載の窒化物半導体装置の製造方法。
  17. 前記第２の基板は、その表面にシリコンからなるｐｎ接合が形成されており、前記高熱伝導率層と接する表面がｐ型シリコンであって、
    前記第２基板薄層化ステップにおいて、選択的エッチングによりｎ型シリコンを除去して前記第２の基板を薄層化する
    ことを特徴とする請求項１５記載の窒化物半導体装置の製造方法。
  18. 前記第２基板薄層化ステップは、予め、ｎ型シリコン基板の表面に、（１００）面と等価な面を露出させる工程を含む
    ことを特徴とする請求項１７記載の窒化物半導体装置の製造方法。
  19. 前記第２の基板は、最表面層とシリコン酸化層とを有するＳＯＩ（Ｓｉｌｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であって、
    前記第２基板薄層化ステップにおいて、選択的エッチングにより前記シリコン酸化層までを除去し、前記最表面層のみを残して前記第２の基板を薄層化する
    ことを特徴とする請求項１５記載の窒化物半導体装置の製造方法。
  20. 前記第２の基板は、炭化されたＳＯＩ基板である
    ことを特徴とする請求項１９記載の窒化物半導体装置の製造方法。
  21. 窒化物半導体装置の製造方法であって、
    第１の基板の表面に前記基板より熱伝導率が高い高熱伝導率層を気相成長させる高熱伝導率層形成ステップと、
    前記高熱伝導率層形成ステップにて形成された前記高熱伝導率層の表面に第２の基板を圧着する表面圧着ステップと、
    前記表面圧着ステップの後、中間層としての前記第１の基板の裏面にＧａＮをエピタキシャル成長させる第１基板窒化物形成ステップとを含む
    ことを特徴とする窒化物半導体装置の製造方法。
  22. 前記表面圧着ステップと前記第１基板窒化物形成ステップとの間に、前記第１の基板を薄層化する第１基板薄層化ステップを含む
    ことを特徴とする請求項２１記載の窒化物半導体装置の製造方法。
  23. 前記第１の基板は、その表面にシリコンからなるｐｎ接合が形成されており、前記高熱伝導率層と接する表面がｐ型シリコンであって、
    前記第１基板薄層化ステップにおいて、選択的エッチングによりｎ型シリコンを除去して前記第１の基板を薄層化する
    ことを特徴とする請求項２２記載の窒化物半導体装置の製造方法。
  24. 前記第１基板薄層化ステップは、予め、ｎ型シリコン基板の表面に、（１００）面と等価な面を露出させる工程を含む
    ことを特徴とする請求項２３記載の窒化物半導体装置の製造方法。
  25. 前記第１の基板は、最表面層とシリコン酸化層とを有するＳＯＩ基板であって、
    前記第１基板薄層化ステップにおいて、選択的エッチングにより前記シリコン酸化層までを除去し、前記最表面層のみを残して前記第１の基板を薄層化する
    ことを特徴とする請求項２２記載の窒化物半導体装置の製造方法。
  26. 前記第１の基板は、炭化されたＳＯＩ基板である
    ことを特徴とする請求項２５記載の窒化物半導体装置の製造方法。
  27. 前記高熱伝導率層は、ダイヤモンド層である
    ことを特徴とする請求項１４〜２６のいずれか１項に記載の窒化物半導体装置の製造方法。
  28. 前記高熱伝導率層は、ＡｌＮ層である
    ことを特徴とする請求項１４〜２６のいずれか１項に記載の窒化物半導体装置の製造方法。
JP2007244508A 2007-09-20 2007-09-20 窒化物半導体装置およびその製造方法 Withdrawn JP2009076694A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007244508A JP2009076694A (ja) 2007-09-20 2007-09-20 窒化物半導体装置およびその製造方法
US12/233,011 US20090078943A1 (en) 2007-09-20 2008-09-18 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244508A JP2009076694A (ja) 2007-09-20 2007-09-20 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009076694A true JP2009076694A (ja) 2009-04-09

Family

ID=40470675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244508A Withdrawn JP2009076694A (ja) 2007-09-20 2007-09-20 窒化物半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20090078943A1 (ja)
JP (1) JP2009076694A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035214A (ja) * 2009-08-03 2011-02-17 Fujitsu Ltd 化合物半導体装置の製造方法
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
JP2012513674A (ja) * 2008-12-22 2012-06-14 レイセオン カンパニー ダイアモンド層を有する窒化ガリウム層の製造
JP2013254944A (ja) * 2012-05-08 2013-12-19 Shin Etsu Chem Co Ltd 放熱基板及びその製造方法
JP2016115801A (ja) * 2014-12-15 2016-06-23 株式会社東芝 半導体装置
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
WO2017159682A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 半導体装置および半導体装置を生産する方法
KR20180138138A (ko) * 2017-06-20 2018-12-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
US10230007B2 (en) 2014-07-25 2019-03-12 Tamura Corporation Semiconductor element, method for manufacturing same, semiconductor substrate, and crystal laminate structure
JP2021082773A (ja) * 2019-11-22 2021-05-27 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
WO2024024822A1 (ja) * 2022-07-27 2024-02-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295593B2 (ja) * 2008-03-13 2013-09-18 パナソニック株式会社 半導体装置
JP2010192833A (ja) * 2009-02-20 2010-09-02 Panasonic Corp 半導体装置
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
JP5849215B2 (ja) 2010-06-21 2016-01-27 パナソニックＩｐマネジメント株式会社 紫外半導体発光素子
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
EP2771912A4 (en) 2011-10-28 2015-07-01 Hewlett Packard Development Co DEVICES COMPRISING A DIAMOND LAYER
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
FR3028050B1 (fr) * 2014-10-29 2016-12-30 Commissariat Energie Atomique Substrat pre-structure pour la realisation de composants photoniques, circuit photonique et procede de fabrication associes
US9758845B2 (en) * 2014-12-09 2017-09-12 Intel Corporation Microelectronic substrates having copper alloy conductive route structures
CN104916527B (zh) * 2015-05-15 2018-03-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN108242387B (zh) * 2016-12-23 2021-03-05 财团法人工业技术研究院 半导体基板结构
JP6965819B2 (ja) * 2018-04-23 2021-11-10 日本電信電話株式会社 集積回路およびその製造方法
CN108847392B (zh) * 2018-06-26 2019-12-03 苏州汉骅半导体有限公司 金刚石基氮化镓器件制造方法
CN109860049B (zh) * 2019-03-22 2020-10-09 西安交通大学 一种金刚石基氮化镓高电子迁移率晶体管异质集成方法
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
US11862718B2 (en) 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
AU634601B2 (en) * 1989-12-11 1993-02-25 General Electric Company Single-crystal diamond of very high thermal conductivity
US5126206A (en) * 1990-03-20 1992-06-30 Diamonex, Incorporated Diamond-on-a-substrate for electronic applications
US5186973A (en) * 1990-09-13 1993-02-16 Diamonex, Incorporated HFCVD method for producing thick, adherent and coherent polycrystalline diamonds films
JP2602597B2 (ja) * 1991-12-27 1997-04-23 信越半導体株式会社 薄膜ｓｏｉ基板の製造方法
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
US6069021A (en) * 1997-05-14 2000-05-30 Showa Denko K.K. Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
US6476420B2 (en) * 1997-11-18 2002-11-05 Technologies And Devices International, Inc. P-N homojunction-based structures utilizing HVPE growth III-V compound layers
US7622151B2 (en) * 1999-02-10 2009-11-24 Auburn University Method of plasma enhanced chemical vapor deposition of diamond using methanol-based solutions
AU4325000A (en) * 1999-02-10 2000-08-29 Auburn University Industrial Programs & Tech Transfer Method of hot-filament chemical vapor deposition of diamond
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
US20040104384A1 (en) * 2002-04-22 2004-06-03 Moustakas Theodore D. Growth of high temperature, high power, high speed electronics
US6972516B2 (en) * 2002-06-14 2005-12-06 University Of Cincinnati Photopump-enhanced electroluminescent devices
US7396735B2 (en) * 2002-12-09 2008-07-08 Kabushiki Kaisha Toyota Chuo Kenkyusyo Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
US7037370B2 (en) * 2003-02-06 2006-05-02 Mearini Gerald T Free-standing diamond structures and methods
US6989314B2 (en) * 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
DE10306129A1 (de) * 2003-02-14 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelementes mit einem Halbleiterträger sowie Bauelement
KR101156146B1 (ko) * 2003-12-09 2012-06-18 재팬 사이언스 앤드 테크놀로지 에이젼시 질소면의 표면상의 구조물 제조를 통한 고효율 3족 질화물계 발광다이오드
US7256938B2 (en) * 2004-03-17 2007-08-14 General Atomics Method for making large scale multilayer dielectric diffraction gratings on thick substrates using reactive ion etching
JP2005272232A (ja) * 2004-03-25 2005-10-06 Canon Inc ダイヤモンドおよび炭素繊維の集合体およびそれらの製造方法
US7148531B2 (en) * 2004-04-29 2006-12-12 Nve Corporation Magnetoresistive memory SOI cell
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
US7432531B2 (en) * 2005-02-07 2008-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2006324465A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP4907121B2 (ja) * 2005-07-28 2012-03-28 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
JP2007080855A (ja) * 2005-09-09 2007-03-29 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ
US7354809B2 (en) * 2006-02-13 2008-04-08 Wisconsin Alumi Research Foundation Method for double-sided processing of thin film transistors
JP5147197B2 (ja) * 2006-06-06 2013-02-20 パナソニック株式会社 トランジスタ
TW200802941A (en) * 2006-06-22 2008-01-01 Univ Nat Central A quantum photoelectric element of antimony compound
US7794114B2 (en) * 2006-10-11 2010-09-14 Cree, Inc. Methods and apparatus for improved heat spreading in solid state lighting systems
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US20090214826A1 (en) * 2008-01-04 2009-08-27 Charles West Controlling diamond film surfaces

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
JP2012513674A (ja) * 2008-12-22 2012-06-14 レイセオン カンパニー ダイアモンド層を有する窒化ガリウム層の製造
JP2011035214A (ja) * 2009-08-03 2011-02-17 Fujitsu Ltd 化合物半導体装置の製造方法
US9034722B2 (en) 2009-08-03 2015-05-19 Fujitsu Limited Method of removing a compound semiconductor layer from a compound semiconductor device
JP2013254944A (ja) * 2012-05-08 2013-12-19 Shin Etsu Chem Co Ltd 放熱基板及びその製造方法
CN104272432A (zh) * 2012-05-08 2015-01-07 信越化学工业株式会社 放热基板及其制造方法
US10553518B2 (en) 2012-05-08 2020-02-04 Shin-Etsu Chemical Co., Ltd. Heat dissipation substrate and method for producing same
US10230007B2 (en) 2014-07-25 2019-03-12 Tamura Corporation Semiconductor element, method for manufacturing same, semiconductor substrate, and crystal laminate structure
JP2016115801A (ja) * 2014-12-15 2016-06-23 株式会社東芝 半導体装置
GB2562918A (en) * 2016-03-18 2018-11-28 Mitsubishi Electric Corp Semiconductor device and method for producing semiconductor device
JPWO2017159682A1 (ja) * 2016-03-18 2018-08-02 三菱電機株式会社 半導体装置および半導体装置を生産する方法
WO2017159682A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 半導体装置および半導体装置を生産する方法
GB2562918B (en) * 2016-03-18 2021-01-27 Mitsubishi Electric Corp Semiconductor device and method of manufacturing semiconductor device
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
KR20180138138A (ko) * 2017-06-20 2018-12-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
KR102549134B1 (ko) * 2017-06-20 2023-06-28 엘타 시스템즈 리미티드 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
JP2021082773A (ja) * 2019-11-22 2021-05-27 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
JP7382804B2 (ja) 2019-11-22 2023-11-17 三菱電機株式会社 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
WO2024024822A1 (ja) * 2022-07-27 2024-02-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20090078943A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
JP2009076694A (ja) 窒化物半導体装置およびその製造方法
TWI796432B (zh) 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
JP7074393B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
JP2007519262A5 (ja)
JP2007129166A (ja) 半導体装置及びその製造方法
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
JP5468609B2 (ja) 縦型トランジスタ及びその製造方法、並びに半導体装置
KR20200092381A (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
US10411108B2 (en) Vertical gallium nitride Schottky diode
CN113471284A (zh) N极性GaN晶体管结构的制备方法和半导体结构
JP2015088756A (ja) 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法
JP7052503B2 (ja) トランジスタの製造方法
JP6348451B2 (ja) ヘテロ接合バイポーラトランジスタ
JP6064232B2 (ja) 半導体デバイスを製造するための方法
JP4327114B2 (ja) 窒化物半導体装置
JP2010114219A (ja) 半導体装置及びその製造方法
JP2009054659A (ja) 窒化ガリウム半導体装置の製造方法
JP5113375B2 (ja) 窒化物半導体装置
JP2014022742A (ja) 窒化物系半導体素子及びその製造方法
TWI692039B (zh) 半導體裝置的製作方法
JP5580012B2 (ja) ショットキーバリアダイオード及びその製造方法
CN111653473A (zh) 一种散热增强的硅基氮化镓微波器件材料结构
JP2009060065A (ja) 窒化物半導体装置
TW200410318A (en) Method of removing native oxide layer on doped region and fabrication of heterojunction bipolar transistor (HBT) and bipolar complementary metal-oxide-semiconductor transistor (BiCMOS) using the method
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120618