JP2010114219A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010114219A JP2010114219A JP2008284726A JP2008284726A JP2010114219A JP 2010114219 A JP2010114219 A JP 2010114219A JP 2008284726 A JP2008284726 A JP 2008284726A JP 2008284726 A JP2008284726 A JP 2008284726A JP 2010114219 A JP2010114219 A JP 2010114219A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- semiconductor device
- hole
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
【課題】窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタを提供する。
【解決手段】窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第2の半導体層に複数の第1の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置を提供する。
【選択図】図1
【解決手段】窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第2の半導体層に複数の第1の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置を提供する。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、より詳細には、窒化物半導体を用いた半導体装置及びその製造方法に関する。
窒化ガリウムなどの窒化物半導体を用いた半導体装置としては、例えば、青色〜紫外線領域で発光可能な発光ダイオードや半導体レーザなどの発光素子や、2次元電子ガスを利用した電界効果トランジスタなどの電子素子を挙げることができる。一例として、窒化ガリウム(GaN)と窒化アルミニウム・ガリウム(AlGaN)とのヘテロ接合を用いた高移動度トランジスタ(high electron mobility transistor:HEMT)は、携帯基地局用の高周波パワートランジスタなどへの応用が期待されている。
具体的には、AlGaN/GaNヘテロ構造においては、(0001)面上で自発分極及びピエゾ分極効果によりヘテロ界面に電荷が集中し、ドーパントの注入なしに1×1013/cm−2以上のシートキャリア濃度が得られる。ヘテロ界面にできる電子キャリア層を2次元電子ガス(2-dimensional electron gas:2−DEG)と呼び、このキャリア層を利用することにより、電流密度の大きなヘテロ接合電界効果トランジスタを実現できる。
この電子キャリア層は、AlGaN/GaNをc軸方向に成長させると自然にできる。このため、この系で作製したトランジスタは、ゲートに電圧を印加していないときにソース・ドレイン間で通電する(オン状態になる)「ノーマリーオン」の性質を持つ。しかし、ノーマリーオンのデバイスでは周辺回路が複雑になることや、安全性の観点から、ゲートに電圧を印加していないときにオフ状態になる「ノーマリーオフ」のデバイスが求められている。
ノーマリーオフデバイスの技術として、例えば、ゲート直下のAlGaNを薄くエッチングするリセス構造、ゲート直下にp−GaNを選択成長する事で空乏層を広げるp−GaN構造、及びInGaN/AlGaN/GaNにする事でバンドを制御する方法、などが提案されている。また、特許文献1では、ゲート直下の半導体層に、ソース電極からドレイン電極へ向かう方向に対して横切るように繰り返し配置された凹部を形成する技術が開示されている。
特開2006−303031号公報
本発明は、窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタを提供する。
本発明の一態様によれば、窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられ、前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、前記第2の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第2の半導体層に複数の第1の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられた前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、を有する積層体の前記第2の半導体層にエッチングを施して複数の孔を形成する工程と、前記第2の半導体層の上にゲート電極を形成する工程と、を備え、前記ゲート電極を形成する工程は、前記複数の孔を導電性材料により充填する工程を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタが提供される。
以下、本発明の実施形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
(具体例1)
まず、本実施形態に係る半導体装置の一例(具体例1)について、図1〜図4を参照しつつ説明する。
(具体例1)
まず、本実施形態に係る半導体装置の一例(具体例1)について、図1〜図4を参照しつつ説明する。
図1及び図2は、具体例1に係る半導体装置1を例示する模式図である。
図1(a)は、半導体装置1の模式平面図であり、図1(b)及び図1(c)は、図1(a)のA−A線断面図である。
図2(a)は、図1(a)のB−B’線断面図であり、図2(b)及び図2(c)は、図2(a)における破線部の拡大図である。
図1(a)は、半導体装置1の模式平面図であり、図1(b)及び図1(c)は、図1(a)のA−A線断面図である。
図2(a)は、図1(a)のB−B’線断面図であり、図2(b)及び図2(c)は、図2(a)における破線部の拡大図である。
本実施形態に係る半導体装置1は、電界効果トランジスタであり、例えば高周波パワートランジスタなどに適用することができる。
図1及び図2に表したように、半導体装置1は、窒化物半導体からなる第1の半導体層10と、第1の半導体層10の上に設けられ、第1の半導体層10よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層20と、第2の半導体層20の上に設けられたゲート電極50、ソース電極30、及びドレイン電極30と、を備える。
そして、ゲート電極50の下の第2の半導体層20には、複数の第1の孔20Ha(以下、「ゲート下部孔20Ha」という)が形成されている。ゲート下部孔20Haのそれぞれは、ゲート電極50と電気的に接続された導電性材料により充填されている。例えば、ゲート下部孔20Haは、ゲート電極50と実質的に同種の材料により充填されているものとすることができる。
図1及び図2に表したように、半導体装置1は、窒化物半導体からなる第1の半導体層10と、第1の半導体層10の上に設けられ、第1の半導体層10よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層20と、第2の半導体層20の上に設けられたゲート電極50、ソース電極30、及びドレイン電極30と、を備える。
そして、ゲート電極50の下の第2の半導体層20には、複数の第1の孔20Ha(以下、「ゲート下部孔20Ha」という)が形成されている。ゲート下部孔20Haのそれぞれは、ゲート電極50と電気的に接続された導電性材料により充填されている。例えば、ゲート下部孔20Haは、ゲート電極50と実質的に同種の材料により充填されているものとすることができる。
また、図1(b)及び図2(b)に表したように、ゲート下部孔20Haは、第2の半導体層20を厚み方向に貫通していてよい。あるいは、図1(c)及び図2(c)に表したように、ゲート下部孔20Haは、第2の半導体層20を第1の半導体層10まで貫通していなくてもよい。
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。
第1の半導体層10は、例えばサファイアやSiC、Al2O3、GaNなどの基板100の上に形成されている。第1の半導体層10の材料としては、例えば窒化ガリウム(GaN)を含む材料が挙げられる。第2の半導体層20の材料としては、例えば窒化アルミニウムガリウム(AlGaN)を含む材料が挙げられる。第2の半導体層20の厚さは、例えば20nm程度とすることができる。
また、ゲート電極50下部の第2の半導体層20の厚さを薄くした「リセス構造」にしてもよい。
また、ゲート電極50下部の第2の半導体層20の厚さを薄くした「リセス構造」にしてもよい。
第1の半導体層10と第2の半導体層20は、例えば、HVPE(hydride vapour phase epitaxy)、MOCVD(metal-organic chemacal vapour deposition)、MBE(molecular beam epitaxy)などの手法を用いてエピタキシャル成長により形成される。なお、基板100と第1の半導体層10との間には、図示しないAlNなどからなるバッファ層が設けられていてもよい。
第2の半導体層20の上には、ソース電極30及びドレイン電極30が設けられている。また、これらソース電極30とドレイン電極30との間には、ゲート電極50が設けられている。
このように、窒化物半導体からなる第1の半導体層10と第2の半導体層20とを接触させることにより、そのヘテロ接合には、2DEGが形成される。この2DEGを利用することにより、電流密度の大きなヘテロ接合電界効果トランジスタを実現できる。
ゲート下部孔20Haの開口形状は、例えば丸状とすることができる。また、開口の直径は、例えば10nm〜150nm程度とすることができる。
ゲート下部孔20Haは、例えば、塩素系ガスを用いたドライエッチングにより形成することが可能である。具体的には、第2の半導体層20の上に図示しないマスクを形成し、このマスクに形成された開口に露出した第2の半導体層20をエッチングすることにより、ゲート下部孔20Haを形成することができる。
または、マスクを用いることなく、ウェットエッチングによりゲート下部孔20Haを形成することが可能である。すなわち、後に詳述するように、熱燐酸によりエッチングすると、貫通転位などの欠陥の部分がコアとなり、優先的にエッチングされる。その結果として、図1及び図2に表したような複数のゲート下部孔20Haを形成することができる。すなわち、第1の半導体層10と第2の半導体層20は貫通転位を有し、ゲート下部孔20Haは貫通転位の部分に形成される。また、ゲート電極50の下の第2の半導体層20におけるゲート下部孔20Haの密度は、ゲート電極50の下の第1の半導体層10における貫通転位の密度と略同一になる。
図3及び図4は、貫通転位などの欠陥が存在する場合を例示する模式断面図である。
例えば、図示しない基板の上にGaN層(第1の半導体層)10とAlGaN層(第2の半導体層)20をエピタキシャル成長した場合、これら半導体層を厚み方向に貫通する転位10Dが形成されることがある。そして、本実施形態によれば、熱燐酸などのエッチャントを用いてAlGaN層20の貫通転位の部分を優先的にエッチングすることが可能となる。その場合、下地のGaN層10は殆どエッチングされない。従って、この場合には、ゲート下部孔20Haの下のGaN層10には、貫通転位10Dが存在する。
例えば、図示しない基板の上にGaN層(第1の半導体層)10とAlGaN層(第2の半導体層)20をエピタキシャル成長した場合、これら半導体層を厚み方向に貫通する転位10Dが形成されることがある。そして、本実施形態によれば、熱燐酸などのエッチャントを用いてAlGaN層20の貫通転位の部分を優先的にエッチングすることが可能となる。その場合、下地のGaN層10は殆どエッチングされない。従って、この場合には、ゲート下部孔20Haの下のGaN層10には、貫通転位10Dが存在する。
なお、図3及び図4には、欠陥の一例として貫通転位10Dが存在する場合を例示したが、本発明はこれには限定されない。すなわち、貫通転位以外の欠陥10Dが存在していてもよく、あるいはこのような欠陥が存在していなくてもよい。
本実施形態によれば、複数のゲート下部孔20Haを介して、ゲート電極50はAl濃度が相対的に低い第1の半導体層10に接触する。その結果として、第1の半導体層10と第2の半導体層20とのヘテロ接合を維持しつつ、次に説明するようにノーマリーオフ型にすることができる。
従来、ゲート電極50に電圧を印加しない状態において、ソース電極30とドレイン電極30との間は、2DEGにより高い電流密度の電流が導通可能な状態(オン状態)になっている。そして、ゲート電極50に所定の電圧を印加すると、その下において2DEGが空乏化し、ソース電極50とドレイン電極30との間(チャネル部)は、非導通状態(オフ状態)となる。しかし、ノーマリーオンのデバイスでは周辺回路が複雑になることがあり、また安全性確保のための追加的措置が必要となる場合がある。このため、ゲートに電圧を印加していないときにオフ状態になる「ノーマリーオフ」のデバイスが求められている。
そこで、本実施形態では、ゲート電極50の下にゲート下部孔20Haを形成することにより、ノーマリーオフ型の実現を図ることとしている。以下、これについて図5を参照しつつ説明する。
図5は、本実施形態の効果を表す模式図である。図5(a)は模式断面図であり、図5(b)は模式平面図である。
図5に表したように、複数のゲート下部孔20Haにはゲート電極50と実質的に同種の導電性材料が存在する。ここで、ゲート電極50及び第2の半導体層20の材料を、これらが接合したときに接合部にショットキー障壁が現れるように選択することができる。ゲート電極50の材料としては、導電性の材料を適宜選択することができ、例えばニッケルを用いることができる。また、これよりも仕事関数の高い材料、例えば金や白金などの貴金属を用いてもよく、ニッケルとこれら貴金属を併用してもよい。第2の半導体層20の材料としては、前述したAlGaNの他、AlNやAlGaAsなどを用いることができる。
この場合、半導体側において、電気キャリアの存在しない空乏層Dが広がる。このように、ゲート電極50の下部全体において、第1の半導体層10の第2の半導体層20との界面近傍で空乏層Dを形成することにより、この場所の2DEG層の濃度を低下させることができる。ゲート下部孔20Haの密度(サイズや濃度)を制御することにより、2DEG層の濃度を制御することができる。これにより、しきい電圧を制御することが可能となる。
この結果、ゲート電極50に電圧を印加していないときに、ソース電極30下部とドレイン電極30下部との間(チャネル部)の電気的導通を実質的に遮断することができ、オフ状態を実現することができる。すなわち、ノーマリーオフ型が実現され得る。
ゲート下部孔20Haの濃度については、熱燐酸処理を用いることにより、第2の半導体層20の貫通転位の濃度と同程度の濃度にすることができる。また、ゲート下部孔20Haの濃度、サイズ、及び形状は、例えばエッチング処理の時間により制御され得る。これらにより、ゲート下部孔20Haの密度を制御することができる。
また、パターニングを用いることもできる。フォトリソグラフィーによるパターニングの後に、塩素系のドライエッチングやTMAH(水酸化テトラメチルアンモニウム)などによるウェットエッチングを行うことで、所望の形状のゲート下部孔20Haを得ることができる。あるいは、イオン注入によるダメージ加工を行うことで、熱燐酸で形成されるゲート下部孔20Haを均一にすることができる。
なお、本実施形態では、第2の半導体層20がゲート電極50直下に存在するため、動作時における低いオン抵抗が確保される。
なお、空乏層Dは、ゲート下部孔20Haが存在する場所から例えば10nm程度の距離まで広がる。このため、隣接するゲート下部孔20Ha間の距離Lは、20nm以下とすることができる。これにより、チャネル部において空乏層Dをゲート下部全体に形成することができ、オフ状態を十全に確保することができる。
また、図1(b)及び図2(b)に表したようにゲート下部孔20Haを貫通型にすると、空乏層Dをより広く形成することができる。また、貫通型は、工程管理が容易であるという特徴も有する。
図1(c)及び図2(c)に表した非貫通型の場合は、第1の半導体層10において空乏層Dを良好に形成するために、第1の半導体層10/第2の半導体層20界面からゲート下部孔20Haまでの距離を、例えば5nm以下にすることができる。
本実施形態は、ノーマリーオフに向けた他の形態と組み合わせてもよい。例えば、バンドを制御する方法や、空乏層を制御する他の方法である。前者には、無極性面を利用する方法やゲート電極50と第2の半導体層20との間にInGaN層を導入する方法などが挙げられる。後者には、リセス構造にする方法、ゲート電極50と第2の半導体層20との間に電気陰性度の高い材料からなる層(フッ素原子を有する層など)を導入する方法、ゲート電極50と第2の半導体層20との間にp−GaN層を導入する方法などが挙げられる。
(半導体装置1の製造方法)
次に、本実施形態に係る半導体装置1の製造方法について、図6及び図7を参照しつつ説明する。
図6及び図7は、半導体装置1の製造方法を例示する模式工程断面図である。
次に、本実施形態に係る半導体装置1の製造方法について、図6及び図7を参照しつつ説明する。
図6及び図7は、半導体装置1の製造方法を例示する模式工程断面図である。
本実施形態に係る半導体装置1の製造方法は、窒化物半導体からなる第1の半導体層10と、第1の半導体層10の上に設けられた第1の半導体層10よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層20と、を有する積層体を用意し(図6(a))、積層体の第2の半導体層20にエッチングを行い複数の孔20Hを形成する工程(図6(c)及び図7(a))と、第2の半導体層20の上にゲート電極50を形成する工程(図7(b))と、を備える。そして、ゲート電極50を形成する工程(図7(b))は、第2の半導体層20の上に導電性材料を堆積して複数の孔20Hを導電性材料により充填する工程を含む。
また、積層体を用意した(図6(a))後に、図6(b)に表したようにソース電極30及びドレイン電極30を形成することができる。そして、これらをマスクとして用いてエッチングする(図6(c))ことにより、図7に示したようにゲート電極50の下部に選択的に孔20H(ゲート下部孔20Ha)を形成することができる。
エッチングは、燐酸を用いたウェットエッチングであってよく、あるいは塩素を用いたドライエッチングであってよい。ゲート下部孔20Haの密度を制御する方法については、前述した通りである。
(実施例1)
次に、実施例1について、図8〜図14を参照しつつ説明する。
次に、実施例1について、図8〜図14を参照しつつ説明する。
図8(a)は、本実施形態と対比される比較例に係る半導体装置2を表す模式断面図である。図8(a)に表したように、比較例に係る半導体装置2は、ゲート下部孔20Haが形成されていない。
一方、図8(b)は、実施例1に係る半導体装置1を表す模式断面図である。図8(b)に表したように、実施例1に係る半導体装置1は、ゲート電極50下部にゲート下部孔20Haが形成されている。また、ソース電極30及びドレイン電極30の下部に、それぞれ後述するソース下部孔20Hb及びドレイン下部孔20Hbが形成されている。
ソース下部孔20Hb及びドレイン下部孔20Hbの開口形状は、例えば丸状とすることができる。また、開口の直径は、例えば10nm〜150nm程度とすることができる。
図9は、半導体装置1及び半導体装置2の製造工程を表す流れ図である。
また、図10及び図11は、実施例1に係る半導体装置1の製造方法を例示する模式工程断面図である。
また、図12は、試作した半導体装置1の光学顕微鏡像である。
また、図10及び図11は、実施例1に係る半導体装置1の製造方法を例示する模式工程断面図である。
また、図12は、試作した半導体装置1の光学顕微鏡像である。
図9に表したように、比較例に係る半導体装置2の製造工程は概略次の通りである。まず、第1の半導体層(GaN層)10及び第2の半導体層(AlGaN層)20を形成した後に、素子分離を行う(工程S1)。素子分離は、塩素系ドライメサエッチングやイオン注入などにより行う。
その後、例えばTi/Al系のソース電極30及びドレイン電極30を形成する(工程S3)。その後、必要に応じシンター(焼結)を行ってよい。その後、ゲート電極50を形成する(工程S5)。その後、パッシベーション膜(保護膜)を形成する(工程S6)。その後、パッド電極を形成する(工程S7)。
一方、図9及び図10(a)に表したように、実施例1に係る半導体装置1の製造工程の一例では、素子分離メサ加工(工程S1)と、ソース・ドレイン電極形成(工程S3)と、の間に熱燐酸処理(工程S2)が追加されている。これにより、図10(b)に表したように、第2の半導体層20に孔20Hが形成される。その後、図10(c)に表したように、ソース電極30及びドレイン電極30を形成する。これにより、ソース下部孔20Hb及びドレイン下部孔20Hbが形成され、それぞれソース電極30及びドレイン電極30と実質的に同じ材料が充填される。なお、ソース下部孔20Hb及びドレイン下部孔20Hbの効果については、具体例2に関して後述する。
また、図9及び図11(a)に表したように、実施例1では比較例に対し、ソース・ドレイン電極形成(工程S3)と、ゲート電極形成(工程S5)と、の間に熱燐酸処理(工程S4)が追加されている。これにより、図11(b)及び(c)に表したように、ゲート電極50の下部においては、ソース電極30下部及びドレイン電極30下部に比べて孔20Hのサイズすなわち開口径の平均値が大きくなる。また、孔20Hの数が増えることもあり得る。これにより、ゲート電極50下部の第2の半導体層20には、ソース電極30下部及びドレイン電極30下部に比べて高い密度のゲート下部孔20Haが形成される。
その後、図11(c)に表したように、ゲート電極50が形成される。これにより、ゲート下部孔20Haには、ゲート電極50と実質的に同じ材料が充填される。
なお、ゲート下部孔20Haと、ソース下部孔20Hb及びドレイン下部孔20Hbと、のサイズの差異の効果については、具体例2に関して後述する。
以上の工程により、図12に表した半導体装置1が作製される。
以上の工程により、図12に表した半導体装置1が作製される。
図13は、半導体装置1及び半導体装置2の、ゲート電圧とドレイン電流との関係を表したグラフ図である。
図14は、半導体装置1及び半導体装置2の、ゲート電圧と相互コンダクタンスとの関係を表したグラフ図である。すなわち、図13のグラフにおいてドレイン電流を微分したグラフ図である。
図14は、半導体装置1及び半導体装置2の、ゲート電圧と相互コンダクタンスとの関係を表したグラフ図である。すなわち、図13のグラフにおいてドレイン電流を微分したグラフ図である。
図13及び図14から、実施例1に係る半導体装置1では、比較例に係る半導体装置2に比べてしきい電圧が高いことがわかる。このように、ゲート下部孔20Haを形成することで、前述した機構によりしきい電圧を制御することができる。ゲート下部孔20Haのサイズや数を調節することにより、空乏層Dの存在領域を制御することができる。これにより、ノーマリーオフ型の電界効果トランジスタが提供され得る。
(実施例2)
次に、熱燐酸によるエッチング処理の効果について、実施例2を用いて図15及び図16を参照しつつ詳細に説明する。
次に、熱燐酸によるエッチング処理の効果について、実施例2を用いて図15及び図16を参照しつつ詳細に説明する。
図1及び図2に表した電界効果トランジスタとして、サファイア基板100の上に、GaN層10、とAlGaN層20をエピタキシャル成長させた。GaN層10の厚みは、3000ナノメータとし、AlGaN層20の厚みは20ナノメータとすることができる。
そして、熱燐酸によりエッチングし、AlGaN層20に孔20Hを形成した。なお、フォトレジストやSiO2などをマスクとしてパターニングすることで、ゲート電極50の部分のみを選択的に熱燐酸によりエッチングできる。あるいは、ソース電極30及びドレイン電極30を形成し、これらをマスクとして用いることもできる。
孔20Hを形成した後は、一般的に知られている電界効果トランジスタの製造方法と同様に、ソース電極30、ドレイン電極30の材料を蒸着し、シンターアニールを行う。そして、ゲート電極50を形成するパターンのレジストを塗布し、ゲート電極50の材料を蒸着してリフトオフによりゲート電極50を形成することができる。
ソース電極30及びドレイン電極30としては、例えば、チタンを用いることができる。なお、チタンの上にアルミニウムなどを積層させてもよい。
一方、ショットキー型のゲート電極50としては、例えば、ニッケルを用いることができる。この場合も、ニッケルの上に金などを積層してもよい。
一方、ショットキー型のゲート電極50としては、例えば、ニッケルを用いることができる。この場合も、ニッケルの上に金などを積層してもよい。
ここで、本発明者は、熱燐酸による孔20Hの形成について、原子間力顕微鏡(atomic force micrography:AFM)を用いて観察した。
図15は、熱燐酸によるエッチング効果を表すAFM像である。
すなわち、図15(a)及び(b)は、それぞれエッチング前のGaN層とAlGaN層の表面のAFM像である。また、図15(c)及び(d)は、熱燐酸によるエッチング後のGaN層とAlGaN層のAFM像(3mm×3mm)である。
図15は、熱燐酸によるエッチング効果を表すAFM像である。
すなわち、図15(a)及び(b)は、それぞれエッチング前のGaN層とAlGaN層の表面のAFM像である。また、図15(c)及び(d)は、熱燐酸によるエッチング後のGaN層とAlGaN層のAFM像(3mm×3mm)である。
ここで、熱燐酸は、濃度98パーセント、温度70℃の燐酸であり、エッチング時間は20分間である。
図15(a)及び(b)に表したように、エッチング前のGaN、AlGaNには孔は存在していない。これに対して、熱燐酸によるエッチング後についてみると、図15(c)に表したように、GaNの表面には殆ど変化が見られない。これに対して、図15(d)に表したように、AlGaNの表面には複数の孔20Hが開口していることが分かる。また、GaN、AlGaNともに、熱燐酸によるウェットエッチング後も原子テラス構造が残っていることがわかる。
これらの結果から、孔20Hは、AlGaN層を貫通する転位などの欠陥をコアとして、AlGaNがエッチングされたことにより形成されたものと推測される。また、GaN層の場合には、エッチングされないことを考慮すると、アルミニウム(Al)が存在することにより、燐酸によるエッチングが促進されることが推測される。なお、貫通転位がAlGaNのエッチングを促進させる場合には、基板100(図2参照)として、サファイアなどを用いたほうが有利であることも考えられる。すなわち、サファイアは、GaNとの格子定数のミスマッチが比較的大きいために、GaNなどの窒化物半導体層に貫通転位などの結晶欠陥が形成されやすい。本実施形態においては、これらの欠陥を利用して、AlGaN層20に孔20Hを形成することができる。
一方、GaNが殆どエッチングされないことから、図1〜図4に例示したような積層構造において、第1の半導体層10をエッチングストップ層として用いることができることが分かる。ここで、第1の半導体層10がアルミニウムを含有している場合でも、第2の半導体層20よりもアルミニウム濃度が低ければ、熱燐酸に対するエッチング速度は低いものと考えられる。従って、第2の半導体層20に孔20Hを形成し、その下の第1の半導体層10によってエッチングの進行を抑制することが可能である。
次に、AlGaN層を95℃の熱燐酸によりエッチングした結果について説明する。
図16は、95℃の熱燐酸によりエッチングしたときのエッチング時間と、孔20Hの深さと、孔20Hの径と、の関係を表すグラフ図である。すなわち、同図の横軸は、エッチング時間(分)を表し、左側の縦軸は孔20Hの深さ(ナノメータ)を表し、右側の縦軸は孔20Hの直径(半値全幅)を表す。
ここで、孔20Hの深さと、直径(半値全幅)は、それぞれAFMにより測定した。なお、AFMのプローブの先端部の曲率は、およそ20ナノメータである。
図16は、95℃の熱燐酸によりエッチングしたときのエッチング時間と、孔20Hの深さと、孔20Hの径と、の関係を表すグラフ図である。すなわち、同図の横軸は、エッチング時間(分)を表し、左側の縦軸は孔20Hの深さ(ナノメータ)を表し、右側の縦軸は孔20Hの直径(半値全幅)を表す。
ここで、孔20Hの深さと、直径(半値全幅)は、それぞれAFMにより測定した。なお、AFMのプローブの先端部の曲率は、およそ20ナノメータである。
図16から、10分間のエッチングで孔20Hの深さは10ナノメータ弱で直径(半値全幅)は100ナノメータ程度であることが分かる。また、20分間のエッチングにより、孔20Hの深さは10ナノメータを超え、直径(半値全幅)は150ナノメータ程度となり、30分間のエッチングにより、孔20Hの深さは20ナノメータに達し、直径(半値全幅)は150ナノメータ程度であることが分かる。
この結果から、孔20Hの深さがおよそ20ナノメータで飽和していることが確認できる。これはGaN層が95℃の熱燐酸においてもエッチングされないことを示している。
このようにして作製した孔20Hの上に、高仕事関数なゲートメタル(Ni,Au,Pt,Pdなど)を成膜し、パッシベーション膜(SiN)などを作製する。
なお、上記の方法で孔20Hを作製した後に、絶縁膜を形成し、その後その上にゲート電極50を成膜することができる。これにより、リーク電流の低減を図ることができる。また、ウェットエッチングを用いれば、ドライエッチングを用いた場合と比較して、プラズマダメージが抑制されることからリーク電流の低減効果が期待できる。
(具体例2)
次に、本実施形態の他の一例(具体例2)について、図8(b)を参照しつつ説明する。
次に、本実施形態の他の一例(具体例2)について、図8(b)を参照しつつ説明する。
実施例1(図8(b))に関して前述したように、本実施形態では、ゲート下部孔20Haに加え、ソース電極30の下の第2の半導体層20に複数のソース下部孔20Hbを形成し、ドレイン電極30の下の第2の半導体層20に複数のドレイン下部孔20Hbを形成することができる。ソース下部孔20Hbはソース電極30と同種の材料により充填され、ドレイン下部孔20Hbはドレイン電極30と同種の材料により充填されている。以下、かかる実施形態を具体例2とする。
具体例2の構成によれば、複数の孔20Hbを介して、電極30は、Al濃度が相対的に低い第1の半導体層10に接触する。その結果として、第1の半導体層10と第2の半導体層20とのヘテロ接合を維持しつつ、コンタクト抵抗を下げることができる。
孔20Hbは、図8(b)に表したように、第2の半導体層20を貫通していてもよく、図示しないが第2の半導体層20を貫通していなくてもよい。孔20Hbが第2の半導体層20を貫通していない場合でも、そこに電極30と同種の材料を充填することにより、第1の半導体層10に接近させ、トンネル効果などによる電荷の移動が促進される。その結果として、コンタクト抵抗を下げることができる。
孔20Hbは、図8(b)に表したように、第2の半導体層20を貫通していてもよく、図示しないが第2の半導体層20を貫通していなくてもよい。孔20Hbが第2の半導体層20を貫通していない場合でも、そこに電極30と同種の材料を充填することにより、第1の半導体層10に接近させ、トンネル効果などによる電荷の移動が促進される。その結果として、コンタクト抵抗を下げることができる。
なお、図3及び図4に表したように、貫通転位などの欠陥10Dが第1の半導体層10に存在していてもよい。
従来、このようなトランジスタのソース電極とドレイン電極のコンタクトを形成する場合には、例えば、コンタクト部分のAlGaN(第2の半導体層20)をエッチングにより除去して、GaN(第1の半導体層10)に電極を接触させる方法が提案されている。しかし、このように第2の半導体層20を選択的に除去すると、プロセス的な負担となるばかりでなく、GaN(第1の半導体層10)にダメージを与えてしまうことが多い。またさらに、第2の半導体層20を除去してしまうと、その部分には2DEGが発生しないため、チャネル領域(ゲート30の下の部分)に発生する2DEGを電極30に効率よく取り出すことが困難となる。すなわち、ソース、ドレイン間の直列抵抗が高くなり、発熱などによりトランジスタの動作特性は低下する傾向が強い。
また一方、ソース電極30とドレイン電極30のコンタクト部分において、AlGaN(第2の半導体層20)を高い濃度にドーピングする方法も提案されている。しかし、AlGaNに高い濃度で不純物をドーピングしても、コンタクト抵抗を十分に下げることは容易でなく、改善の余地があった。
また一方、ソース電極30とドレイン電極30のコンタクト部分において、AlGaN(第2の半導体層20)を高い濃度にドーピングする方法も提案されている。しかし、AlGaNに高い濃度で不純物をドーピングしても、コンタクト抵抗を十分に下げることは容易でなく、改善の余地があった。
これに対して、具体例2によれば、第2の半導体層20に複数の微細な孔20Hbを設け、電極30の材料で充填することにより、ヘテロ接合を維持しつつ、コンタクト抵抗を顕著に下げることができる。
すなわち、ソース電極30とドレイン電極30の下においても、第1の半導体層10と第2の半導体層20のヘテロ接合が形成されているので、2DEGを発生させることができる。そして、孔20Hbを介して第1の半導体層10との界面近くまで電極30を接近させることにより、コンタクト抵抗を顕著に下げることができる。
本発明者はまた、このようにして形成した孔20Hbに電極を充填してコンタクト抵抗を測定した。
ここで用いたウェーハは、サファイア基板の上にGaN層10とAlGaN層(例えば、Al0.28Ga0.72N層)20をこの順に積層した構造を有する。GaN層10の厚みは3200ナノメータとし、AlGaN層20の厚みは20ナノメータとした。このヘテロ接合に生ずる2DEGのキャリア濃度は、およそ1.15×1013cm−2であり、移動度は1235cm2/Vsである。
ここで用いたウェーハは、サファイア基板の上にGaN層10とAlGaN層(例えば、Al0.28Ga0.72N層)20をこの順に積層した構造を有する。GaN層10の厚みは3200ナノメータとし、AlGaN層20の厚みは20ナノメータとした。このヘテロ接合に生ずる2DEGのキャリア濃度は、およそ1.15×1013cm−2であり、移動度は1235cm2/Vsである。
このウェーハに対して、前処理として、アセトンボイルを20分間、エタノールを用いた超音波洗浄を10分間、純水による置換洗浄を3分間施した。その前処理の後に、以下の3種類のエッチャントを用いてエッチングを実施した。なお、エッチング時間は、いずれも20分間とした。
(サンプル1)塩酸(34パーセント):純水=1:2
(サンプル2)過酸化水素水:硫酸(96パーセント)=2:1 (110℃)
(サンプル3)熱燐酸(98パーセント:95℃)
このエッチングの後に、チタンを厚さ30ナノメータ蒸着し、さらにアルミニウムを厚さ200ナノメータ蒸着し、窒素雰囲気において800℃で30分間シンターアニールした。
(サンプル1)塩酸(34パーセント):純水=1:2
(サンプル2)過酸化水素水:硫酸(96パーセント)=2:1 (110℃)
(サンプル3)熱燐酸(98パーセント:95℃)
このエッチングの後に、チタンを厚さ30ナノメータ蒸着し、さらにアルミニウムを厚さ200ナノメータ蒸着し、窒素雰囲気において800℃で30分間シンターアニールした。
そして、これらのサンプルについて、プローバでI−V(電流−電圧)測定してコンタクト抵抗を測定した。
その結果、上述した(1)〜(3)のエッチングによるサンプルのコンタクト抵抗(Ωcm2)の相対値は、それぞれ以下の如くであった。
(サンプル1)2.9
(サンプル2)3.4
(サンプル3)0.38
すなわち、熱燐酸を用いたサンプル3のコンタクト抵抗は、他の2種類のエッチングによるものと比較して10分の1程度と低いことが分かった。これは、図15(d)に関して前述したように、AlGaN層20に複数の孔20Hbが形成され、ここに電極30の材料を充填することにより、下地のGaN層10とのコンタクトが飛躍的に向上したことによると考えられる。特に、本具体例の場合には、GaN層とその上のAlGaN層とのヘテロ界面には2DEGが形成されるが、本具体例によれば、その2DEGを維持しつつ、電極による取り出しが可能となる。
(サンプル1)2.9
(サンプル2)3.4
(サンプル3)0.38
すなわち、熱燐酸を用いたサンプル3のコンタクト抵抗は、他の2種類のエッチングによるものと比較して10分の1程度と低いことが分かった。これは、図15(d)に関して前述したように、AlGaN層20に複数の孔20Hbが形成され、ここに電極30の材料を充填することにより、下地のGaN層10とのコンタクトが飛躍的に向上したことによると考えられる。特に、本具体例の場合には、GaN層とその上のAlGaN層とのヘテロ界面には2DEGが形成されるが、本具体例によれば、その2DEGを維持しつつ、電極による取り出しが可能となる。
このように、具体例2によれば、具体例1に関して前述した効果、すなわちノーマリーオフ型を実現できることの他、電極30のコンタクト抵抗を下げる効果が得られる。
なお、ゲート電極50の下の第2の半導体層20におけるゲート下部孔20Haの密度(サイズ×濃度)を、ソース電極30の下の第2の半導体層20におけるソース下部孔20Hbの密度やドレイン電極30の下の第2の半導体層20におけるドレイン下部孔20Hbの密度よりも大きくすることができる。これにより、良好なコンタクト抵抗を得つつ、ノーマリーオフを十全に実現することができる。
(具体例3)
次に、本実施形態のさらに別の一例(具体例3)について、図17及び図18を参照しつつ説明する。
図17及び図18は、リセス型の電界効果トランジスタの製造方法を例示する模式工程断面図である。
次に、本実施形態のさらに別の一例(具体例3)について、図17及び図18を参照しつつ説明する。
図17及び図18は、リセス型の電界効果トランジスタの製造方法を例示する模式工程断面図である。
まず、図17(a)に表したように、図6(a)に関して前述した要領で積層体を用意する。その後、エッチングなどによりリセス(凹部)Rを形成する。その後、図17(b)に表したように、熱燐酸処理を行う。これにより、図17(c)に表したように、孔20Hが形成される。その後、図18に表したように、ソース電極30、ドレイン電極30、及びゲート電極50を形成する。
この製造方法によれば、具体例2に関して前述した効果、すなわち、ノーマリーオフ型を実現できる効果及び電極30のコンタクト抵抗を下げる効果、が得られる。リセス構造により、ドレイン電極30下部において空乏層が良好に形成されるため、ノーマリーオフ型が十全に実現され得る。
また、実施例1(図10及び図11)に関して前述した製造方法では、熱燐酸処理を2回行うのに対し、本具体例では1回行えばよい。このため、製造工程が簡素化される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
例えば、熱燐酸によるウエットエッチングの代わりに、燐酸を含むガスを用いたドライエッチングによっても、複数の孔20Hを形成することが可能である。
また、これまで、ショットキー型のゲート電極30を用いた構造を例示したが、その代わりにゲート絶縁膜と、その上に設けたゲート電極と、を備えたものとしてもよい。また、AlGaN層20の代わりに、AlN層を用いてもよい。
また、これまで、ショットキー型のゲート電極30を用いた構造を例示したが、その代わりにゲート絶縁膜と、その上に設けたゲート電極と、を備えたものとしてもよい。また、AlGaN層20の代わりに、AlN層を用いてもよい。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
1 半導体装置、2 半導体装置、10 第1の半導体層、10D 貫通転位、20 第2の半導体層、20H 孔、20Ha ゲート下部孔、20Hb ソース下部孔、ドレイン下部孔、30 ソース電極、ドレイン電極、50 ゲート電極、100 基板、D 空乏層、L 距離、R リセス(凹部)
Claims (12)
- 窒化物半導体からなる第1の半導体層と、
前記第1の半導体層の上に設けられ、前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、
前記第2の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、 を備え、
前記ゲート電極の下の前記第2の半導体層に複数の第1の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置。 - 前記第1の半導体層は、窒化ガリウムを含み、
前記第2の半導体層は、窒化アルミニウムガリウムを含むことを特徴とする請求項1記載の半導体装置。 - 前記第1の孔は、前記第2の半導体層を貫通してなることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1の孔は、前記第2の半導体層を前記第1の半導体層まで貫通していないことを特徴とする請求項1または2に記載の半導体装置。
- 前記第1の半導体層は、貫通転位を有し、
前記第1の孔は、前記貫通転位の上に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。 - 前記第1の半導体層は、貫通転位を有し、
前記第1の孔の密度は、前記第1の半導体層における前記貫通転位の密度と略同一であることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。 - 前記ソース電極の下の前記第2の半導体層に複数の第2の孔が形成され、前記第2の孔は、前記ソース電極と電気的に接続された導電性の材料により充填され、
前記ドレイン電極の下の前記第2の半導体層に複数の第3の孔が形成され、前記第3の孔は、前記ドレイン電極と電気的に接続された導電性の材料により充填されてなることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置。 - 前記ゲート電極の下の前記第2の半導体層における前記第1の孔の密度は、前記ソース電極の下の前記第2の半導体層における前記第2の孔の密度及び前記ドレイン電極の下の前記第2の半導体層における前記第3の孔の密度よりも高いことを特徴とする請求項7記載の半導体装置。
- 前記ゲート電極の下の前記第2の半導体層における前記第1の孔の開口径の平均値は、前記ソース電極の下の前記第2の半導体層における前記第2の孔の開口径の平均値及び前記ドレイン電極の下の前記第2の半導体層における前記第3の孔の開口径の平均値よりも大きいことを特徴とする請求項7記載の半導体装置。
- 窒化物半導体からなる第1の半導体層と、前記第1の半導体層の上に設けられた前記第1の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第2の半導体層と、を有する積層体の前記第2の半導体層にエッチングを施して複数の孔を形成する工程と、
前記第2の半導体層の上にゲート電極を形成する工程と、
を備え、
前記ゲート電極を形成する工程は、前記複数の孔を導電性材料により充填する工程を含むことを特徴とする半導体装置の製造方法。 - 前記エッチングは、燐酸を用いたウェットエッチングであることを特徴とする請求項10記載の半導体装置の製造方法。
- 前記エッチングは、塩素を用いたドライエッチングであることを特徴とする請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284726A JP2010114219A (ja) | 2008-11-05 | 2008-11-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284726A JP2010114219A (ja) | 2008-11-05 | 2008-11-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114219A true JP2010114219A (ja) | 2010-05-20 |
Family
ID=42302563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284726A Pending JP2010114219A (ja) | 2008-11-05 | 2008-11-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114219A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165783A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
CN102856361A (zh) * | 2011-06-29 | 2013-01-02 | 财团法人工业技术研究院 | 具有双面场板的晶体管元件及其制造方法 |
KR20140016105A (ko) * | 2012-07-30 | 2014-02-07 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
WO2019086664A1 (de) * | 2017-11-06 | 2019-05-09 | Institut Fuer Mikroelektronik Stuttgart | Halbleiterbauelement mit einer transistorstruktur vom anreicherungstyp |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58148464A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | Mes型電界効果トランジスタ |
JPH0818036A (ja) * | 1994-06-30 | 1996-01-19 | Hitachi Ltd | 半導体装置 |
JP2003277196A (ja) * | 2002-03-26 | 2003-10-02 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
JP2006052102A (ja) * | 2004-08-10 | 2006-02-23 | Hitachi Cable Ltd | Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体 |
JP2006253559A (ja) * | 2005-03-14 | 2006-09-21 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
JP2006303031A (ja) * | 2005-04-18 | 2006-11-02 | Sanken Electric Co Ltd | 半導体装置 |
-
2008
- 2008-11-05 JP JP2008284726A patent/JP2010114219A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58148464A (ja) * | 1982-02-26 | 1983-09-03 | Mitsubishi Electric Corp | Mes型電界効果トランジスタ |
JPH0818036A (ja) * | 1994-06-30 | 1996-01-19 | Hitachi Ltd | 半導体装置 |
JP2003277196A (ja) * | 2002-03-26 | 2003-10-02 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
JP2006052102A (ja) * | 2004-08-10 | 2006-02-23 | Hitachi Cable Ltd | Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体 |
JP2006253559A (ja) * | 2005-03-14 | 2006-09-21 | Nichia Chem Ind Ltd | 電界効果トランジスタ及びその製造方法 |
JP2006303031A (ja) * | 2005-04-18 | 2006-11-02 | Sanken Electric Co Ltd | 半導体装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165783A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
CN102856361A (zh) * | 2011-06-29 | 2013-01-02 | 财团法人工业技术研究院 | 具有双面场板的晶体管元件及其制造方法 |
KR20140016105A (ko) * | 2012-07-30 | 2014-02-07 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
KR102135344B1 (ko) * | 2012-07-30 | 2020-07-17 | 엘지전자 주식회사 | 질화물 반도체 소자 및 이의 제조 방법 |
WO2019086664A1 (de) * | 2017-11-06 | 2019-05-09 | Institut Fuer Mikroelektronik Stuttgart | Halbleiterbauelement mit einer transistorstruktur vom anreicherungstyp |
CN111448667A (zh) * | 2017-11-06 | 2020-07-24 | 斯图加特微电子研究所 | 具有增强型晶体管结构的半导体元件 |
JP2021502001A (ja) * | 2017-11-06 | 2021-01-21 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | エンハンスメント型トランジスタ構造を有する半導体素子 |
US11257915B2 (en) | 2017-11-06 | 2022-02-22 | Institut Für Mikroelektronik Stuttgart | Semiconductor element having an enhancement-type transistor structure |
JP7433225B2 (ja) | 2017-11-06 | 2024-02-19 | インスティチュート フュア ミクロエレクトロニク シュトゥットガルト | エンハンスメント型トランジスタ構造を有する半導体素子 |
CN111448667B (zh) * | 2017-11-06 | 2024-03-08 | 斯图加特微电子研究所 | 具有增强型晶体管结构的半导体元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5355888B2 (ja) | キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法 | |
JP5406452B2 (ja) | 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法 | |
US9029916B2 (en) | Gallium nitride based semiconductor devices and methods of manufacturing the same | |
JP5926216B2 (ja) | 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス | |
JP5813279B2 (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
US20140021481A1 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
US20200203506A1 (en) | Semiconductor device and method for manufacturing the same | |
CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
TWI641133B (zh) | 半導體單元 | |
EP2823511B1 (en) | Schottky contact | |
JP2009032803A (ja) | 電界効果トランジスタおよびその製造方法 | |
TWI569439B (zh) | 半導體單元 | |
US11430875B2 (en) | Method for manufacturing transistor | |
JP2010114219A (ja) | 半導体装置及びその製造方法 | |
JP5355927B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006237430A (ja) | 窒化物半導体装置 | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
KR20120125789A (ko) | 질화갈륨계 반도체 소자 및 그 제조 방법 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN111446296B (zh) | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 | |
JP2009238956A (ja) | 半導体装置および半導体装置の製造方法 | |
CN106486545A (zh) | 半导体单元 | |
JP2017130579A (ja) | 半導体装置、電子部品、電子機器、および半導体装置の製造方法 | |
CN112736137B (zh) | 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法 | |
JP2012227228A (ja) | 半導体デバイスおよび半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130524 |
|
A977 | Report on retrieval |
Effective date: 20130530 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131002 |