JP6166508B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6166508B2 JP6166508B2 JP2011280570A JP2011280570A JP6166508B2 JP 6166508 B2 JP6166508 B2 JP 6166508B2 JP 2011280570 A JP2011280570 A JP 2011280570A JP 2011280570 A JP2011280570 A JP 2011280570A JP 6166508 B2 JP6166508 B2 JP 6166508B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- opening
- film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
(半導体装置)
第1の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、窒化物半導体を用いたHEMTであり、図2に示されるように、基板10の上に、不図示のバッファ層、電子走行層21、電子供給層22が積層形成されている。これにより、電子走行層21と電子供給層22との界面近傍の電子走行層21には2DEG(two dimensional electron gas)21aが形成される。また、電子供給層22の上には、ゲート電極31及び絶縁膜40が形成されており、絶縁膜40に形成された開口部41を埋め込むようにソース電極32及びドレイン電極33が形成されている。本実施の形態における半導体装置は、電子走行層21及び電子供給層22は、ともに窒化物半導体により形成されており、電子供給層21はGaNにより形成されており、電子供給層22はAlGaNにより形成されている。尚、本実施の形態における半導体装置においては、電子供給層21をGaNにより形成し、電子供給層22はInAlNにより形成した構造のものであってもよい。
次に、本実施の形態における半導体装置の製造方法について説明する。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態と異なる方法により、ソース電極32及びドレイン電極33が形成される半導体装置の製造方法である。
(付記1)
基板の上に形成された半導体層と、
前記半導体層の上に形成された絶縁膜と、
前記絶縁膜に埋め込まれた部分を有し、前記半導体層と接触する電極と、
を有し、
前記電極の前記埋め込まれた部分は、前記半導体層に接触する第2導電膜、及び前記第2導電膜と前記絶縁膜との間に形成された第1導電膜を有し、
前記第1の導電膜は、窒化物又はタングステンを含む材料を含み、
前記第2の導電膜は、金属材料を含むことを特徴とする半導体装置。
(付記2)
前記第1の導電膜は前記絶縁膜上をカバーし、前記第1導電膜上を第2の導電膜がカバーすることを特徴とする付記1に記載の半導体装置。
(付記3)
前記第2の導電膜の上に形成され、前記電極に含まれる第3の導電膜を有し、
前記第3の導電膜は、前記第2の導電膜に含まれる前記金属材料とは異なる金属材料を含むことを特徴とする付記2に記載の半導体装置。
(付記4)
前記第3の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする付記3に記載の半導体装置。
(付記5)
前記第1の導電膜は、TaN、TiN、TiW、W、ZrN、WN、VN、TiSiN、TaCNから選ばれる1または2以上を含む材料により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記第1の導電膜は、TaNを含む材料により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記7)
前記第2の導電膜は、Ti、Ni、Al、Ta、Si、Zr、Mo、Cu、W、Auから選ばれる1または2以上の元素を含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記第2の導電膜は、Tiを含む材料により形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記9)
前記半導体層において、前記第2の導電膜と接する部分は、AlGaN、GaN、InAlNのいずれかの材料により形成されていることを特徴とする付記1から8のいずれかに記載の半導体装置。
(付記10)
前記半導体層は、第1の半導体層及び第2の半導体層を順に積層することにより形成されているものであって、
前記絶縁膜の開口部の底面において、前記第2の導電膜は前記第2の半導体層と接触していることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
前記半導体層は、第1の半導体層、第2の半導体層及び第3の半導体層を順に積層することにより形成されているものであって、
前記絶縁膜の開口部の底面において、前記第2の導電膜は前記第3の半導体層と接触していることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記12)
前記電極はソース電極及びドレイン電極であることを特徴とする付記1から11のいずれかに記載の半導体装置。
(付記13)
基板の上に半導体層を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の所定の領域に、前記半導体層の底面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、
前記開口部により露出した前記絶縁膜の前記側面に第1の導電膜を形成する工程と、
前記開口部により露出した前記半導体層の前記底面、及び前記第1の絶縁膜の側面に第2の導電膜を形成する工程と、
前記第1の導電膜及び前記第2の導電膜を形成した後に、熱処理を行なう工程と、
を有し、
前記第1の導電膜は、窒化物又はタングステンを含む材料により形成されており、
前記第2の導電膜は、金属材料により形成されていることを特徴とする半導体装置の製造方法。
(付記14)
前記開口部を形成する工程の後、前記開口部の側面に第1の導電膜を形成する工程を行ない、
前記第1の導電膜を形成する工程の後、前記開口部の底面及び前記開口部の側面に形成された第1の導電膜の上に第2の導電膜を形成する工程を行なうものであることを特徴とする付記13に記載の半導体装置の製造方法。
(付記15)
前記開口部に形成された前記第2の導電層の上に第3の導電層を形成する工程を有し、
前記第3の導電層は前記第2の導電層を形成する材料とは異なる材料により形成されていることを特徴とする付記14に記載の半導体装置の製造方法。
(付記16)
前記半導体層において、前記第2の導電膜と接する部分は、AlGaN、GaN、InAlNのいずれかにより形成されていることを特徴とする付記13から15のいずれかに記載の半導体装置の製造方法。
(付記17)
前記熱処理の温度は、400℃以上、700℃以下であることを特徴とする付記13から16のいずれかに記載の半導体装置の製造方法。
(付記18)
第1の導電膜を形成する工程は、
前記開口部により露出した前記絶縁膜の前記側面及び前記開口部により露出した前記半導体層の前記底面に、第1の導電膜を成膜する工程と、
前記開口部により露出した前記半導体層の前記底面の位置に対応して開口を有するレジストパターンを形成する工程と、
前記レジストパターンの形成されていない領域の前記第1の導電膜をドライエッチング又はウェットエッチングにより除去する工程と、
を有するものであることを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。
(付記19)
前記ドライエッチングでは、Cl成分またはF成分を含むガスをエッチングガスとして用いることを特徴とする付記18に記載の半導体装置の製造方法。
(付記20)
前記ウェットエッチングでは、H2O2を含む溶液、フッ素成分を含む溶液のうちのいずれか一方、又は、双方を含むエッチング液を用いることを特徴とする付記18に記載の半導体装置の製造方法。
(付記21)
第1の導電膜を形成する工程は、
前記開口部にレジストパターンを形成する工程と、
前記レジストパターンが形成されている面に、第1の導電膜を成膜する工程と、
前記レジストパターンの上に形成されている第1の導電膜を前記レジストパターンとともにリフトオフにより除去する工程と、
を有するものであることを特徴とする付記13から17のいずれかに記載の半導体装置の製造方法。
21 電子走行層(第1の半導体層)
21a 2DEG
22 電子供給層(第2の半導体層)
23 キャップ層(第3の半導体層)
31 ゲート電極
32 ソース電極
33 ドレイン電極
40 絶縁膜
41 開口部
51 第1の導電膜
52 第2の導電膜
53 第3の導電膜
Claims (1)
- 基板の上に半導体層を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の所定の領域に、前記半導体層の表面、及び前記絶縁膜の側面を露出させる開口部を形成する工程と、
前記開口部により露出した前記絶縁膜の前記側面に第1の導電膜を形成する工程と、
前記開口部により露出した前記半導体層の前記表面、及び前記第1の導電膜の側面に第2の導電膜を形成する工程と、
前記第2の導電膜の上に第3の導電膜を形成する工程と、
前記第1の導電膜、前記第2の導電膜及び前記第3の導電膜を形成した後に、熱処理を行なう工程と、
を有し、
前記第1の導電膜は、窒化物又はタングステンを含む材料により形成されており、
前記第2の導電膜は、金属材料により形成され、
前記第3の導電膜は、前記第2の導電膜に含まれる前記金属材料とは異なる金属材料であってAlを含み、
前記熱処理の温度は、400℃以上、700℃以下であり、
前記第1の導電膜を形成する工程は、
前記開口部にレジストパターンを形成する工程と、
前記レジストパターンが形成されている面に、第1の導電膜を成膜する工程と、
前記レジストパターンの上に形成されている第1の導電膜を前記レジストパターンとともにリフトオフにより除去する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011280570A JP6166508B2 (ja) | 2011-12-21 | 2011-12-21 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011280570A JP6166508B2 (ja) | 2011-12-21 | 2011-12-21 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131653A JP2013131653A (ja) | 2013-07-04 |
JP6166508B2 true JP6166508B2 (ja) | 2017-07-19 |
Family
ID=48908982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011280570A Active JP6166508B2 (ja) | 2011-12-21 | 2011-12-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6166508B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6040904B2 (ja) * | 2013-09-27 | 2016-12-07 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
JP6953886B2 (ja) * | 2017-08-10 | 2021-10-27 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
CN111758166A (zh) * | 2020-05-28 | 2020-10-09 | 英诺赛科(珠海)科技有限公司 | 半导体器件及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0287670A (ja) * | 1988-09-26 | 1990-03-28 | Sharp Corp | 半導体装置の製造方法 |
JP2692918B2 (ja) * | 1988-12-20 | 1997-12-17 | 富士通株式会社 | 半導体装置の製造方法 |
US5104826A (en) * | 1989-02-02 | 1992-04-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor integrated circuit device using an electrode wiring structure |
JP2765967B2 (ja) * | 1989-07-26 | 1998-06-18 | 沖電気工業株式会社 | 半導体素子 |
JPH05152292A (ja) * | 1991-11-30 | 1993-06-18 | Sony Corp | 配線形成方法 |
JPH06260441A (ja) * | 1993-03-03 | 1994-09-16 | Nec Corp | 半導体装置の製造方法 |
JP2011071307A (ja) * | 2009-09-25 | 2011-04-07 | Sharp Corp | 電界効果トランジスタ及びその製造方法 |
JP2011210751A (ja) * | 2010-03-26 | 2011-10-20 | Nec Corp | Iii族窒化物半導体素子、iii族窒化物半導体素子の製造方法、および電子装置 |
-
2011
- 2011-12-21 JP JP2011280570A patent/JP6166508B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013131653A (ja) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5775321B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP5200936B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
CN103325822B (zh) | 化合物半导体器件及其制造方法 | |
JP5966301B2 (ja) | 化合物半導体装置及びその製造方法 | |
US8987075B2 (en) | Method for manufacturing a compound semiconductor device | |
TWI487036B (zh) | 化合物半導體裝置及其製造方法 | |
JP2013074068A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008166469A (ja) | 窒化物半導体装置とその製造方法 | |
JP2007273545A (ja) | 半導体装置及びその製造方法 | |
JP2014072397A (ja) | 化合物半導体装置及びその製造方法 | |
JP2009182107A (ja) | 半導体装置 | |
CN103022121A (zh) | 半导体器件及其制造方法 | |
JP2013074069A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014072388A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072387A (ja) | 化合物半導体装置及びその製造方法 | |
JP2013140835A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5608969B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5673501B2 (ja) | 化合物半導体装置 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6905197B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6156038B2 (ja) | 半導体装置の製造方法 | |
JP2011210781A (ja) | 縦型AlGaN/GaN−HEMTおよびその製造方法 | |
US10453948B2 (en) | Semiconductor device which comprises transistor and diode | |
JP6020043B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160913 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160923 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6166508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |