CN112736137B - 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法 - Google Patents

增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法 Download PDF

Info

Publication number
CN112736137B
CN112736137B CN202011645381.0A CN202011645381A CN112736137B CN 112736137 B CN112736137 B CN 112736137B CN 202011645381 A CN202011645381 A CN 202011645381A CN 112736137 B CN112736137 B CN 112736137B
Authority
CN
China
Prior art keywords
layer
etching
protective layer
type nitride
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011645381.0A
Other languages
English (en)
Other versions
CN112736137A (zh
Inventor
任远
程川
陈志涛
刘宁炀
赵维
姜南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202011645381.0A priority Critical patent/CN112736137B/zh
Publication of CN112736137A publication Critical patent/CN112736137A/zh
Application granted granted Critical
Publication of CN112736137B publication Critical patent/CN112736137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法,其中,p型氮化物栅的制备方法包括以下步骤:步骤S1:在异质结上依次沉积第一保护层、第二保护层和p型氮化物层;步骤S2:通过第一刻蚀去除栅极区域以外的p型氮化物层直至露出第二保护层,并形成p型氮化物栅;步骤S3:通过第二刻蚀去除栅极区域以外的第二保护层,选用的第二刻蚀使得在相同刻蚀条件下,第二刻蚀对第二保护层的刻蚀速率高于其对第一保护层的刻蚀速率。通过第一刻蚀去除p型氮化物层时,受损的第二保护层可以通过对第一保护层损伤较小的第二刻蚀去除,从而能够精确地控制刻蚀的深度和均匀性。

Description

增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及 其制备方法
技术领域
本发明涉及增强型高电子迁移率晶体管技术领域,具体涉及一种增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法。
背景技术
氮化物半导体材料由于与传统的半导体材料相比具有较宽的带隙、较高的击穿电场、较高的电子密度以及较高的迁移率,在高电子迁移率晶体管(High Electron MobilityTransistor,HEMT)中得到广泛的应用。为了提高HEMT中异质结内的二维电子气(Two-dimensional electron gas,2DEG)的浓度,以使HEMT具有更高的开关频率和更小的开态电阻,常会采用极性较大的材料来制备异质结,此时,虽然2DEG的浓度得到了提升,但是,制得的HEMT会因为栅极下方的2DEG在栅极零偏压时仍然存在而处于导通状态,需要施加负的栅偏压才能关断HEMT,在极大地增加电路的复杂性的同时降低了HEMT的实用性。
为此,人们通过在栅极所在的位置设置p型氮化物栅来耗尽栅极下方的2DEG,得到在零栅偏压下处于关断状态的增强型(又称常关型)HEMT。但是,采用刻蚀法制备p型氮化物栅时,由于一般利用干法刻蚀p型氮化物栅极区域以外的大面积p型氮化物,这类刻蚀工艺的均匀性控制十分困难,易出现因p型氮化物栅刻蚀深度不够导致的欠刻蚀,或出现因刻蚀深度超过p型氮化物栅厚度时损伤势垒层造成的过刻蚀,无论是欠刻蚀还是过刻蚀,都会降低增强型HEMT的导通电流,显著影响其工作性能。
发明内容
为了解决采用现有的刻蚀工艺制备增强型HEMT的p型氮化物栅时,易因欠刻蚀或过刻蚀导致增强型HEMT的导通电流降低的问题,发明人经过大量研究和实验,发现将p型氮化物层沉积在双保护层结构上,由此,在对p型氮化物进行刻蚀时,由于与p型氮化物层接近的第二保护层的保护和缓冲作用,可以完全将p型氮化物栅极区域以外的大面积p型氮化物去除,并且不会对器件工作所需的下层异质结结构造成损伤,避免因p型栅制备存在刻蚀误差而影响异质结结构的2DEG电学性能,以及所造成的增强型HEMT的导通电流降低的问题;而且,通过选用与第二保护层刻蚀选择比较高或刻蚀方法不同的材质制作第二保护层下方的第一保护层,从而在选用对第二保护层下方的第一保护层损伤较小或无损伤的刻蚀方法,去除第二保护层,可以获得表面无损伤或损伤较小的第一保护层,在表面无损伤或损伤较小的第一保护层上制作电极得到增强型氮化物高电子迁移率晶体管,能够提高增强型氮化物高电子迁移率晶体管的工作电流,使其导通电阻和动态电阻降低。
为此,根据本发明的一个方面,提供了一种增强型高电子迁移率晶体管的p型氮化物栅的制备方法,其包括以下步骤:
步骤S1:在异质结上依次沉积第一保护层、第二保护层和p型氮化物层;
步骤S2:通过第一刻蚀去除栅极区域以外的p型氮化物层直至露出第二保护层,在栅极区域内的p型氮化物层形成p型氮化物栅;
步骤S3:通过第二刻蚀去除栅极区域以外的第二保护层,其中,选用的第二刻蚀使得在相同刻蚀条件下,第二刻蚀对第二保护层的刻蚀速率高于其对第一保护层的刻蚀速率。
优选地,选用的第二刻蚀为具有在相同刻蚀条件下仅对第二保护层进行选择性刻蚀的特征,或者为具有在相同刻蚀条件下第二保护层与第一保护层的刻蚀选择比的范围为5-1001的特征。
考虑到在通过对p型氮化物层进行刻蚀的方法制备增强型高电子迁移率晶体管的p型氮化物栅时,p型氮化物层的刻蚀终点很难控制,若是将p型氮化物层直接沉积在异质结的表面上,在通过刻蚀的方法完全去除栅极区域以外的p型氮化物层时,或多或少都会对异质结的表面造成损伤,由此会在异质结表面引入大量界面态,随着界面态密度的提高,会导致栅极区域以外的2DEG降低,以及增加器件在高频工作状态下的动态电阻,最终导致增强型高电子迁移率晶体管的可靠性降低。
为了解决上述问题,本发明在异质结和p型氮化物层之间引入第一保护层和第二保护层,并通过第一刻蚀去除栅极区域以外的p型氮化物层,通过第二刻蚀去除栅极区域以外的第二保护层,从而,即使刻蚀去除栅极区域以外的p型氮化物层时,对第二保护层的表面造成损伤,也可以通过第二刻蚀去除表面被损伤的第二保护层,而且通过第二刻蚀去除栅极区域以外的第二保护层时,采用的第二刻蚀及其刻蚀条件使得在去除受损的第二保护层时,对第一保护层的表面造成的损伤较小,其表面界面态密度比表面损伤较大的第二保护层的表面界面态密度低得多;而且,可以较为精确地控制刻蚀的深度和均匀性,使刻蚀终点停留在第一保护层,从而实现可重复且一致性较好的刻蚀效果,同时由于刻蚀终点能够停留在第一保护层,使得通过该刻蚀方法制备p型氮化物栅时不会损伤异质结的表面,避免了在异质结表面引入大量界面态,保证增强型高电子迁移率晶体管的可靠性。
在一些实施方式中,选用的第一刻蚀为在相同刻蚀条件下p型氮化物层与第二保护层的刻蚀选择比的范围为1-51。
由此,在通过第一刻蚀去除栅极区域以外的p型氮化物层时,可以采用对p型氮化物层的刻蚀速率较快的刻蚀方法,由于p型氮化物层与第二保护层的刻蚀选择比低,第一刻蚀也可以对第二保护层进行速率较快的刻蚀;然后,在通过第二刻蚀去除第二保护层时,由于第二保护层与第一保护层的刻蚀选择比高,即使快速去除第二保护层时也不会对第一保护层造成损伤,从而提高p型氮化物栅的制备效率。
在一些实施方式中,第二保护层为AlGaN材料层,其中,Al组分范围是5%~30%;或者,第二保护层为p型掺杂AlGaN材料层,其中,Al组分范围是5%~30%。
在一些实施方式中,第一保护层为GaN材料层。
由此,可以根据第二保护层和第一保护层的材料选择合适的第二刻蚀方式,使得在进行第二刻蚀时,仅对第二保护层进行选择性刻蚀,或者对第二保护层刻蚀的速率远大于对第一保护层刻蚀的速率。
在一些实施例中,选用的第一刻蚀为干法刻蚀。
由此,在通过干法刻蚀去除栅极区域以外的p型氮化物层时,可以保证p型氮化物层与第二保护层的刻蚀选择比的范围为1-5∶1。
在一些实施方式中,选用的第二刻蚀为低功率干法刻蚀、高温氧化结合湿法腐蚀或等离子氧化结合湿法腐蚀实现。
由此,在第二刻蚀去除栅极区域以外的第二保护层时,可以仅对第二保护层进行选择性刻蚀,或者保证第二保护层与第一保护层的刻蚀选择比的范围为5-1001。
在一些实施方式中,第二刻蚀在通过低功率干法刻蚀去除栅极区域以外的第二保护层时,干法刻蚀设备射频电源的功率为5W~150W,刻蚀速率为1nm/min~100nm/min;或者第二刻蚀在通过高温氧化结合湿法腐蚀去除栅极区域以外的第二保护层时,首先对第二保护层进行高温氧化,使其形成氧化层;然后使用碱性溶液在加热状态下对氧化层进行腐蚀,直至完全去除第二保护层;或者第二刻蚀在通过离子氧化结合湿法腐蚀去除栅极区域以外的第二保护层时,先使用含氧气氛生成等离子体,对第二保护层的表面进行氧化处理形成氧化层,然后使用酸性溶液去除氧化层,重复进行氧化处理和酸性溶液腐蚀氧化层处理,直至完全去除第二保护层。
由此,当第二刻蚀的刻蚀条件为低功率干法刻蚀时,通过减慢刻蚀速率可以较为精确地控制刻蚀的深度和均匀性,使第二刻蚀终点停留在第一保护层,且由于刻蚀速率较慢,当完全去除第二保护层时,对第一保护层的表面造成的损伤较小;当第二刻蚀的刻蚀条件为离子氧化结合湿法腐蚀时,可以通过低速率刻蚀实现精确控制刻蚀深度的目的;当第二刻蚀的刻蚀条件为高温氧化结合湿法腐蚀时,可以选取不会被湿法腐蚀损伤表面的GaN材料作为第一保护层的材料,从而可以避免在湿法腐蚀完全去除第二保护层时对第一保护层的表面造成损伤,使第二刻蚀终点能够停留在第一保护层。
在一些实施方式中,在步骤S1中,异质结通过在衬底上方依次沉积沟道层和势垒层形成,且沟道层和势垒层之间具有2DEG;其中,在步骤S1中,沉积的p型氮化物层的厚度设置成能够耗尽其下方的2DEG。
由此,能够制得增强型高电子迁移率晶体管的p型氮化物栅。
根据本发明的一个方面,提供了一种增强型氮化物高电子迁移率晶体管的制备方法,其包括以下步骤:
步骤S11:采用前述的增强型高电子迁移率晶体管的p型氮化物栅的制备方法制得增强型高电子迁移率晶体管的p型氮化物栅;
步骤S12:在去除第二保护层后露出的第一保护层的表面制备源电极和漏电极;
步骤S13:在p型氮化物栅上制备栅电极。
由于去除栅极区域以外的第二保护层时,对第一保护层的表面造成的损伤较小,使得第一保护层表面界面态密度比表面损伤较大的第二保护层的表面界面态密度低得多,从而,生长在第一保护层上源电极和漏电极与生长在第二保护层上的源电极和漏电极相比更易形成欧姆接触。
在一些实施方式中,在步骤S13后还包括以下步骤:
步骤S14:在源电极、漏电极、栅电极、p型氮化物栅和第一保护层的表面沉积绝缘介质层,并通过光刻和腐蚀工艺将绝缘介质层的与源电极、漏电极和栅电极对应的位置去除,直至露出源电极、漏电极和栅电极。
由此,沉积在增强型氮化物高电子迁移率晶体管的表面的绝缘介质层能够降低外部环境,例如辐照对异质结和P型氮化物栅的影响,保证增强型氮化物高电子迁移率晶体管工作的稳定性和可靠性。
在一些实施方式中,绝缘介质层为SiO2材料层、SiNx材料层、HfO2材料层或聚酰亚胺材料层;或者绝缘介质层由SiO2材料层、SiNx材料层、HfO2材料层和聚酰亚胺材料层中的至少两种交替生长得到。
根据本发明的一个方面,提供了一种增强型氮化物高电子迁移率晶体管,其由前述的增强型氮化物高电子迁移率晶体管的制备方法制得。由此得到一致性和均匀性更好,且可靠性高的增强型高电子迁移率晶体管。
附图说明
图1为本发明一实施方式的增强型高电子迁移率晶体管的p型氮化物栅的制备方法的流程示意图;
图2为图1所示增强型高电子迁移率晶体管的p型氮化物栅的制备方法的具体实施例的制备方法示意图;
图3为本发明第一种实施方式的增强型高电子迁移率晶体管的制备方法的流程示意图;
图4为图3所示增强型高电子迁移率晶体管的制备方法的第一种实施例的制备方法示意图;
图5为本发明第二种实施方式的增强型高电子迁移率晶体管的制备方法的流程示意图;
图6为图5所示增强型高电子迁移率晶体管的制备方法的具体实施例的制备方法示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”,不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
下面结合附图对本发明作进一步详细的说明。
图1和图2示意性地显示了本发明第一种实施方式的增强型高电子迁移率晶体管的p型氮化物栅的制备方法流程,该方法通过在异质结与p型氮化物层之间依次沉积第一保护层和第二保护层,并通过第一刻蚀去除栅极区域以外的p型氮化物层直至露出所述第二保护层,通过第二刻蚀去除栅极区域以外的第二保护层,同时将第二刻蚀设置成在该刻蚀条件下仅对第二保护层进行选择性刻蚀,或者设置为第二保护层与第一保护层的刻蚀选择比的范围为5-100∶1,从而通过第二刻蚀去除受损的第二保护层时,减少对第一保护层造成的损伤,避免因损伤异质结的表面,而导致增强型高电子迁移率晶体管的性能不稳定的问题。图2示意性地显示了根据图1所示的增强型高电子迁移率晶体管的p型氮化物栅的制备方法的具体实现例。
以下结合图1对增强型高电子迁移率晶体管的p型氮化物栅的制备方法进行示例性说明。参考图1所示,在本实施例中,增强型高电子迁移率晶体管的p型氮化物栅的制备方法包括以下步骤:
步骤S1:在异质结上依次沉积第一保护层、第二保护层和p型氮化物层;
步骤S2:通过第一刻蚀去除栅极区域以外的p型氮化物层直至露出第二保护层,在栅极区域内的p型氮化物层形成p型氮化物栅;
步骤S3:通过第二刻蚀去除栅极区域以外的第二保护层,其中,第二刻蚀设置成在该刻蚀条件下仅对第二保护层进行选择性刻蚀,或者设置为第二保护层与第一保护层的刻蚀选择比的范围为5-100∶1。
在具体实施例中,异质结通过依次沉积在表面沉积有缓冲层的衬底上的沟道层和势垒层形成;其中,缓冲层、沟道层和势垒层的沉积方式可以通过金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition,简称MOCVD)方法或分子束外延(Molecular Beam Epitaxy,简称MBE)方法沉积得到;衬底采用常用的衬底材料即可,例如,采用Si、蓝宝石、SiC、GaN或AlN;缓冲层的材质一般根据沟道层的材质进行选取,以适应沟道层的生长,避免沟道层直接生长在衬底上时,因沟道层与衬底的晶格不匹配导致生长得到的沟道层的晶格畸变较大的问题,以及避免因外延层与衬底之间存在较大热失配,导致的晶格畸变、位错密度过高和晶圆翘曲的问题,优选的,缓冲层采用与沟道层相同的材质;在具体实施例中,沟道层的厚度设置在1nm-500nm之间,且沟道层常采用含氮的材料制成的,例如采用GaN、AlGaN或AlInN,考虑到GaN的极性较大,且禁带宽度较宽,沟道层优选采用GaN材料;具体的,当沟道层为GaN材料层时,缓冲层为GaN/AlGaN材料复合层;势垒层采用III族氮化物半导体材料制成,例如,GaN、AlN、AlGaN、AlInN和AlInGaN等,通过采用宽禁带的III族氮化物半导体材料,可以提高功率半导体器件的击穿电压,优选的,势垒层采用AlGaN或AlN。
在优选实施例中,第一刻蚀设置成在该刻蚀条件下p型氮化物层与第二保护层的刻蚀选择比的范围为1-5∶1。示例性的,第一刻蚀一般在干法刻蚀条件下进行,在此条件下,可以将第二保护层设置成AlGaN材料层或设置成p型掺杂AlGaN材料层,以满足刻蚀选择比的要求,示例性的,p型掺杂AlGaN材料层可以为掺镁的p型掺杂AlGaN材料层,以镁元素做为p型掺杂剂,有效空穴载流子浓度在1×1016-1×1019cm3。具体的,在干法刻蚀前,先通过光刻曝光的方式定义栅极区域掩膜范围,然后再通过干法刻蚀去除栅极区域外的p型氮化物层,直至露出第二保护层。
在优选实施例中,第二刻蚀设置成在该刻蚀条件下仅对第二保护层进行选择性刻蚀,或者设置为第二保护层与第一保护层的刻蚀选择比的范围为5-100∶1。示例性的,第二刻蚀可在低功率干法刻蚀、高温氧化结合湿法腐蚀或等离子氧化结合湿法腐蚀条件下进行,在这些条件下,当第二保护层为AlGaN材料层或为p型掺杂AlGaN材料层,且其Al组分为0~30%时,第一保护层为GaN材料层,以满足第二刻蚀对刻蚀条件的要求。在具体实施例中,当第二刻蚀采用低功率干法刻蚀时,将低功率干法刻蚀对第二保护层的刻蚀速率控制在1nm/min~100nm/min,示例性的,采用的干法刻蚀设备射频电源的功率为5W~150W,从而可以缓慢地去除第二保护层,减少去除第二保护层时对第一保护层的表面造成的损伤。当第二刻蚀采用高温氧化结合湿法腐蚀,且第二保护层为AlGaN材料层或为p型掺杂AlGaN材料层且其Al组分为5%~30%,第一保护层为GaN材料层时,先在温度在500℃-900℃,且处于氧气、空气或氧气与氮气混合氛围的环境下,对AlGaN材料层进行持续时间1min-120min的高温氧化,使AlGaN氧化为包含GaO和Al2O3的氧化层,然后使用氢氧化钾(KOH)溶液或四甲基氢氧化铵(Tetramethylammonium Hydroxide,简称TMAH)溶液等碱性溶液在加热状态下对氧化层进行腐蚀,直至完全去除第二保护层,一般的,在50℃-90℃的加热条件下对氧化层进行腐蚀,优选的,在温度为85℃的条件下对氧化层进行腐蚀。当第二刻蚀采用离子氧化结合湿法腐蚀,且第二保护层为AlGaN材料层或为p型掺杂AlGaN材料层且其Al组分为0~30%,第一保护层为GaN材料层时,先使用含氧气氛生成等离子体,对第二保护层的表面进行氧化处理形成氧化层,然后使用酸性溶液去除氧化层,重复进行氧化处理和酸性溶液腐蚀氧化层处理,直至完全去除第二保护层,示例性的,酸性溶液可以采用酸与去离子水溶液比例为1∶0.2~20的酸性溶液,其中,酸可以采用盐酸、氢氟酸、BOE(Buffered Oxide Etch)缓冲腐蚀液、醋酸或磷酸,更为具体的操作方式可以参考公开号为CN112067402A公开的一种位错缺陷分析方法中使用的相关方法,本发明对离子氧化结合湿法腐蚀的具体实现方式不作限定。
在具体实施例中,当第一保护层为GaN材料层时,GaN材料层的厚度为1nm~50nm。
在具体实施例中,AlGaN材料层为单一Al组分的AlGaN层,或者AlGaN材料层由至少两种Al组分不同的AlGaN层交替生长形成,且所有的AlGaN层的Al组分均为5%~30%。
在本实施例中,沟道层与势垒层之间的2DEG主要通过压电极化形成的,优选的,沟道层为GaN材料层,势垒层为AlGaN材料层或AlN材料层,且势垒层的厚度控制在5nm~50nm,以通过沟道层和势垒层的压电极化在两者之间形成2DEG,此时,沉积在第二保护层上的p型氮化物层的厚度需要设置成能够耗尽其下方的2DEG,p型氮化物层下方的2DEG至少包括沟道层和势垒层之间的2DEG,也可能还包括第一保护层与第二保护层之间的2DEG。
具体的,p型氮化物栅的材质为p型氮化物,p型氮化物示例性的包括Al、Ga或In的二元氮化物,或包括Al、Ga和In中的任意两种的三元氮化物,例如,可以是p-GaN、p-AlN、p-InN、p-AlGaN、p-InGaN或p-AlInN。
以下结合具体的实施例对第一种实施方式的增强型高电子迁移率晶体管的p型氮化物栅的制备方法进行示例性说明。
实施例1
本实施例的制备方法步骤参考图2所示:
第一步,采用MOCVD方法依次在蓝宝石衬底上沉积一层3um的AlGaN/GaN缓冲层,一层厚度为10nm的GaN沟道层和一层厚度为5nmAlGaN势垒层,其中,GaN沟道层与AlGaN势垒层之间形成具有2DEG的异质结;
第二步,采用MOCVD方法在AlGaN势垒层的表面沉积作为第一保护层的GaN材料层,其中,GaN材料层的厚度为1nm;
第三步,采用MOCVD方法在第一保护层的表面沉积作为第二保护层的AlGaN材料层,其中,AlGaN材料层的厚度为1nm;
第四步,采用MOCVD方法在第二保护层的表面沉积p型氮化物层,p型氮化物层的厚度能够耗尽其下方的2DEG;
第五步,通过光刻曝光的方式定义栅极区域掩膜范围;
第六步,通过干法刻蚀去除栅极区域外的p型氮化物层并露出第二保护层,使得在栅极区域内的p型氮化物层形成p型氮化物栅;
第七步,通过低功率干法刻蚀缓慢去除栅极区域外的第二保护层并露出第一保护层;
第八步,去除栅极区域的掩膜,得到增强型高电子迁移率晶体管的p型氮化物栅。
实施例2
本实施例的具体实现方式与实施例1类似,区别之处主要在于在第一步中沉积的方法为MBE方法。
实施例3
本实施例的具体实现方式与实施例1类似,区别之处主要在于第一步和第二步:
在第一步中,采用MOCVD方法依次在蓝宝石衬底上沉积一层厚度为500nm的GaN沟道层和一层厚度为50nmAlGaN势垒层,其中,GaN沟道层与A1GaN势垒层之间形成具有2DEG的异质结;
在第二步中,采用MOCVD方法在AlGaN势垒层的表面沉积作为第一保护层的GaN材料层,其中,GaN材料层的厚度为50nm。
实施例4
本实施例的具体实现方式与实施例1类似,区别之处主要在第七步:
在第七步中,在温度为500℃的氧气环境下,对作为第二保护层的AlGaN材料层进行高温氧化120min,使AlGaN材料层中的AlGaN被氧化成包含GaO和Al2O3的氧化层,然后使用温度为90℃的KOH溶液对氧化层进行腐蚀,直至去除第二保护层。
实施例5
本实施例的具体实现方式与实施例1类似,区别之处主要在第七步:
在第七步中,在温度为900℃的氧气环境下,对栅极区域外的作为第二保护层的AlGaN材料层进行高温氧化1min,使AlGaN材料层中的A1GaN被氧化成包含GaO和Al2O3的氧化层,然后使用温度为50℃的TMAH溶液对氧化层进行腐蚀,直至完全去除第二保护层。
实施例6
本实施例的具体实现方式与实施例1类似,区别之处主要在第七步:
在第七步中,首先对栅极区域外的第二保护层进行氧化处理:采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition,简称PECVD)对作为第二保护层的A1GaN材料层进行氧化,使AlGaN材料层的表面形成氧化层;然后,对氧化处理形成的氧化层通过刻蚀处理去除:通过BOE缓冲腐蚀液去除氧化层;重复进行氧化处理和刻蚀处理,直至完全去除第二保护层。
实施例7
本实施例的具体实现方式可以参考实施例1至6中任意一种实施例的具体实现方式实现,区别主要在于第三步:
在第三步中,采用MOCVD方法在第一保护层的表面沉积作为第二保护层的掺镁的p型掺杂AlGaN材料层,其中,有效空穴载流子浓度为1×1018cm3,掺镁的p型掺杂AlGaN材料层的厚度为1nm。
图3示意性地显示了本发明第一种实施方式的增强型氮化物高电子迁移率晶体管的制备方法流程,该方法在制备增强型氮化物高电子迁移率晶体管的过程中,采用前述增强型高电子迁移率晶体管的p型氮化物栅的制备方法制得异质结的表面无损伤的增强型高电子迁移率晶体管的p型氮化物栅,并在此基础上制备增强型高电子迁移率晶体管,得到性能稳定的增强型高电子迁移率晶体管。图4和图5示意性地显示了根据图3所示的增强型氮化物高电子迁移率晶体管的制备方法流程的两种具体实现例。
参考图3所示,该方法包括以下步骤:
步骤S11:采用前述的增强型高电子迁移率晶体管的p型氮化物栅的制备方法制得增强型高电子迁移率晶体管的p型氮化物栅;
步骤S12:在去除第二保护层后露出的第一保护层的表面制备源电极和漏电极;
步骤S13:在p型氮化物栅上制备栅电极。
在具体实施例中,通过电子束蒸镀(Electron Beam Evaporation)法或磁控溅射(Magnetron Sputtering)法在第一保护层的表面上分别沉积源电极和漏电极,并在温度在400℃-1000℃,气氛为空气或氮气的环境下,进行持续时间为10S-1h的退火,以使源电极和漏电极与第一保护层之间形成欧姆接触。示例性的,源电极和漏电极采用Ti、Al、Ni、Au、Cr、Pd、Pt和TiN中的至少一种制成。
在优选实施例中,通过电子束蒸镀法或磁控溅射法在p型氮化物栅的表面上沉积栅电极,并在温度在100℃-500℃,气氛为空气或氮气的环境下,进行持续时间为10S-1h的退火,以使栅电极与p型氮化物栅之间形成肖特基接触。示例性的,栅电极采用Ti、Al、Ni、Au、Pd、Pt、W和TiN中的至少一种制成。
在其他实施例中,栅电极与p型氮化物栅之间也可以形成欧姆接触,形成欧姆接触的方式可以参考源电极或漏电极与第一保护层之间形成欧姆接触的方式。
以下结合具体的实施例对第一种实施方式的增强型高电子迁移率晶体管的制备方法进行示例性说明。
实施例,8
本实施例的制备方法步骤参考图4所示:
本实施例的具体实现方式与实施例1类似,区别之处主要在于在第八步之后还包括以下步骤:
第九步,采用电子束蒸镀法在去除了第二保护层之后的第一保护层的表面上沉积Ti/Al/Ni/Au多层作为源电极、沉积Ti/Al/Ni/Au多层金属作为漏电极,并将沉积有源电极和漏电极的第一保护层在温度为400℃的空气环境下退火1h,使源电极和漏电极与第一保护层之间形成欧姆接触;
第十步,采用电子束蒸镀法在去除了掩膜的p型氮化物栅的表面上沉积Ti/Ni复合金属层作为栅电极,并将沉积有栅电极的p型氮化物栅在温度为100℃的氮气环境下退火1h,使栅电极与p型氮化物栅之间形成肖特基接触。
在本发明中,其他实施例也可以通过将实施例8与实施例1至实施7中的任一项结合得到。
图5示意性地显示了本发明第二种实施方式的增强型高电子迁移率晶体管的制备方法流程,本实施方式与前述实施方式的区别主要在于,本实施方式中,还在第一保护层的表面沉积绝缘介质层,降低外部环境对增强型氮化物高电子迁移率晶体管工作的稳定性和可靠性的影响。
以下结合图5对增强型高电子迁移率晶体管的制备方法进行示例性说明。参考图5所示,在本实施方式中,与第一种增强型高电子迁移率晶体管的制备方法的实施方式的区别之处主要在于:
在步骤S13后还包括以下步骤:
步骤S14:在源电极、漏电极、栅电极、p型氮化物栅和第一保护层的表面沉积绝缘介质层,并通过光刻和腐蚀工艺将绝缘介质层的与源电极、漏电极和栅电极对应的位置去除,直至露出源电极、漏电极和栅电极。
示例性的,可以先通过电子束蒸镀法、磁控溅射法、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition,简称PECVD)法、原子层沉积(Atomiclayer deposition,简称ALD)法或旋涂的方法MOCVD法或MBE法在源电极、漏电极、栅电极、p型氮化物栅和第一保护层的表面沉积材质为SiO2、SiNx、HfO2或聚酰亚胺的绝缘介质层,然后,通过结合光刻和腐蚀工艺将绝缘介质层的源电极、漏电极和栅电极对应的位置刻蚀去除,直至露出源电极、漏电极和栅电极。
以下结合具体的实施例对第二种实施方式的增强型高电子迁移率晶体管的制备方法进行示例性说明。
实施例9
本实施例的制备方法步骤参考图6所示:
本实施例的具体实现方式与实施例8类似,区别之处主要在于在第十步之后还包括以下步骤:
第十一步,先采用磁控溅射法在源电极、漏电极、栅电极、p型氮化物栅和第一保护层的表面沉积SiO2材料层作为绝缘介质层,然后通过光刻和腐蚀工艺将绝缘介质层的与源电极、漏电极和栅电极对应的位置去除,直至露出源电极、漏电极和栅电极。
在本发明的增强型高电子迁移率晶体管的p型氮化物栅和增强型高电子迁移率晶体管的制备方法中,采用MOCVD方法、MBE方法、电子束蒸镀法和磁控溅射法对具体材质进行沉积的具体工艺,通过光刻曝光定义栅极区域掩膜范围的具体方式、通过干法刻蚀去除p型氮化物层的具体工艺,使源电极和漏电极与第一保护层或应力施加层之间形成欧姆接触的退火工艺,使栅电极与p型氮化物栅之间形成肖特基接触的退火工艺,以及通过光刻结合腐蚀工艺去除与栅电极、源电极和漏电极对应的绝缘介质层的具体工艺均可以参考现有技术常用的工艺,本发明对以上工艺的具体实现方式不作限定。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (7)

1.增强型HEMT的p型氮化物栅的制备方法,其特征在于,包括以下步骤:
步骤S1:在异质结上依次沉积第一保护层、第二保护层和p型氮化物层,其中,所述第一保护层为GaN材料层;所述第二保护层为AlGaN材料层,Al组分范围是5%~30%;或者,所述第二保护层为p型掺杂AlGaN材料层,Al组分范围是5%~30%;
步骤S2:通过第一刻蚀去除栅极区域以外的p型氮化物层直至露出所述第二保护层,在栅极区域内的p型氮化物层形成p型氮化物栅,所述第一刻蚀的刻蚀选择比的范围为1-5:1;
步骤S3:通过第二刻蚀去除所述栅极区域以外的第二保护层,选用的第二刻蚀为低功率干法刻蚀、高温氧化结合湿法腐蚀或等离子氧化结合湿法腐蚀实现;
其中,选用的第二刻蚀具有在相同刻蚀条件下仅对第二保护层进行选择性刻蚀的特征;或者
选用的第二刻蚀具有在相同刻蚀条件下所述第二保护层与第一保护层的刻蚀选择比的范围为5-100:1的特征。
2.根据权利要求1所述的增强型HEMT的p型氮化物栅的制备方法,其特征在于,选用的第二刻蚀为低功率干法刻蚀,在通过低功率干法刻蚀去除所述栅极区域以外的第二保护层时,干法刻蚀设备射频电源的功率为5W~150W,刻蚀速率为1nm/min~100nm/min;或者
选用的第二刻蚀为高温氧化结合湿法腐蚀,在通过高温氧化结合湿法腐蚀去除所述栅极区域以外的第二保护层时,首先对所述第二保护层进行高温氧化,使其形成氧化层;然后使用碱性溶液在加热状态下对氧化层进行腐蚀,直至完全去除第二保护层;或者
选用的第二刻蚀为离子氧化结合湿法腐蚀,在通过离子氧化结合湿法腐蚀去除所述栅极区域以外的第二保护层时,先使用含氧气氛生成等离子体,对第二保护层的表面进行氧化处理形成氧化层,然后使用酸性溶液去除氧化层,重复进行氧化处理和酸性溶液腐蚀氧化层处理,直至完全去除第二保护层。
3.根据权利要求1至2任意一项所述的增强型HEMT的p型氮化物栅的制备方法,其特征在于,在步骤S1中,所述异质结通过在衬底上方依次沉积沟道层和势垒层形成,且所述沟道层和势垒层之间具有2DEG;其中,在步骤S1中,沉积的所述p型氮化物层的厚度设置成能够耗尽其下方的2DEG。
4.增强型氮化物HEMT的制备方法,其特征在于,包括以下步骤:
步骤S11:采用权利要求1至3任一项所述的增强型HEMT的p型氮化物栅的制备方法制得增强型HEMT的p型氮化物栅;
步骤S12:在去除第二保护层后露出的第一保护层的表面制备源电极和漏电极;
步骤S13:在p型氮化物栅上制备栅电极。
5.根据权利要求4所述的增强型氮化物HEMT的制备方法,其特征在于,在步骤S13后还包括以下步骤:
步骤S14:在源电极、漏电极、栅电极、p型氮化物栅和第一保护层的表面沉积绝缘介质层,并通过光刻和腐蚀工艺将所述绝缘介质层的与所述源电极、漏电极和栅电极对应的位置去除,直至露出所述源电极、漏电极和栅电极。
6.根据权利要求5所述的增强型氮化物HEMT的制备方法,其特征在于,所述绝缘介质层为SiO2材料层、SiNx材料层、HfO2材料层或聚酰亚胺材料层;或者
所述绝缘介质层由SiO2材料层、SiNx材料层、HfO2材料层和聚酰亚胺材料层中的至少两种交替生长得到。
7.增强型氮化物HEMT,其特征在于,所述增强型氮化物HEMT为采用权利要求5至6任一项所述的增强型氮化物HEMT的制备方法制得。
CN202011645381.0A 2020-12-31 2020-12-31 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法 Active CN112736137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011645381.0A CN112736137B (zh) 2020-12-31 2020-12-31 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011645381.0A CN112736137B (zh) 2020-12-31 2020-12-31 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法

Publications (2)

Publication Number Publication Date
CN112736137A CN112736137A (zh) 2021-04-30
CN112736137B true CN112736137B (zh) 2023-03-10

Family

ID=75609445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011645381.0A Active CN112736137B (zh) 2020-12-31 2020-12-31 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法

Country Status (1)

Country Link
CN (1) CN112736137B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
CN110754001A (zh) * 2017-06-15 2020-02-04 宜普电源转换公司 用以改善氮化镓间隔件厚度的均匀度的具有选择性和非选择性蚀刻层的增强型氮化镓晶体管
CN111223777A (zh) * 2018-11-26 2020-06-02 南通大学 GaN基HEMT器件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201104A (zh) * 2014-09-09 2014-12-10 电子科技大学 一种氮化镓基增强型器件的制造方法
CN109585545B (zh) * 2019-01-15 2020-11-06 中山大学 一种增强型半导体器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715084A (zh) * 2012-09-28 2014-04-09 富士通株式会社 制造半导体器件的方法和半导体器件
CN110754001A (zh) * 2017-06-15 2020-02-04 宜普电源转换公司 用以改善氮化镓间隔件厚度的均匀度的具有选择性和非选择性蚀刻层的增强型氮化镓晶体管
CN111223777A (zh) * 2018-11-26 2020-06-02 南通大学 GaN基HEMT器件及其制作方法

Also Published As

Publication number Publication date
CN112736137A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
CN101853881B (zh) 半导体装置以及半导体装置的制造方法
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
EP3413353A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
WO2009116281A1 (ja) 半導体装置および半導体装置の製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
JP2003209124A (ja) 電界効果半導体素子の製造方法及び電界効果半導体素子
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
CN113140630B (zh) 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法
CN112736137B (zh) 增强型HEMT的p型氮化物栅的制备方法、增强型氮化物HEMT及其制备方法
JP2010114219A (ja) 半導体装置及びその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
CN111613669B (zh) 具有高击穿电压的AlGaN高电子迁移率晶体管及其制备方法
JP2015165530A (ja) 半導体装置および半導体装置の製造方法
US9236441B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN111081772A (zh) 氮化镓晶体管及其制造方法
JP4850410B2 (ja) 窒化物半導体装置及びその製造方法
JP5460016B2 (ja) 半導体装置及びその製造方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
JP2005243719A (ja) 電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant