JP5460016B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5460016B2
JP5460016B2 JP2008279135A JP2008279135A JP5460016B2 JP 5460016 B2 JP5460016 B2 JP 5460016B2 JP 2008279135 A JP2008279135 A JP 2008279135A JP 2008279135 A JP2008279135 A JP 2008279135A JP 5460016 B2 JP5460016 B2 JP 5460016B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
forming
electrode
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008279135A
Other languages
English (en)
Other versions
JP2010109117A (ja
Inventor
忠義 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2008279135A priority Critical patent/JP5460016B2/ja
Publication of JP2010109117A publication Critical patent/JP2010109117A/ja
Application granted granted Critical
Publication of JP5460016B2 publication Critical patent/JP5460016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、能動層に半導体を用いた半導体装置及びその製造方法に関し、特に窒化ガリウム系材料のようなワイドギャップ半導体を用いた高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、電界効果トランジスタ(FET:Field Effect Transistor)やショットキーバリアダイオード(SBD)のような半導体装置にショットキ接触する電極を有する半導体装置及びその製造方法に関する。
図5は、従来のIII−V族窒化物半導体からなる半導体装置の断面図を示している。図5に示す半導体装置は、いわゆるHEMT構造を示しており、サファイア基板からなる基板11上に、低温成長の窒化ガリウム(GaN)からなるバッファ層12、ノンドープ窒化ガリウムからなるチャネル層13、ノンドープの窒化アルミニウムガリウム(AlGaN)からなるショットキ層14が順次積層した構造となっており、チャネル層13とショットキ層14とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい2次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層14にショットキ接触するゲート電極19に印加する電圧を制御することにより、ソース電極17aとドレイン電極17bとの間を流れるキャリア(2次元電子ガス)を制御している。16は、窒化硅素からなるキャップ層である。
このような構造の従来の半導体装置の耐圧は、ゲート金属と半導体層との接触で形成されるショットキ特性に大きく左右されている。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム層や窒化ガリウム層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧(FETがオフ状態でのドレイン耐圧)を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という特性を十分に引き出すことができないという問題点があった。一方、窒化アルミニウムガリウム層や窒化ガリウム層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散(電流コラプス)が生じるという問題があった。
一方、従来耐圧を改善するためには、図6のようなΓ型のフィールドプレート構造を用いることが知られている。従来のフィールドプレート構造は、窒化物半導体層とゲート電極と接続する電極部との間には、窒化珪素や酸化珪素等からなるキャップ層16が用いられていた(例えば、特許文献1)。しかし、キャップ層として酸化珪素を用いると電流コラプスが発生し、窒化珪素を用いると酸化珪素を用いるときよりも耐圧が低下する問題があった。
このように従来の半導体装置では、ドレインに高電圧を印加すると、ゲート端におけるデバイスの表面とフィールドプレートの間には、強い電界が発生し、この電界強度に耐えるためには、より大きな絶縁破壊電界強度を有するキャップ膜が必要となる。しかしながら、一般的に使用されている窒化硅素膜や酸化硅素膜では絶縁破壊強度が不足するため、高電圧を印加すると絶縁破壊してしまい、高耐圧化に限界がある問題があった。また、従来のΓ型のフィールドプレート構造でも、電界が緩和しきれていないという問題があった。
特開2004−200248号公報
本発明は、緩やかに傾斜したフィールドプレートの形成が容易に形成ができ、電界集中を緩和して高耐圧化が実現できる半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、基板上に積層した第1の半導体層と、該第1の半導体層上に積層した第2の半導体層と、前記第1の半導体層にオーミック接触する第1の電極と、前記第2の半導体層の一部が除去され、表面側の開口幅が広くなる傾斜した側壁を有する凹部と、該凹部内に露出する前記第1の半導体層、あるいは前記凹部内に残る前記第2の半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極とを備えた半導体装置において、前記第2の半導体層が、絶縁性であって、少なくとも窒化アルミニウムあるいは窒化アルミニウムガリウムを含み、表面側ほど結晶性が劣化しているあるいは表面側ほどアルミニウムの組成比が大きい半導体層であることを特徴とする。
本願請求項2に係る発明は、基板上に第1の半導体層を形成する工程と、該第1の半導体層の上に、第2の半導体層を形成する工程と、前記第1の半導体層にオーミック接触する第1の電極を形成する工程と、前記第2の半導体層の一部をエッチング除去し、表面側の開口幅が広くなる傾斜した側壁を有する凹部を形成する工程と、該凹部内に露出する前記第1の半導体層、あるいは前記凹部内に残る前記第2の半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極を形成する工程とを含む半導体装置の製造方法において、前記第1の半導体層上に、表面ほどエッチングレートが大きく、かつ絶縁性である、窒化アルミニウムあるいは窒化アルミニウムガリウムを含む前記第2の半導体層を形成する工程を含むことを特徴とするものである。
本願請求項3に係る発明は、請求項2記載の半導体装置の製造方法において、前記第2の半導体層を形成する工程は、成膜温度を徐々に低下させることで、表面側ほど結晶性が劣化するように形成する工程を含み、前記凹部を形成する工程は、前記第2の半導体層の結晶性が劣化するほどエッチングレートが大きくなるエッチング液を用いてエッチングする工程を含むことを特徴とするものである。
本願請求項4に係る発明は、請求項2記載の半導体装置の製造方法において、前記第2の半導体層を形成する工程は、前記第1の半導体層上に、絶縁性であって、窒化アルミニウムガリウムを含む前記第2の半導体層を形成する工程であって、表面側ほどアルミニウムの組成比が大きくなるように形成する工程を含み、前記凹部を形成する工程は、前記アルミニウムの組成比が大きいほどエッチングレートが大きくなるエッチング液を用いてエッチングする工程を含むことを特徴とするものである。
本発明の半導体装置は、ショットキ電極−オーミック電極間に絶縁性の高い窒化アルミニウムあるいは窒化アルミニウムガリウムを備える構造とすることで、ショットキ電極−オーミック電極間の表面準位にトラップされる電子の抑制あるいは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善された半導体装置を形成することができる。同時に、ショットキ電極が緩やかに傾斜する側壁を覆う構造とすることで、電界集中が緩和され、従来の側壁部がほぼ垂直な構造よりもさらに高い耐圧の半導体装置となる。
また本発明の半導体装置の製造方法によれば、絶縁性の高い窒化アルミニウム層あるいは窒化アルミニウムガリウム層を、表面ほど成膜温度を低く設定し、成膜温度による結晶性の違いに応じたエッチングレートの異なるエッチング液を用いてエッチングすることにより、簡便に表面側の開口幅が広くなる傾斜した側壁を形成することができる。この傾斜した形状のコントロールは、成膜温度の制御により行うことができるので、非常に簡便で、制御性の良い方法である。またウエットエッチング法によりショットキ電極を形成する凹部を形成するため、ダメージフリーとなる利点もある。
なお、窒化アルミニウム層あるいは窒化アルミニウムガリウム層を成長させる際、成長初期において、相対的に結晶性の良い半導体層を形成し、その上に結晶性の悪い半導体層を形成した後、エッチングを行い凹部を形成する方法とすると、凹部内に窒化アルミニウム層あるいは窒化アルミニウムガリウム層を制御性よく残すことが可能となる。この薄い窒化アルミニウム層あるいは窒化アルミニウムガリウム層を介してショットキ接合するように形成すると、高い耐圧を持つ窒化物半導体装置を形成することができる。
さらにまた本発明の半導体装置の製造方法によれば、絶縁性の高い窒化アルミニウムガリウム層を、表面ほどアルミニウムの組成比を大きく設定し、アルミニウムの組成の違いに応じたエッチングレートの異なるエッチング液を用いてエッチングすることにより、簡便に表面側の開口幅が広くなる傾斜した側壁を形成することができる。この傾斜した形状のコントロールは、成長ガスの供給量を制御することにより行うことができるので、非常に簡便で、制御性の良い方法である。また前述同様、ウエットエッチング法によりショットキ電極を形成する凹部を形成するため、ダメージフリーとなる利点もある。
本発明は、基板上に、第1の半導体層及び窒化アルミニウム層あるいは窒化アルミニウムガリウム層からなる第2の半導体層と、第1の半導体層にオーミック接触するオーミック電極と、第2の半導体層の一部が除去され、表面側の開口幅が広くなるように傾斜した凹部と、凹部内でショットキ接触するショットキ電極とを備える構造の半導体装置及びその製造方法である。
以下、本発明の半導体装置及びその製造方法について、III−V族窒化物半導体装置であるHEMT及びその製造方法を例にとり、詳細に説明する。
図1は本発明の第1の実施例の半導体装置の断面図を、図2はその製造工程の説明図を示している。図2(a)に示すように、サファイア基板からなる基板11上に、MOCVD(有機金属化学的気相堆積)法、MBE(電子ビームエピタキシャル)法等により、厚さ30nm程度の低温成長窒化ガリウムからなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ3.0μmのノンドープ窒化ガリウムからなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガスを形成する厚さ25nmのノンドープ窒化アルミニウムガリウムからなるショットキ層14(第1の半導体層に相当)、厚さ1μmの高絶縁性の窒化アルミニウム層15a(第2の半導体層に相当)を積層形成している。
ここで、この窒化アルミニウム層15aは、成膜温度を表面ほど低く設定して成膜し、単結晶構造または多結晶構造から結晶性が、より劣化した結晶構造の半導体層が形成される。一例として、ショットキ層14上に、1125℃で成長を開始し、徐々に成長温度を下げていき、700℃程度までの温度範囲で成長させると、好適な窒化アルミニウム層15aを形成することができる。
次に、ショットキ層14上のソース電極17a、ドレイン電極17b形成予定領域にある窒化アルミニウム層15aを、塩素ガス等を用いたドライエッチング法により除去し、ショットキ層14を露出させる。その後、図2(b)に示すように、チタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成し、600℃30秒の急速加熱を行い、ショットキ層14にオーミック接触を形成する。なお、窒化アルミニウム層15aは、低抵抗のオーミック接触が形成できる範囲で、ショットキ層14上に残すことも可能である。
次に図2(c)に示すように、ソース電極17a、ドレイン電極17b間のゲート電極形成予定領域にある窒化アルミニウム層15aの一部を露出するように開口したフォトレジストからなるマスク材料18をパターン形成し、窒化アルミニウム層15aを凹状に除去して、その底部にショットキ層14を露出させる。ここで、凹部を形成するウエットエッチングには、水酸化カリウムを含むエッチング液を用いることができる。簡便な方法としては、フォトレジストの現像液を用いる。フォトレジストの現像液は、室温で窒化アルミニウムをウエットエッチングでき、窒化アルミニウムの結晶性の違いによりエッチングレートを数nm/min程度から1000nm/minに制御可能であることが知られている(Appl. Phys. Lett., Vol.67, 1995 p-1119)。その結果、図2(c)に示すように、側壁が斜めになった凹部を形成することができる。
その後、1000℃の窒素雰囲気内で10分程度の熱処理(アニール)を行うことで窒化アルミニウム層15aを全て単結晶化させる。この単結晶化の工程は、必ずしも必要ではないが、単結晶化することで絶縁破壊電界強度を従来の窒化アルミニウムと同等に大きくできる利点がある。
その後、図2(d)に示すようにニッケル(Ni)/金(Au)の積層体等からなるゲート電極19を凹部およびドレイン電極17b側のAlN層15a上に延出するように形成する。凹部の底部では、ゲート電極19とショットキ層14との間にショットキ接触が形成され、ドレイン電極17b側に延出するゲート電極19は、フィールドプレート部を構成する。このように、斜めに傾斜した側壁にゲート電極19が形成すると、電界集中が緩和される構造となる。なお、ソース側の側壁には、ゲート電極を形成しない方が好ましい。本実施例のHEMTにおいては、ゲート−ソース間容量Cgsの増大は、高周波特性の劣化の原因となるからである。
本実施例では、絶縁性の高い窒化アルミニウム層15aを備える構造となっているため、ゲートリーク電流が減少し、チャネルでの衝突イオン化が抑制できる。さらに斜めフィールドプレート構造とすることにより、ゲート電極端の電界集中が緩和できる。その結果、オフ耐圧が従来の150Vから300Vに改善された。また、ショットキ電極−オーミック電極間の表面準位にトラップされる電子の抑制あるいは表面準位密度が低減し、電流コラプス現象が抑制された。
次に第2の実施例について図3を用いて説明する。図1に示す第1の実施例と同様、サファイア基板からなる基板11上に、MOCVD法、MBE法等により、厚さ30nm程度の低温成長窒化ガリウムからなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ3.0μmのノンドープ窒化ガリウムからなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガスを形成する厚さ25nmのノンドープ窒化アルミニウムガリウムからなるショットキ層14(第1の半導体層に相当)、厚さ1μmの高絶縁性の窒化アルミニウム層15a(第2の半導体層に相当)を積層形成している。
ここで、この窒化アルミニウム層15aは、成膜温度を表面ほど低く設定して成膜し、単結晶構造または多結晶構造から結晶性が劣化した結晶構造の半導体層が形成される。一例として、ショットキ層14上に、1125℃で成長を開始し、徐々に成長温度を下げていき、700℃程度までの温度範囲で成長させると、好適な窒化アルミニウム層15aを形成することができる。
さらに、第1の実施例で説明した工程に従い、ショットキ層14上のソース電極17a、ドレイン電極17b形成予定領域にある窒化アルミニウム層15aを除去し、ショットキ層14を露出させる。その後、露出するショットキ層14上にチタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成し、600℃30秒の急速加熱を行い、ショットキ層14にオーミック接触を形成する。なお、窒化アルミニウム層15aは、低抵抗のオーミック接触が形成できる範囲で、ショットキ層14上に残すことも可能である。
次にソース電極17a、ドレイン電極17b間のゲート電極形成予定領域にある窒化アルミニウム層15aの一部を凹状に除去する。ここで、本実施例では、窒化アルミニウム層15aを完全に除去せず、凹部の底部に5nm程度の厚さで残しておく。なお、窒化アルミニウム層15aを形成する際、成長初期の成長温度を1100℃以上とすることで、凹部の底部に残す5nm程度の窒化アルミニウム層を成長させておくと、この窒化アルミニウム層のエッチングレートが非常に遅くなり、制御性良く、5nm程度の厚さで残すことが可能となる。凹部を形成するエッチング液は、第1の実施例で説明したエッチング液を用いる。その結果、表面側のエッチングが早く進み、側壁が斜めになった凹部を形成することができる。
その後、窒化アルミニウム層の単結晶化を行い、あるいは行わずに、第1の実施例で説明した工程に従い、Ni/Auの積層体等からなるゲート電極19を凹部およびドレイン電極17b側のAlN層15a上に延出するように形成する。凹部の底部では、わずかに残った窒化アルミニウム層15aを介してゲート電極19とショットキ層14との間にショットキ接触が形成され、ドレイン電極17b側に延出するゲート電極19は、フィールドプレート部を構成する。前述の通り、斜めに傾斜した側壁にゲート電極19が形成されるため、電界集中が緩和される構造となる。なお、ゲート−ソース間容量Cgsの増大は高周波特性の劣化の原因となるので、ソース側の側壁には、ゲート電極を形成しない方が好ましい。
本実施例によれば、絶縁破壊電界強度の大きい窒化アルミニウム層15aがショットキ界面に存在するため、ゲート電極19のショットキ障壁が高く、ゲートリークが低減し、チャネルでの衝突イオン化が抑制され、第1の実施例よりもさらに高い耐圧特性を得ることができた。また、第1の実施例と同様に、ショットキ電極−オーミック電極間の表面準位にトラップされる電子の抑制あるいは表面準位密度が低減し、電流コラプス現象が抑制された。
次に第3の実施例について図4を用いて説明する。図4(a)に示すように、サファイア基板からなる基板11上に、MOCVD法、MBE法等により、厚さ30nm程度の低温成長窒化ガリウムからなるバッファ層12、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持つ厚さ3.0μmのノンドープ窒化ガリウムからなるチャネル層13、チャネル層13との界面にキャリアとなる2次元電子ガスを形成する厚さ25nmのノンドープ窒化アルミニウムガリウムからなるショットキ層14、厚さ1μmの窒化アルミニウムガリウム(AlxGa1-xN)層15bを積層形成している。窒化アルミニウムガリウム層15bは、表面側ほどアルミニウム(Al)組成比が段階的あるいは連続的に大きくなるように変化している層が形成される。一例として、成長温度を1050℃一定とし、成長時にTMA(トリメチルアルミニウム)の比率を徐々に大きくすることでAl組成が徐々に大きくなる。窒化アルミニウムガリウム層15bを形成することができる。
次に、ショットキ層14上のソース電極17a、ドレイン電極17b形成領域にある窒化アルミニウムガリウム層15bを、塩素ガス等を用いたドライエッチング法により除去し、ショットキ層14を露出させる。その後、図4(b)に示すようにチタン(Ti)/アルミニウム(Al)からなるソース電極17a、ドレイン電極17bを形成し、600℃30秒の急速加熱を行い、ショットキ層14にオーミック接触を形成する。なお、窒化アルミニウムガリウム層15bは、低抵抗のオーミック接触が形成できる範囲で、ショットキ層14上に残すことも可能である。
次に図4(c)に示すように、ソース電極17a、ドレイン電極17b間のゲート電極形成領域にある窒化アルミニウムガリウム層15bの一部を開口するようにフォトレジストからなるマスク材料18をパターン形成し、窒化アルミニウムガリウム層15bを凹状に除去してその底部にショットキ層14を露出させる。ここで、凹部を形成するウエットエッチングには、現像液AZ400K(Clariant社製)を用いる。このエッチング液は、水酸化カリウムを含有しているため室温で窒化アルミニウムガリウム層をウエットエッチングでき、そのAl組成の違いによりエッチングレートを制御することが可能な特性を有している。このエッチング液を用いて、前述の通り、表面側ほどAl組成の大きい窒化アルミニウムガリウム層15bをエッチングすると、表面側のエッチングが早く進み、図4(d)に示すように、側壁が斜めになった凹部を形成することができる。
その後、図4(d)に示すようにニッケル(Ni)/金(Au)の積層体等からなるゲート電極19を凹部およびドレイン電極17b側の窒化アルミニウムガリウム層15b上に延出するように形成する。凹部の底部では、ゲート電極19とショットキ層14との間にショットキ接触が形成され、ドレイン電極17b側に延出するゲート電極19は、フィールドプレート部を形成する。特に斜めに傾斜した側壁にゲート電極19が形成されるため、電界集中が緩和される構造となっている。なお、ソース側の側壁には、ゲート電極を形成しない方が好ましい。ゲート−ソース間容量Cgsの増大は、高周波特性の劣化の原因となるからである。
本発明では、絶縁性の高い窒化アルミニウムガリウム層15bを備える構造となっているため、ゲートリーク電流が減少し、チャネルでの衝突イオン化が抑制できる。さらに斜めフィールドプレート構造とすることにより、ゲート電極端の電界集中が緩和できる。その結果、オフ耐圧が従来の150Vから300Vに改善された。また、ショットキ電極−オーミック電極間の表面準位にトラップされる電子の抑制あるいは表面準位密度が低減し、電流コラプス現象が抑制された。
なお、本実施例においても、前述の実施例同様、結晶性が表面ほど劣化するように、成長温度を低く設定することも可能である。
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものではなく変更が可能である。例えば、ゲート電極の種類、オーミック電極の種類は、使用する窒化物半導体層の種類に応じて適宜選択、設定することができる。
また、HEMT構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層(チャネル層)とし、その上に上述のショットキ層14が形成された構造のFET構造やショットキーバリアダイオード構造とすることができる。また、窒化物半導体層は、GaN/AlGaN系に限定されるものではない。また第1の窒化物半導体層(上記実施例ではショットキ層14に相当)は、例えば、GaN、BN、InN、AlNあるいはこれらの混晶半導体を含む層で形成することができる。さらに、サファイア基板の代わりに炭化珪素基板を用いてもかまわない。その場合はバッファ層として窒化アルミニウムを用いるほうが好ましい。また炭化珪素基板の代わりにシリコン基板を用いてもかまわない。さらにまた、本発明は上記実施例で挙げた窒化ガリウム系材料以外にも適用が可能であり、例えばワイドギャップ半導体であるSiCを用いたFETやSBDのような半導体装置にも適用することができる。
また、窒化アルミニウム層15aはMOCVD法に限らず、例えばターゲットを第2の窒化物半導体としたスパッタリング法を用いて堆積することもできる。この場合、成膜時の条件を単結晶または多結晶から徐々にまたは段階的に結晶性を劣化するように変化させるようにすればよい。スパッタリング法を用いて堆積した多結晶AlN膜を用いても、高い絶縁破壊電界強度を有するため高耐圧化のために好適である。なお、スパッタリング法を用いる場合、堆積により半導体層にダメージが加わり、能動層におけるチャネルシート抵抗が増大することがあるので、例えば窒素雰囲気中の500℃5分程度のアニールをすることで回復すればよい。
さらにまた、凹部を形成するため、第2の窒化物半導体層をエッチングするエッチング液は、酸系溶液でもアルカリ系溶液でもよく、その組成も、使用する窒化物半導体層の結晶性とエッチングレートに応じて、適宜選択すればよい。
凹部の形状は、第2の窒化物半導体層の成長条件とエッチング液の組合せによって、斜めの側壁の形状を制御することができる。また、側壁が斜めに傾斜する代わりに、階段状に開口幅が広がるような形状とすることも可能である。この場合、第2の窒化物半導体層の成長条件を一定に保ち、所定の時間成長させた後、成長条件を変え、所定の時間成長させることを繰り返す。このように成長させた第2の窒化物半導体層を、結晶性に応じてエッチングレートの異なるエッチング液を用いてエッチングすると、階段状に開口幅が広がる凹部を形成することができる。
凹部内に第2の窒化物半導体層を残す場合、第2の実施例で説明したように、第2の窒化物半導体層の成長条件を一定に保つことなく、第1の実施例で説明したように徐々に成長条件を変えていくこともできる。
また、本発明は上記実施例で挙げた窒化ガリウム系材料以外にも適用が可能であり、例えばワイドギャップ半導体であるSiCを用いたFETやSBDのような半導体装置にも適用することができる。
本発明の第1の実施例である半導体装置の断面図である。 本発明の第1の実施例である半導体装置の製造工程の説明図である 本発明の第2の実施例である半導体装置の断面図である。 本発明の第3の実施例である半導体装置の製造工程の説明図である 従来のIII−V族窒化物半導体からなる半導体装置の断面図である。 従来のフィールドプレート構造を備えた半導体装置の断面図である。
符号の説明
11;基板、12;バッファ層、13;チャネル層、14;ショットキ層、15a;窒化アルミニウム層、15b;窒化アルミニウムガリウム層、16;キャップ層、17a;ソース電極、17b;ドレイン電極、18;マスク材料、19;ゲート電極

Claims (4)

  1. 基板上に積層した第1の半導体層と、
    該第1の半導体層上に積層した第2の半導体層と、
    前記第1の半導体層にオーミック接触する第1の電極と、
    前記第2の半導体層の一部が除去され、表面側の開口幅が広くなる傾斜した側壁を有する凹部と、
    該凹部内に露出する前記第1の半導体層、あるいは前記凹部内に残る前記第2の半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極とを備えた半導体装置において、
    前記第2の半導体層が、絶縁性であって、少なくとも窒化アルミニウムあるいは窒化アルミニウムガリウムを含み、表面側ほど結晶性が劣化しているあるいは表面側ほどアルミニウムの組成比が大きい半導体層であることを特徴とする半導体装置。
  2. 基板上に第1の半導体層を形成する工程と、
    該第1の半導体層の上に、第2の半導体層を形成する工程と、
    前記第1の半導体層にオーミック接触する第1の電極を形成する工程と、
    前記第2の半導体層の一部をエッチング除去し、表面側の開口幅が広くなる傾斜した側壁を有する凹部を形成する工程と、
    該凹部内に露出する前記第1の半導体層、あるいは前記凹部内に残る前記第2の半導体層にショットキ接触し、少なくとも前記第1の電極側の前記側壁を覆う第2の電極を形成する工程とを含む半導体装置の製造方法において、
    前記第1の半導体層上に、表面ほどエッチングレートが大きく、かつ絶縁性である、窒化アルミニウムあるいは窒化アルミニウムガリウムを含む前記第2の半導体層を形成する工程を含むことを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記第2の半導体層を形成する工程は、成膜温度を徐々に低下させることで、表面側ほど結晶性が劣化するように形成する工程を含み、
    前記凹部を形成する工程は、前記第2の半導体層の結晶性が劣化するほどエッチングレートが大きくなるエッチング液を用いてエッチングする工程を含むことを特徴とする半導体装置の製造方法。
  4. 請求項2記載の半導体装置の製造方法において、
    前記第2の半導体層を形成する工程は、前記第1の半導体層上に、絶縁性であって、窒化アルミニウムガリウムを含む前記第2の半導体層を形成する工程であって、表面側ほどアルミニウムの組成比が大きくなるように形成する工程を含み、
    前記凹部を形成する工程は、前記アルミニウムの組成比が大きいほどエッチングレートが大きくなるエッチング液を用いてエッチングする工程を含むことを特徴とする半導体装置の製造方法。
JP2008279135A 2008-10-30 2008-10-30 半導体装置及びその製造方法 Active JP5460016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008279135A JP5460016B2 (ja) 2008-10-30 2008-10-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008279135A JP5460016B2 (ja) 2008-10-30 2008-10-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010109117A JP2010109117A (ja) 2010-05-13
JP5460016B2 true JP5460016B2 (ja) 2014-04-02

Family

ID=42298276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279135A Active JP5460016B2 (ja) 2008-10-30 2008-10-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5460016B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304199B2 (ja) 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
CN110808212B (zh) * 2019-11-08 2022-08-30 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177781A (ja) * 1985-02-02 1986-08-09 Sony Corp 電界効果トランジスタの製造方法
JPS63136575A (ja) * 1986-11-27 1988-06-08 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタ、およびその製造方法
JP3109279B2 (ja) * 1992-09-30 2000-11-13 日本電気株式会社 半導体装置の製造方法
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP4765301B2 (ja) * 2004-11-25 2011-09-07 沖電気工業株式会社 半導体装置の製造方法
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4723463B2 (ja) * 2005-12-01 2011-07-13 シャープ株式会社 半導体装置
JP2007335628A (ja) * 2006-06-15 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> コンタクトホール形成方法

Also Published As

Publication number Publication date
JP2010109117A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
TWI431770B (zh) 半導體裝置及製造其之方法
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5334149B2 (ja) 窒化物半導体電界効果トランジスタ
JP5653607B2 (ja) GaN系電界効果トランジスタおよびその製造方法
WO2010109566A1 (ja) 半導体装置及びその製造方法
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
WO2009116281A1 (ja) 半導体装置および半導体装置の製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2010192633A (ja) GaN系電界効果トランジスタの製造方法
JP2006279032A (ja) 半導体装置及びその製造方法
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
JP2008078526A (ja) 窒化物半導体装置及びその製造方法
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
JP5276849B2 (ja) 窒化物半導体装置の製造方法
JP2010165987A (ja) 半導体装置及びその製造方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
JP2010287594A (ja) 電界効果トランジスタ
JP2005203544A (ja) 窒化物半導体装置とその製造方法
JP5460016B2 (ja) 半導体装置及びその製造方法
JP2014099523A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
JP5732228B2 (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140114

R150 Certificate of patent or registration of utility model

Ref document number: 5460016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250