JP2005243719A - 電界効果型トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】Ｇａを含むIII-Ｖ族化合物半導体電界効果型トランジスタにおいて、製造工程を増やすことなく、ゲートリセス形成時のダメージを除去し、表面準位や界面準位の影響を受けない、性能の優れたゲートリセス電界効果型トランジスタを提供する。
【解決手段】オーミック電極となるソース電極Ｓ、ドレイン電極Ｄとのコンタクト層として、ｎ⁺ＧａＮではなく、ｎ型半導体層であるＺｎＯ，Ｉｎ₂Ｏ₃のような導電性金属酸化物層５を用いる。
【効果】導電性金属酸化物層５は、エッチングが容易であり、ゲート金属Ｇが積層されるＡｌＧａＮ４の表面にダメージを導入することなくリセス構造が作製可能となる。
【選択図】 図１

Description

本発明は、III-Ｖ族化合物半導体電界効果型トランジスタに関し、特にＧａＮを用いた電界効果型トランジスタの構造及びその形成方法に関するものである。

III-Ｖ族化合物半導体電界効果型トランジスタ、特にＧａＮ系材料を用いた電界効果型トランジスタは高出力・高周波素子として期待されており、開発が進められている。
図７に、従来のIII-Ｖ族材料の電界効果型トランジスタ（High Electron Mobility Transistor: ＨＥＭＴ）の基本的な構造を示す。
この電界効果型トランジスタは、サファイア又はＳｉＣなどの基板２の上に、半絶縁性ＧａＮ層３を形成し、その上にバリア層となるＡｌＮとＧａＮの混晶であるＡｌ_xＧａ_1-xＮ(０＜ｘ＜０．５程度，以下ＡｌＧａＮと記す)層４を形成し、そしてそのＡｌＧａＮ層４の上に、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇとを設けている。

また、図８に示すように、ソース、ドレインのオーミックコンタクト層として１０¹⁸〜１０¹⁹/ｃｍ³程度の高濃度にｎ型にドーピングされたｎ⁺ＧａＮ層１０を設けた、いわゆるリセス構造を有するデバイス構造がある。このｎ⁺ＧａＮ層１０はオーミックコンタクト層としてばかりでなく、ソース−ゲート間、ドレイン−ゲート間のＡｌＧａＮ層４の表面を覆うことで、表面準位、界面準位の影響を少なくすることができる。

このリセス構造では、ＡｌＧａＮ層４の表面にｎ⁺ＧａＮ層１０を形成した後、ゲート電極Ｇを形成する前に、ゲート下部分をエッチングして、ノンドープのＡｌＧａＮ層４を露出させ、ゲート電極ＧをこのノンドープのＡｌＧａＮ層４にコンタクトさせる。
ＧａＮやＡｌＧａＮは化学的に安定であり、酸やアルカリの溶液によるウェットエッチングが困難である。従って通常、反応性イオンエッチング（ＲＩＥ）等のドライエッチングによりｎ⁺ＧａＮ層のエッチングが行われる。

ところが、このドライエッチングによりＡｌＧａＮ層表面はダメージを受け、窒素原子が抜ける。窒素原子が抜けた窒素空孔はＧａＮ半導体中ではドナーとなるため、絶縁性を示していたＡｌＧａＮ層４はｎ型半導体層へと変化してしまう。このため、このダメージを受けたＡｌＧａＮ層４上にゲート金属を形成した場合、非常にゲートリーク電流が大きくなり、デバイス特性の劣化を引き起こす。

特開２００１-１８５７１７号公報においてはこの窒素空孔によるドナー濃度の増加を相殺するため、ＡｌＧａＮ層４にあらかじめＭｇなどのアクセプタとなる材料をイオン注入し、Ｐ型化させておく方法が開示されている。
また、特開２００１-８５６７０号公報においてはオーミック電極となる金属端面に陽極酸化膜などの絶縁膜を形成し、表面準位の影響をより少なくしたリセス構造からなる電界効果型トランジスタが開示されている。
特開２００１-１８５７１７号公報 特開２００１-８５６７０号公報

しかしながら特開２００１-１８５７１７号公報においてはＡｌＧａＮ表面をＰ型化するためのイオン注入の工程や、Ｍｇアクセプタを活性化させるためのアニーリングが必要となり工程が増える。また、注入量の制御やアニールによるＭｇの拡散などが生じ、デバイス特性のばらつきが生じる可能性がある。
また、特開２００１-８５６７０号公報においてはエッチングにおいてＲＩＥを用いなければならないので、前述したように、ゲート金属が積層されるＡｌＧａＮ層部分にダメージが入り、ゲートリークが増大する恐れがある。また陽極酸化により絶縁膜を形成する方法においては電流パスをパターン中に残し、後に除去するなどパターンや工程が複雑になる。

本発明は、Ｇａを含むIII-Ｖ族化合物半導体電界効果型トランジスタにおいて、製造工程を増やすことなく、ゲートリセス形成時のダメージを除去し、表面準位や界面準位の影響を受けない、性能の優れたゲートリセス電界効果型トランジスタを提供することを目的とする。

本発明者は、III-Ｖ族化合物半導体電界効果型トランジスタのリセス構造におけるコンタクト層に、ｎ⁺ＧａＮではなく、ｎ型半導体層として導電性金属酸化物層を用いることで、容易にエッチングが可能であり、ゲート金属が積層されるＡｌＧａＮ表面にダメージを導入することなくリセス構造が作製可能であることを知見し、本発明に至った。
本発明の電界効果型トランジスタは、サファイアなどからなる基板上にノンドープＧａＮ層、その上にノンドープ及び／又はｎ型ＡｌＧａＮ層、さらにその上にキャップ層となるｎ型半導体層が形成され、該ｎ型半導体層上にオーミック電極となる前記ソース電極、ドレイン電極が形成され、該ｎ型半導体層の一部分が開口され、その開口部に前記ＡｌＧａＮ層に接触するゲート電極が形成されるリセスゲート構造を有し、前記ｎ型半導体層が導電性金属酸化物層から成ることを特徴とするものである。

前記導電性金属酸化物層の材質は、ＺｎＯ及び／又はＩｎ₂Ｏ₃であることが好ましい。
ＺｎＯの場合は、Ａｌ，Ｇａ，ＩｎなどのIII族元素がドープされ、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^-3Ωｃｍ以下であることが好ましい。
Ｉｎ₂Ｏ₃の場合は、ＳｎなどのＩＶ族元素がドープされ、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^-3Ωｃｍ以下であることが好ましい。

通常、ＧａＮ系電界効果トランジスタのキャップ層にはＧａＮにＳｉをドープしたｎ⁺ＧａＮが用いられるが、ｎ⁺ＧａＮの形成には高温成長が必要であり、またＧａＮはエッチングが非常に困難であるため、ゲート形成のための開口部を設けるには、ＲＩＥなどのドライエッチング法を用いる必要があった。その際のＲＩＥによるダメージのためゲートリーク電流の増加など特性の劣化が問題になる。

これに対して本発明では、ｎ⁺ＧａＮ層に代わり、ＺｎＯやＩｎ₂Ｏ₃のような導電性金属酸化物を用いることで、低温での膜形成が可能であり、しかもドーピングにより容易に１０¹⁹／ｃｍ³以上のキャリア濃度を得ることが可能となる。また、導電性金属酸化物層上に積層するソース電極やドレイン電極は、当該導電性金属酸化物層が高濃度のキャリア濃度のため空乏層が十分に狭くなり、電子はトンネルにより容易に通過できるためコンタクト抵抗を十分に低くできる。さらにＺｎＯなどの導電性金属酸化物の電子親和力とＡｌＧａＮの電子親和力は近いので障壁は低く、導電性金属酸化物層とＡｌＧａＮ層とのコンタクト抵抗も低くなる。また導電性金属酸化物はエッチングも容易にできるためＲＩＥのようなドライエッチングを行う必要がなく、ゲート形成部へのダメージをなくすことが可能となる。

また、抵抗率が１０^-3Ωｃｍ以下であれば、ＺｎＯ層を１μｍまで厚く積層した場合においても、その抵抗がコンタクト抵抗と比較して十分小さくなるのでその抵抗分を無視することができる。
さらに本発明の電界効果型トランジスタでは、前記構造に加えて、前記導電性金属酸化物層の上に開口部を有する絶縁物層が積層され、該絶縁物層の開口部の存在領域は、前記導電性金属酸化物層の開口部の中に含まれ、かつ、該絶縁物層の開口部の大きさは、前記導電性金属酸化物層の開口部よりも小さく、前記ＡｌＧａＮ層に接続するゲート金属が前記導電性金属酸化物層に接触することなく、前記絶縁物層の開口部を通してその表面まで形成されているような構造を採用することができる。前記絶縁物層は、たとえばＳｉＯ₂又はＳｉ₃Ｎ₄からなる。

この絶縁物層を備えた構造であれば、ゲート電極とリセス部の接触を防ぐことができ容易にＴ型ゲート電極の形成が可能となる。
さらに本発明の電界効果型トランジスタの製造方法は、Ｇａを含むIII-Ｖ族化合物半導体層上に導電性金属酸化物層を形成する工程と、該導電性金属酸化物層上にソース電極、ドレイン電極を形成する工程と、該導電性金属酸化物層上にフォトレジストによりゲート電極形成パターンをパターニングし、このフォトレジストによりIII-Ｖ族化合物半導体層が露出するまで導電性金属酸化物層のエッチングを行う工程と、続いて同じフォトレジストを用いて自己整合的にゲート金属をIII-Ｖ族化合物半導体層の上に設けることによりリセスゲート構造を形成する工程とを含むことを特徴とする。

前記導電性金属酸化物層は、真空蒸着法、化学気相成長法、スパッタリング法、電子ビーム蒸着法、分子線エピタキシー（ＭＢＥ）法、ゾルゲル法、エアロゾル法、レーザーアブレーション法などの薄膜形成法により形成することができる。
また、前記導電性金属酸化物層のエッチングは、酸又はアルカリ水溶液によるウェットエッチングで行うことが可能であり、特に前記エッチング水溶液は酢酸と酢酸ナトリウム、アンモニアと塩化アンモニウムなどの緩衝溶液であることが好ましい。

以上のような本発明の工程では、導電性金属酸化物層をＡｌＧａＮ／ＧａＮの基板上に成膜し、次にその上にソース電極、ドレイン電極をパターニングし、さらにフォトレジストによりゲート電極形成パターンをパターニングした後に、酸又はアルカリ水溶液などによりフォトレジストに覆われていない部分の導電性金属酸化物層をエッチングすることで、容易にゲート部分の導電性金属酸化物層を除去することができる。

この場合、ウェットエッチングによれば、ゲート形成部のＡｌＧａＮ表面にダメージが入ることなく、ゲート電極を形成してもゲートリーク等の問題が生じることがない。
さらにエッチングを制御することで、導電性金属酸化物層をサイドエッチングし、その後に同様のフォトレジストを用いてゲート金属を蒸着等により自己整合的に形成することも可能である。従って特性の劣化がなく容易なプロセスでリセス構造をもつ電界効果トランジスタの製造が可能になる。

また、前記導電性金属酸化物層の上に、開口部を有する絶縁物層を積層した場合、この絶縁物層により、ゲート電極とリセス部の接触を防ぐことができ容易にＴ型ゲート電極の形成が可能となる。

以上詳述したように本発明によれば、サファイアなどからなる基板上にノンドープＧａＮ層、ノンドープ及び／又はｎ型ＡｌＧａＮ層、さらにその上にキャップ層となる導電性金属酸化物層を形成し、該導電性金属酸化物層上にソース、ドレイン電極となる金属層を形成し、該導電性金属酸化物層の一部分を開口し、その開口部にゲート金属を形成している。導電性金属酸化物層の加工は、ＲＩＥを用いなくても容易であり、ゲート形成部へのダメージをなくすことができる。したがって、ゲートリークの増大を引き起こすことなく、化合物半導体系電界効果型トランジスタの性能の向上を実現することができる。

以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
本発明の電界効果型トランジスタは、Ｇａを含むIII-Ｖ族化合物半導体層と、ゲート電極、ソース電極、ドレイン電極とを有してなる電界効果型トランジスタに係るものであり、サファイアなどからなる基板上にノンドープ及び／又はｎ型のＡｌＧａＮ層を形成し、さらにその上にキャップ層となるｎ型半導体層を形成し、該ｎ型半導体層上に、ソース・ドレインとなるオーミック電極層が形成されている。さらにそのｎ型半導体層の一部分が開口され、その開口部にゲート金属が形成されている。

本発明の電界効果型トランジスタは、このような、リセスゲート構造を有する電界効果型トランジスタにおいて、前記ｎ型半導体層が導電性金属酸化物層から成ることを特徴とするものである。
＜第１の実施形態＞
図１は、本発明の第１の実施形態における電界効果型トランジスタ１の構造を示す断面図である。この電界効果型トランジスタ１は、サファイア基板２上に半絶縁性ＧａＮ層３と、ＡｌＧａＮ層４とを順に形成している。その上に開口部５ａを有するキャップ層である導電性金属酸化物層５を形成し、さらに導電性金属酸化物層５上にＴｉ，Ａｌからなるオーミックソース電極Ｓ、オーミックドレイン電極Ｄを設けている。そして、導電性金属酸化物層５の開口部５ａには、Ｎｉ，Ａｕの二重層からなるショットキーゲート電極Ｇを形成している。図１の符号「ＣＨ」は、チャンネル層を示している。

この第１の実施の形態においては、導電性金属酸化物層５の材質として、ＺｎＯを用いる。さらにＺｎＯの導電率を高めるためにＡｌをドープする。
以下、この電界効果型トランジスタ１の製造方法の例を説明する。
最初に、有機金属気相成長（ＭＯＣＶＤ）法などによりサファイア基板上に半絶縁性ＧａＮと、Ａｌ_0.25Ｇａ_0.75Ｎとをエピタキシャル成長させる。そしてこのエピ結晶をアセトン中で煮沸、表面の超音波洗浄を行い、その後メタノール、脱イオン水により洗浄し、表面の脱脂を行う。

続いてこのウェハーをスパッタ装置のチャンバー内に設置し、チャンバー内を５×１０^-6Ｔｏｒｒ以下の真空度に排気する。排気と同時にウェハーの温度を３００℃程度に加熱する。ウェハー温度を３００℃に上げるのはスパッタ膜の結晶性を向上するためである。ただし加熱温度は特に限定されるものではなく、ＺｎＯ膜自体の抵抗率が１０^-3Ω・ｃｍ以下になる温度であれば特に限定されるものではない。

スパッタリングのターゲットは、ＺｎＯに３重量％Ａｌ₂Ｏ₃を添加した焼結体を用いる。そして、Ａｒ雰囲気中にてＤＣマグネトロンスパッタを行い、ＡｌがドープされたＺｎＯ（ＺｎＯ：Ａｌ）膜５を形成する。膜厚は特に限定されるものではないが、あまり厚いと電極自身の抵抗分が大きくなるので、好ましくは１μｍ以下、さらに好ましくは０．１μｍ以下が望ましい。また、極端に薄いとアモルファスになることや、スパッタ時間やエッチング時間が短くなり、制御が困難になるので、好ましくは0.001μm以上、好ましくは0.01μm以上が望ましい。

その後、所定のマスクパターンを用いてフォトリソグラフィを行い、ＺｎＯ：Ａｌ膜５上に、ソース電極Ｓ、ドレインＤ電極となるＴｉ／Ａｌ金属層を電子ビーム蒸着により積層し、リフトオフ法により所定のパターンを形成する。このソース電極Ｓ、ドレイン電極ＤとなるＴｉ／Ａｌ金属層のパターンを形成した状態を図２(a)に示す。
さらに素子分離のためのフォトリソグラフィを行い、そのレジストを用いて一部ＺｎＯ：Ａｌ膜５のエッチングを行う。エッチングはＨＣｌ水溶液で行ったが、その他アルカリ水溶液など用いてもよい。ここでのエッチングはあまり精度を必要とすることはないので比較的早いエッチングレートでエッチングしても良い。ＺｎＯ：Ａｌ膜を一部エッチングし、ＡｌＧａＮ層４の表面が突出した後に、ＲＩＥによりＡｌＧａＮ層４をエッチングすることで素子分離を行う。この素子分離された状態を図２(b)に示す。

素子分離後、窒素雰囲気中ＲＴＡ装置によりアニールを５００℃で１分間行う。このアニールは、ゲート金属形成用のフォトリソグラフィを行う前であればいつ行ってもよく、特に順序は限定されるものではない。
次いでゲート金属形成用マスクによりフォトリソグラフィを行い、ゲート形成部が開口したパターンをレジスト６により形成し、そのパターン開口部よりＺｎＯ：Ａｌ膜５のエッチングを行った。積層されているＺｎＯ：Ａｌ膜５をＡｌＧａＮ表面が突出するまでエッチングし、さらに僅かにレジスト６に覆われている部分までサイドエッチングされるようエッチャントに浸した。ここで、エッチャントとしてはウェットエッチングできれば、酸、アルカリ水溶液のいずれでも良いが、液の均一性や安定性を考えると酢酸と酢酸ナトリウム、アンモニアと塩化アンモニウムなどの緩衝溶液で行うことが好ましい。さらにエッチングレートは極端に速くなければ限定されるものではないが、好ましくは１０００Å／ｍｉｎ以下、さらには５００Å／ｍｉｎ以下であることが望ましい。本実施例においては酢酸と酢酸ナトリウムによる緩衝溶液によりエッチングを行い、エッチングレートは８００Å／ｍｉｎにて制御する。図２(c)は、ゲート形成用の開口部５ａが形成された状態を示す。

エッチング後、このレジスト６をそのまま用いて、ゲート電極形成のため電子ビーム蒸着、又は抵抗加熱による蒸着によりＮｉ／Ａｕを積層し、リフトオフ法によりゲート電極Ｇを形成する。図２(d)は、ゲート電極８を形成した状態を示す。
このようにして、ＺｎＯ：Ａｌ膜５をキャップ層とし、リセス構造を有するＡｌＧａＮ／ＧａＮ-ＨＥＭＴを作製することができる。

図５は、図１の本発明の構造の電界効果型トランジスタ１を測定したドレイン電圧-ドレイン電流特性を示すグラフであり、図６は、従来の図７の構造の電界効果型トランジスタのドレイン電圧Ｖｄ-ドレイン電流Ｉｄ特性を示すグラフである。これらのグラフから、本発明の構造の電界効果型トランジスタ１のほうが、ドレイン電流Ｉｄの立上りがシャープであり、トランジスタとしての性能が優っているといえる。

以上のようにして作製したＨＥＭＴ構造のトランジスタ特性を測定した。その結果、［背景技術］の項で述べたようなＲＩＥによるゲート形成部へのダメージといった問題が回避でき、ゲートリーク電流の増大なくリセス構造ＨＥＭＴが作製できた。さらに露出したＡｌＧａＮ表面部分が少ないため、表面準位、界面準位の問題が生じず電流コラプス現象を抑制することができた。

＜第２の実施形態＞
図３は、本発明の第２の実施の形態における電界効果型トランジスタ１′の構造を示す断面図である。
この第２の実施の形態における電界効果型トランジスタ１′は、サファイア基板２上に半絶縁性ＧａＮ層３と、ＡｌＧａＮ層４とを順に形成している。その上に開口部５ａを有するキャップ層となる導電性金属酸化物５を形成し、さらに導電性金属酸化物層５上にＴｉ，Ａｌからなるオーミックソース電極Ｓ、オーミックドレイン電極Ｄを設けている。この第２の実施の形態においても導電性金属酸化物層５としてＺｎＯを用いた。さらに導電率を高めるためにＡｌをドープしている。

次に図１の電界効果型トランジスタ１との相違を説明する。この図３の電界効果型トランジスタ１′は、導電性金属酸化物層５上に、開口部７ａを有するＳｉＯ₂などからなる絶縁物層７が積層されている。この絶縁物層７の開口部７ａは、導電性金属酸化物層５の開口部５ａよりも小さく、その開口部７ａの平面図示したときの開口部７ａの存在位置は、開口部５ａの中に含まれる。ＡｌＧａＮ層４の上に設けられたＮｉ，Ａｕの二重層からなるショットキーゲート電極Ｇは、この開口部７ａの中を前記絶縁層７の上面まで貫通している。すなわち、ショットキーゲート電極Ｇは、導電性金属酸化物層５に接触することなく、絶縁層７の上面に到達するまで形成されている。

この電界効果型トランジスタ１′の製造方法を説明する。最初に、有機金属気相成長（ＭＯＣＶＤ）法などによりサファイア基板上に半絶縁性ＧａＮ、続いてＡｌ_0.25Ｇａ_0.75Ｎをエピタキシャル成長させる。そしてこのエピ結晶の表面をアセトン中で煮沸、超音波洗浄を行い、その後メタノール、脱イオン水により洗浄し表面の脱脂を行う。
続いてウェハーをスパッタ装置のチャンバー内に設置し、チャンバー内を５×１０^-6Ｔｏｒｒ以下の真空度に排気する。排気と同時にウェハーの温度を３００℃程度に加熱する。基板温度を３００℃に上げるのはスパッタ膜の結晶性を向上するためである。ただしこの温度は３００℃に限定されるものではなく、抵抗率が１０^-3Ω・ｃｍ以下になる温度であれば特に限定されるものではない。

スパッタリングのターゲットは、ＺｎＯに３重量％Ａｌ₂Ｏ₃を添加した焼結体を用い、Ａｒ雰囲気中にてＤＣマグネトロンスパッタを行い、導電性金属酸化物層５となるＺｎＯ：Ａｌ膜を形成する。膜厚は特に限定されるものではないが、あまり厚いと電極自身の抵抗分が大きくなるので、好ましくは１μｍ以下、さらに好ましくは０．１μｍ以下が望ましい。また、極端に薄いとアモルファスになることや、スパッタ時間やエッチング時間が短くなり、制御が困難になるので、好ましくは0.001μm以上、好ましくは0.01μm以上がよい。

続いて再度アセトン中で煮沸し、超音波洗浄を行い、メタノール、脱イオン水により洗浄し表面の脱脂を行う。上面に、プラズマＣＶＤ法によりＳｉＯ₂膜７を成膜し、フォトレジストでパターニングした後、ソース電極、ドレイン電極となる個所のＳｉＯ2膜７を沸酸で選択的にエッチングする。ＺｎＯ：Ａｌ層５が露出した後に、電子ビーム（ＥＢ）蒸着装置のチャンバー内にセットし、チャンバー内を５×１０^-5Ｔｏｒｒ以下の真空度に排気する。所定の真空度に到達後、Ｔｉ／Ａｌの蒸着を行い、蒸着終了後リフトオフ法によりＺｎＯ：Ａｌ上にソース電極Ｓ、ドレイン電極Ｇを形成する。このソース電極Ｓ、ドレイン電極Ｇを形成した状態を図４(a)に示す。

さらに素子分離のためのフォトリソグラフィを行う。前記レジストを用いてＳｉＯ₂層７、ＺｎＯ：Ａｌ膜５のエッチングを行った。エッチングは沸酸又はＨＣｌ水溶液で行ったが、その他アルカリ水溶液など用いても良く、ここでのエッチングはあまり精度を必要とすることはないので比較的早いエッチングレートでエッチングしても良い。ＳｉＯ₂、ＺｎＯ：Ａｌ膜を一部エッチングし、ＡｌＧａＮ層４表面が突出した後にＲＩＥによりＡｌＧａＮ層４をエッチングすることで素子分離を行った。この素子を分離した状態を図４(b)に示す。

その後窒素雰囲気中ＲＴＡ装置によりアニールを５００℃で１分間行った。このアニールはゲート金属形成用のフォトリソグラフィを行う前であればいつでもよく、特に順序を限定されるものではない。
次いでゲート金属形成用マスクによりフォトリソグラフィを行い、ゲート形成部が開口したパターンをレジスト８により形成し、さらにフォトリソグラフィにより開口部のより大きいレジストパターンを、感光性の異なるレジスト９により形成した。このようにして、開口部の大きさの異なる２層のレジスト層８，９を形成した。この２層のレジスト層８，９を形成した状態を図４(c)に示す。図４(d)で開口部の大きさの異なる２層のレジスト層８，９を形成した理由は、ゲート抵抗低減のＴ型ゲートを形成するためである。

レジスト層８の狭い方の開口部により、まずＳｉＯ₂層７のエッチングを沸酸により行った。
次いでエッチャントに浸すことにより、積層されているＺｎＯ：Ａｌ膜５を、ＡｌＧａＮ層４の表面が露出するまでエッチングした。この場合僅かに絶縁膜7より開口部が広くサイドエッチングされるようエッチャントに浸した。ここで、エッチャントとしてはウェットエッチングできれば酸、アルカリ水溶液のいずれでも良いが、液の均一性や安定性を考えると酢酸と酢酸ナトリウム、アンモニアと塩化アンモニウムなどの緩衝溶液で行うことが好ましい。さらにエッチングレートは極端に速くなければ限定されるものではないが好ましくは１０００Å／ｍｉｎ以下、さらには５００Å／ｍｉｎ以下であることが望ましい。本実施例においては酢酸と酢酸ナトリウムによる緩衝溶液によりエッチングを行い、エッチングレートは８００Å／ｍｉｎにて制御した。

このようにしてＳｉＯ₂層７の開口部７ａと、それより広いＺｎＯ：Ａｌ層５の開口部５ａとを形成した。このように開口部７ａと開口部５ａとが形成された状態を図４(d)に示す。
エッチング後、ゲート電極形成のため電子ビーム蒸着、抵抗加熱による蒸着によりＮｉ／Ａｕをセルフアラインメント法で積層し、リフトオフ法によりゲート電極Ｇを形成した。ゲート電極Ｇの形成された状態を図４(e)に示す。

このようにして、ＺｎＯ：Ａｌ膜をキャップ層とし、リセス構造を有するＡｌＧａＮ／ＧａＮ ＨＥＭＴを作製した。
以上のようにして作製したＨＥＭＴ構造のトランジスタの直流特性を同様に測定した。その結果第１の実施例と同様にＲＩＥによるゲート形成部へのダメージといった問題が回避でき、ゲートリーク電流の増大なく、リセス構造ＨＥＭＴが作製できた。さらに露出したＡｌＧａＮ表面部分が少ないため、表面準位、界面準位の問題が生じず電流コラプス現象を抑制することができた。また、Ｔ型ゲートを形成したことでゲート幅増大によるゲート抵抗の増大を抑えることができた。

以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。。

本発明の第１の実施形態における電界効果型トランジスタ１の構造を示す断面図である。 本発明の第１の実施形態における電界効果型トランジスタ１の製造工程図である。 本発明の第２の実施の形態における電界効果型トランジスタ１′の構造を示す断面図である。 本発明の第２の実施形態における電界効果型トランジスタ１′の製造工程図である。 図１の本発明の構造の電界効果型トランジスタ１を測定したドレイン電圧-ドレイン電流特性を示すグラフである。 従来の図７の構造の電界効果型トランジスタのドレイン電圧Ｖｄ-ドレイン電流Ｉｄ特性を示すグラフである。 従来のIII-Ｖ族材料の電界効果型トランジスタの基本的な構造図である。 オーミックコンタクト層として高濃度にｎ型にドーピングされたｎ⁺Ｇａ層１０を設けた、いわゆるリセス構造を有する電界効果型トランジスタの構造図である。

符号の説明

１ 電界効果型トランジスタ
２ サファイア基板
３ 半絶縁性ＧａＮ層
４ ＡｌＧａＮ層
５ 導電性金属酸化物層
５ａ 開口部
Ｓ オーミックソース電極
Ｄ オーミックドレイン電極
Ｇ ショットキーゲート電極
ＣＨ チャンネル層
６ レジスト層
７ 絶縁物層
７ａ 開口部
８ レジスト層
９ レジスト層

Claims (16)

1. Ｇａを含むIII-Ｖ族化合物半導体層と、ゲート電極、ソース電極、ドレイン電極とを有してなり、
   サファイアなどからなる基板上にノンドープＧａＮ層、その上にノンドープ及び／又はｎ型ＡｌＧａＮ層、さらにその上にキャップ層となるｎ型半導体層が形成され、該ｎ型半導体層上にオーミック電極となる前記ソース電極とドレイン電極が形成され、該ｎ型半導体層の一部分が開口され、その開口部に前記ＡｌＧａＮ層に接触するゲート電極が形成され、前記ｎ型半導体層が導電性金属酸化物層から成ることを特徴とする電界効果型トランジスタ。
2. 前記導電性金属酸化物層の材質がＺｎＯ及び／又はＩｎ₂Ｏ₃であることを特徴とする請求項１記載の電界効果型トランジスタ。
3. 前記導電性金属酸化物層は、Ａｌ，Ｇａ，ＩｎなどのIII族元素がドープされたＺｎＯからなり、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^-3Ωｃｍ以下であることを特徴とする請求項２記載の電界効果型トランジスタ。
4. 前記導電性金属酸化物層は、ＳｎなどのＩＶ族元素がドープされたＩｎ₂Ｏ₃からなり、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^--3Ωｃｍ以下であることを特徴とする請求項２記載の電界効果型トランジスタ。
5. 前記導電性金属酸化物層の上に、開口部を有する絶縁物層が積層され、該絶縁物層の開口部の存在領域は、前記導電性金属酸化物層の開口部の中に含まれ、かつ、該絶縁物層の開口部の大きさは、前記導電性金属酸化物層の開口部よりも小さく、前記ｎ型ＡｌＧａＮ層に接続するゲート金属が前記導電性金属酸化物層に接触することなく、前記絶縁物層の開口部を通してその表面まで形成されていることを特徴とする請求項１から請求項４のいずれかに電界効果型トランジスタ。
6. 前記絶縁物層がＳｉＯ₂又はＳｉ₃Ｎ₄からなることを特徴とする請求項５記載の電界効果型トランジスタ。
7. Ｇａを含むIII-Ｖ族化合物半導体層からなる電界効果型トランジスタの製造方法であって、
   Ｇａを含むIII-Ｖ族化合物半導体層上に導電性金属酸化物層を形成する工程と、
   該導電性金属酸化物層上にソース電極、ドレイン電極を形成する工程と、
   該導電性金属酸化物層上にフォトレジストによりゲート電極形成パターンをパターニングし、このフォトレジストによりIII-Ｖ族化合物半導体層が露出するまで導電性金属酸化物層のエッチングを行う工程と、
   続いて同じフォトレジストを用いて自己整合的にゲート金属をIII-Ｖ族化合物半導体層の上に設けることにより、リセスゲート構造を形成する工程とを含むことを特徴とする電界効果型トランジスタの製造方法。
8. 前記導電性金属酸化物層の形成を、真空蒸着法、化学気相成長法、スパッタリング法、電子ビーム蒸着法、分子線エピタキシー（ＭＢＥ）法、ゾル-ゲル法、エアロゾル法から選ばれるいずれかの薄膜形成法により行うことを特徴とする請求項７記載の電界効果型トランジスタの製造方法。
9. 前記導電性金属酸化物層のエッチングを酸又はアルカリ溶液によるウェットエッチングによって行うことを特徴とする請求項７又は請求項８記載の電界効果型トランジスタの製造方法。
10. 前記導電性金属酸化物層のエッチング溶液は、酢酸と酢酸ナトリウム、アンモニアと塩化アンモニウムなどの緩衝溶液であることを特徴とする請求項９記載の電界効果型トランジスタの製造方法。
11. 前記導電性金属酸化物層がＺｎＯ及び／又はＩｎ₂Ｏ₃であることを特徴とする請求項７記載の電界効果型トランジスタの製造方法。
12. 前記導電性金属酸化物層は、ＺｎＯにＡｌ，Ｇａ，ＩｎなどのIII族元素がドープされ、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^-3Ωｃｍ以下であることを特徴とする請求項１１記載の電界効果型トランジスタの製造方法。
13. 前記導電性金属酸化物層は、Ｉｎ₂Ｏ₃にＳｎなどのＩＶ族元素がドープされ、キャリア濃度が１０¹⁹／ｃｍ³以上、抵抗率が１０^--3Ωｃｍ以下であることを特徴とする請求項１１記載の電界効果型トランジスタの製造方法。
14. Ｇａを含むIII-Ｖ族化合物半導体層からなる電界効果型トランジスタの製造方法であって、
    Ｇａを含むIII-Ｖ族化合物半導体層上に導電性金属酸化物層を形成する工程と、
    該導電性金属酸化物上に絶縁物層を形成する工程と、
    該導電性金属酸化物層上にソース電極、ドレイン電極を形成する工程と、
    前記絶縁物層上にフォトレジストによりゲート電極形成パターンをパターニングし、このフォトレジストによりまず、絶縁物層のエッチングを行い開口部を形成する工程と、
    次いでIII-Ｖ族化合物半導体層が露出するまで前記導電性金属酸化物層のエッチングを行い、前記導電性金属酸化物層に、前記絶縁物層の開口部より広い開口部を形成する工程と、
    続いて同じフォトレジストを用いて自己整合的に、かつ導電性金属酸化物層に接触することなく、III-Ｖ族化合物半導体層上に接触するゲート金属を前記絶縁層の表面に達するまで形成することにより、リセスゲート構造を形成する工程とを含むことを特徴とする電界効果型トランジスタの製造方法。
15. 前記導電性金属酸化物層のエッチングを酸又はアルカリ溶液によるウェットエッチングによって行うことを特徴とする請求項１４記載の電界効果型トランジスタの製造方法。
16. 前記導電性金属酸化物層のエッチング溶液は酢酸と酢酸ナトリウム、アンモニアと塩化アンモニウムなどの緩衝溶液であることを特徴とする請求項１５記載の電界効果型トランジスタの製造方法。

Images