JP5202897B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5202897B2
JP5202897B2 JP2007193550A JP2007193550A JP5202897B2 JP 5202897 B2 JP5202897 B2 JP 5202897B2 JP 2007193550 A JP2007193550 A JP 2007193550A JP 2007193550 A JP2007193550 A JP 2007193550A JP 5202897 B2 JP5202897 B2 JP 5202897B2
Authority
JP
Japan
Prior art keywords
layer
electrode
field effect
effect transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007193550A
Other languages
English (en)
Other versions
JP2009032803A (ja
Inventor
慶太 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2007193550A priority Critical patent/JP5202897B2/ja
Priority to US12/179,896 priority patent/US20090026498A1/en
Publication of JP2009032803A publication Critical patent/JP2009032803A/ja
Priority to US13/110,230 priority patent/US20110217816A1/en
Application granted granted Critical
Publication of JP5202897B2 publication Critical patent/JP5202897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は電界効果トランジスタおよびその製造方法に関し、特に、窒化物半導体層とGZO層とのショットキ接合を有する電界効果トランジスタおよびその製造方法に関する。
窒化物を含む化合物半導体(窒化物半導体)としては、窒化ガリウム(GaN)を含む半導体装置(GaN半導体装置)が知られている。GaN半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ(HEMT)等のFET(電界効果トランジスタ)の開発が進められている。
FETのゲート電極やショットキダイオードのアノード電極には、ショットキ接合を有する電極(ショットキ電極)が用いられる。ショットキ電極においてはリーク電流が小さいことが求められる。リーク電流を低減するためにはショットキバリア高さを大きくすることが好ましい。このため、窒化物半導体とのショットキ電極には下から順にTi(チタン)/Pt(白金)/Au(金)、Ni(ニッケル)/AuまたはPt/Au等の仕事関数の大きい金属を窒化物半導体層に接触させる電極が用いられている。例えば特許文献1には、Ni/Auをショットキ電極とする技術が開示されている。なお、窒化物半導体としては、例えば、GaN、AlN(窒化アルミニウム)、InN(窒化インジウム)、GaNとAlNとの混晶であるAlGaN、GaNとInNとの混晶であるInGaN、GaNとAlNとInNとの混晶であるAlInGaN等がある。
特開2006−339453号公報
しかしながら、従来の窒化物半導体のショットキ接合においては、仕事関数の大きな金属をショットキ電極に用いても、ショットキバリア高さはほとんど変わらない。これは、窒化物半導体の表面のピンニング準位の影響と考えられる。このため、リーク電流の低減が難しい。さらに、窒化物半導体とショットキ電極との界面に不純物が残存し、逆バイアス印加時にリーク電流が大きくなる。そこで、本発明は、ショットキ接合のリーク電流を抑制することを目的とする。
上記課題を解決するため、本発明は、チャネル層を含む窒化物半導体層と、
該窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたガリウム酸化亜鉛層を含むショットキ電極と、前記チャネル層に接続して設けられたオーミック電極と、を具備し、前記ショットキ電極と接する前記窒化物半導体層はAlGaN、InAlN、InAlGaN又はGaNからなる層を含むことを特徴とする電界効果トランジスタ構成としている。この構成によれば、ショットキ接合における逆方向電流のリーク電流を抑制し、順方向電流の理想係数を1に近づけることができる。
上記構成において、前記ショットキ電極は、ガリウム酸化亜鉛層上にバリア層を介してAu電極層を有する構成とすることができる。この構成によれば、ショットキ電極を低抵抗化することができる。
上記構成において、前記バリア層はニッケルである構成とすることができる。また、上記構成において、前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかである構成とすることができる。
本発明は、チャネル層を含む窒化物半導体層に接するガリウム酸化亜鉛層を含むショットキ電極を形成する工程と、前記チャネル層に接続するオーミック電極を形成する工程と、前記ガリウム酸化亜鉛層を形成した後に不活性ガス雰囲気中で熱処理する工程と、を具備し、前記窒化物半導体層は前記ショットキ電極と接するAlGaN、InAlN、InAlGaN又はGaNからなる層を含むことを特徴とする電界効果トランジスタの製造方法である。本発明によれば、ショットキ接合における逆方向電流のリーク電流を抑制し、順方向電流の理想係数を1に近づけることが可能な電界効果トランジスタの製造方法を提供することができる。
上記構成において、前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層上にバリア層を介してAu電極層を形成する工程を含む構成とすることができる。この構成によれば、電極を低抵抗化することができる。
上記構成において、前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかである構成とすることができる。
上記構成において、前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層を前記窒化物半導体層上に形成する工程と、前記熱処理する工程の後に、ショットキ電極を形成すべき領域以外の前記ガリウム酸化亜鉛層を除去する工程と、を含む構成とすることができる。この構成によれば、ショットキ電極とオーミック電極との間の窒化物半導体層内の欠陥層の発生を抑制することができる。よって、よりリーク電流を抑制することができる。
上記構成において、前記ショットキ電極を形成する工程は、真空蒸着法およびスパッタリング法のいずれかを用い前記ガリウム酸化亜鉛層を含む層を形成する工程を含む構成とすることができる。
本発明によれば、窒化物半導体層とガリウム酸化亜鉛層とのショットキ接合を形成することにより、ショットキ接合の逆方向電流のリーク電流を抑制し、順方向電流の理想係数を1に近づけることができる。
以下、本発明の実施例を図面を参照に説明する。
図1は作製したFETの製造工程を示す断面図である。図1(a)を参照に、サファイア基板10上に、MOCVD(Metal Organic Chemical Vapor Deposition)法を用い、窒化物半導体層として、膜厚が2μmのアンドープGaN電子走行層12、その上に膜厚が25nmのアンドープのAl0.25Ga0.75N電子供給層14を形成した。図1(b)を参照に、素子分離領域をエッチングした(不図示)。電子走行層12内の2次元電子ガス(チャネル層)に電気的に接続する一対のオーミック電極としてTi/Alのソース電極16およびドレイン電極18を蒸着法およびリフトオフ法を用い形成した。図1(c)を参照に、膜厚が約50nmのGZO(ガリウム酸化亜鉛)層22を電子供給層14上に真空蒸着法およびリフトオフ法を用い形成した。真空蒸着に用いた蒸着材料は、ZnO(酸化亜鉛):Ga(酸化ガリウム)が94.5:5.5重量%であり、EB(Electron Beam)を用い蒸着を行った。GZO層22上に膜厚が約80nmのNiからなるバリア層23、バリア層23上に膜厚が約100nmのAu電極層24を真空蒸着法およびリフトオフ法を用い形成した。
これにより、GZO層22、バリア層23およびAu電極層24からなるゲート電極20が形成される。図1(d)を参照に、窒素雰囲気中で熱処理温度が350℃、熱処理時間が30分のアニール(熱処理)を行った。
比較例として、ゲート電極20にGZO層22を有さず、Ni/Auが電子供給層14上に直接形成されたサンプルを作成した。実施例1と比較例とは、図1(c)において、ゲート電極20を形成する前に分割した。比較例は、GZO層22は形成せず、バリア層23およびAuを形成した。実施例1は、前述のように、GZO層22、バリア層23およびAu電極層24を形成した。その後、実施例1と比較例とは同じ工程を行った。
図2(a)は、比較例において350℃で30分の熱処理後のゲート順方向特性、図2(b)はゲート逆方向特性を示す図である。電流はゲート電極単位面積あたりの電流を示している。図3(a)および図3(b)は、実施例1の熱処理前のゲート順方向および逆方向特性を示す図である。図4(a)および図4(b)は、実施例1において350℃で30分の熱処理後のゲート順方向および逆方向特性を示す図である。ここで、各図で複数の曲線はウエハ内の数点のFETの各特性を示している。
図2(a)、図3(a)および図4(a)の比較より、比較例の熱処理後の順方向電流は、実施例1の熱処理前の順方向特性と同程度である。これらでは、順方向電流が低電圧から流れ始めている。一方、実施例1の熱処理後では、低電圧での電流が数桁減少しており、順方向電流は電圧が0.5V以上で流れ始めている。これは、実施例1の熱処理後では、比較例の熱処理後および実施例1の熱処理前よりショットキバリアが高くなったためと考えられる。また、実施例1の熱処理後では、順方向電流の傾きが大きくなっており、ショットキ接合の理想係数が1に近づいている。
図2(b)、図3(b)、図4(b)の結果より、実施例1の熱処理前の逆方向電流は、比較例に対し2桁ほど小さい。実施例1の熱処理後は熱処理前に比べ、さらに4桁以上逆方向電流が減少している。なお、電流が10−7A/cm程度以下のデータは測定限界以下のため正しく測定されていない。このように、実施例1は、熱処理によりリーク電流が大幅に減少している。これも、熱処理によりショットキバリアが高くなったためと考えられる。
実施例1の熱処理前の逆方向電流(図3(b)参照)は、比較例の熱処理後(図2(b)参照)に比べ、逆方向電流が小さい。しかしながら、FETの実用レベルとして不十分である。また、実施例1の熱処理前の順方向電流(図3(a)参照)は、熱処理後の比較例(図2(a)参照)に比べ、同程度である。以上より、実施例1においても熱処理を行わない場合は、十分なゲート電流−電圧特性は得られない。一方、図4(a)および図4(b)のように、実施例1において熱処理することにより、ゲート順方向および逆方向電流のリーク電流を抑制し、理想に近いゲート電流−電圧特性を得ることができる。
以上のように、ショットキ電極の半導体層と接する金属をGZOとし、熱処理することで、ショットキ特性が大きく改善した。この理由は明確ではないが、例えば以下のように考えられる。
図5を参照に、AlGaN電子供給層14表面には欠陥層30が形成されている。逆方向電流は図5中矢印のようにソース電極16から2次元電子ガス(2DEG)13を介しゲート電極20に流れる。図6(a)および図6(b)は逆方向電圧を印加したときのゲート電極20下のエネルギーバンド図である。理想的には図6(a)のようにゲート電極20と電子走行層12との間には、電子供給層14がバリアとなり、リーク電流は小さいはずである。しかしながら、電子供給層14の表面に欠陥層が形成されると、図6(b)のように、電子供給層14の表面に準位34が形成される。このため、バンドが曲がりバリアの幅が小さくなってしまう。このため、電子がトンネリングしてしまいリーク電流が大きくなる。
欠陥層30が形成される原因としては、電子供給層14の表面近傍が酸化し酸化層となることが考えられる。実施例1によれば、GZO層22が電子供給層14の表面に形成された酸化層をゲッタリングすることにより、欠陥層中の酸素による欠陥が消滅したと考えられる。または、欠陥層30が形成される原因として、電子供給層14の表面近傍の窒素が抜けてしまうことが考えられる。実施例1によれば、GZO層22が電子供給層14の表面からの窒素抜けを抑制することにより、欠陥層が形成されないことが考えられる。このように、欠陥層30は酸化層に起因する、窒素抜けに起因する、または両者に起因するものと考えられる。
いずれにしても、図5において、ゲート電極20の電子供給層14に接する膜をGZO層22とし熱処理する。これにより、図6(b)のような欠陥による準位34は消失し、図6(a)のように、理想的なショットキ接合を得ることができる。よって、順方向電流および逆方向電流のリーク電流が減少したものと考えられる。
実施例2はゲート電極20の形成方法が異なる例である。図7(a)から図7(d)は実施例2に係るFETの製造工程を示す断面図である。図7(a)を参照に、GZO層22をAlGaN電子供給層14上の全面に形成する。
図7(b)を参照に、GZO層22の一部を除去し電子供給層14を露出させる。露出した電子供給層14上にソース電極16およびドレイン電極18を形成する。図7(c)を参照に、GZO層22上にバリア層23としてNiを80nm、Au電極層24を100nm形成する。窒素雰囲気中で熱処理を行う。GZO層22により電子供給層14表面の欠陥層の発生が抑制される。図7(d)を参照に、ゲート電極となるべき領域以外のGZO層22を除去する。以上によりゲート電極20が形成され、実施例2に係るFETが完成する。
実施例2においては、ソース電極16とドレイン電極18との間(つまりショットキ電極とオーミック電極の間)の電子供給層14の欠陥層の発生も抑制することができる。
実施例1および実施例2は電子供給層14としてAlGaNを用いた場合の例であったが、窒化物半導体層の表面は酸化しやすく、窒素が離脱しやすい。よって、ショットキ電極20として、窒化物半導体層に接してGZO層22を設けることにより、ショットキ特性を改善することができる。
特に、AlGaN、InAlN、InAlGaNやGaNはショットキ接合によく用いられる半導体層である。よって、窒化物半導体層は、GZO層22と接するAlGaN、InAlN、InAlGaN又はGaNからなる層を含むことが好ましい。これらの窒化物半導体層においても、GZO層22を形成することにより、ショットキ特性を改善することができる。AlGaNは特に表面が酸化し易いため、AlGaN上にショットキ電極を形成する場合は、GZO層22を設けることが特に好ましい。
ショットキ電極は、GZO層22のみであってもよいが、接触抵抗を低減するために、GZO層22上にバリア層23を介しAu電極層24を設けることが好ましい。なお、バリア層23はNiに限られず、GZO層22とAu電極層24とのバリアとして機能する材料であればよい。
GZO層22は、真空蒸着法以外にもスパッタリング法、MOVPE(Metal Organic Vepor Phase Epitaxy)法、MBE(Molecular Beam Epitaxy)、MOCVD法、CVD法、PXD(パルス励起堆積法)により形成することができる。
また、窒化物半導体層の表面を酸化させないためには、熱処理を行う工程は、酸素を含まない不活性ガス雰囲気中で行うことが好ましい。不活性ガスとしては、N(窒素)、Ne(ネオン)、He(ヘリウム)、Ar(アルゴン)等を用いることができる。さらに、熱処理中の窒素の離脱を抑制するためには、不活性ガスは、窒素ガスであることがこのましい。さらに、良好なショットキ特性を得るためには、熱処理温度は250℃〜550℃で行うことが好ましい。
ソース電極およびドレイン電極(一対のオーミック電極)が窒化物半導体層上に形成された横型FET以外にも、ソース電極が窒化物半導体層上、ドレイン電極が窒化物半導体層の下に形成された縦型FETに本発明のショットキ電極を用いることができる。また、FET以外にもショットキダイオード等、ショットキ接合を用いる半導体装置に本発明のショットキ電極を用いることができる。
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)から図1(d)は実施例1において作製したサンプルの製造工程を示す断面図である。 図2(a)および図2(b)は比較例の熱処理後のゲートI−V特性を示す図である。 図3(a)および図3(b)は実施例1の熱処理前のゲートI−V特性を示す図である。 図4(a)および図4(b)は実施例1の熱処理後のゲートI−V特性を示す図である。 図5はリーク電流の推定される原因を示す図である。 図6(a)および図6(b)はゲート電極下のエネルギーバンド図である。 図7(a)から図7(d)は実施例2に係るFETの製造工程を示す断面図である。
符号の説明
10 基板
12 電子走行層
14 電子供給層
16 ソース電極
18 ドレイン電極
20 ゲート電極
22 GZO層
23 バリア層
24 Au電極層
30 酸化層
32 ゲッタリング層

Claims (9)

  1. チャネル層を含む窒化物半導体層と、
    該窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたガリウム酸化亜鉛層を含むショットキ電極と、
    前記チャネル層に接続して設けられたオーミック電極と、を具備し、
    前記ショットキ電極と接する前記窒化物半導体層はAlGaN、InAlN、InAlGaN又はGaNからなる層を含むことを特徴とする電界効果トランジスタ。
  2. 前記ショットキ電極は、ガリウム酸化亜鉛層上にバリア層を介してAu電極層を有することを特徴とする請求項1記載の電界効果トランジスタ。
  3. 前記バリア層はニッケルであることを特徴とする請求項2記載の電界効果トランジスタ。
  4. 前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかであることを特徴とする請求項1記載の電界効果トランジスタ。
  5. チャネル層を含む窒化物半導体層に接するガリウム酸化亜鉛層を含むショットキ電極を形成する工程と、
    前記チャネル層に接続するオーミック電極を形成する工程と、
    前記ガリウム酸化亜鉛層を形成した後に不活性ガス雰囲気中で熱処理する工程と、を具備し、
    前記窒化物半導体層は前記ショットキ電極と接するAlGaN、InAlN、InAlGaN又はGaNからなる層を含むことを特徴とする電界効果トランジスタの製造方法。
  6. 前記ショットキ電極を形成する工程は、前記ガリウム酸化亜鉛層上にバリア層を介してAu電極層を形成する工程を含むことを特徴とする請求項記載の電界効果トランジスタの製造方法。
  7. 前記不活性ガスは窒素、ヘリウム、ネオンおよびアルゴンのいずれかであることを特徴とする請求項記載の電界効果トランジスタの製造方法。
  8. 前記ショットキ電極を形成する工程は、
    前記ガリウム酸化亜鉛層を前記窒化物半導体層上に形成する工程と、
    前記熱処理する工程の後に、ショットキ電極を形成すべき領域以外の前記ガリウム酸化亜鉛層を除去する工程と、を含むことを特徴とする請求項記載の電界効果トランジスタの製造方法。
  9. 前記ショットキ電極を形成する工程は、真空蒸着法およびスパッタリング法のいずれかを用い前記ガリウム酸化亜鉛層を含む層を形成する工程を含むことを特徴とする請求項記載の電界効果トランジスタの製造方法。
JP2007193550A 2007-07-25 2007-07-25 電界効果トランジスタおよびその製造方法 Expired - Fee Related JP5202897B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007193550A JP5202897B2 (ja) 2007-07-25 2007-07-25 電界効果トランジスタおよびその製造方法
US12/179,896 US20090026498A1 (en) 2007-07-25 2008-07-25 Field effect transistor and method for fabricating the same
US13/110,230 US20110217816A1 (en) 2007-07-25 2011-05-18 Field effect transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193550A JP5202897B2 (ja) 2007-07-25 2007-07-25 電界効果トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2009032803A JP2009032803A (ja) 2009-02-12
JP5202897B2 true JP5202897B2 (ja) 2013-06-05

Family

ID=40294474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193550A Expired - Fee Related JP5202897B2 (ja) 2007-07-25 2007-07-25 電界効果トランジスタおよびその製造方法

Country Status (2)

Country Link
US (2) US20090026498A1 (ja)
JP (1) JP5202897B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101450263B1 (ko) 2013-07-15 2014-10-22 전북대학교산학협력단 쇼트키 다이오드 및 그 제조방법
JP6292104B2 (ja) 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
CN107221498A (zh) * 2017-06-14 2017-09-29 成都海威华芯科技有限公司 一种含InGaN插入层的增强型GaN_HEMT制备方法
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181304A (ja) * 1988-09-22 1990-07-16 Nippon Soken Inc 酸化亜鉛系透明導電膜およびその製膜方法
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US7145412B2 (en) * 2000-08-25 2006-12-05 N Gimat Co. Electronic and optical devices and methods of forming these devices
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
KR100647278B1 (ko) * 2003-10-27 2006-11-17 삼성전자주식회사 III - V 족 GaN 계 화합물 반도체 및 이에적용되는 p-형 전극
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP5076278B2 (ja) * 2005-03-14 2012-11-21 日亜化学工業株式会社 電界効果トランジスタ
US7723154B1 (en) * 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI379438B (en) * 2007-03-02 2012-12-11 Miin Jang Chen Zinc-oxide-based semiconductor light-emitting device and method of fabricating the same

Also Published As

Publication number Publication date
US20110217816A1 (en) 2011-09-08
JP2009032803A (ja) 2009-02-12
US20090026498A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP5183913B2 (ja) 半導体装置の製造方法
JP4221697B2 (ja) 半導体装置
TWI431770B (zh) 半導體裝置及製造其之方法
JP5737948B2 (ja) ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US9842905B2 (en) Semiconductor device and method for fabricating the same
JP2007149794A (ja) 電界効果トランジスタ
JP2007273545A (ja) 半導体装置及びその製造方法
JP2002359256A (ja) 電界効果型化合物半導体装置
JP2010045343A (ja) 半導体デバイス
JP2009059945A (ja) 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US20070194295A1 (en) Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region
JP4134575B2 (ja) 半導体装置およびその製造方法
JP2011210751A (ja) Iii族窒化物半導体素子、iii族窒化物半導体素子の製造方法、および電子装置
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP4906023B2 (ja) GaN系半導体装置
JP5871785B2 (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
US7238970B2 (en) Semiconductor device and method for fabricating the same
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
JP2015165530A (ja) 半導体装置および半導体装置の製造方法
JP2006100455A (ja) 窒化物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees