JP4920836B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP4920836B2
JP4920836B2 JP2001230365A JP2001230365A JP4920836B2 JP 4920836 B2 JP4920836 B2 JP 4920836B2 JP 2001230365 A JP2001230365 A JP 2001230365A JP 2001230365 A JP2001230365 A JP 2001230365A JP 4920836 B2 JP4920836 B2 JP 4920836B2
Authority
JP
Japan
Prior art keywords
oxide
layer
semiconductor
light emitting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001230365A
Other languages
English (en)
Other versions
JP2003046081A (ja
Inventor
雅司 川崎
肇 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001230365A priority Critical patent/JP4920836B2/ja
Publication of JP2003046081A publication Critical patent/JP2003046081A/ja
Application granted granted Critical
Publication of JP4920836B2 publication Critical patent/JP4920836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する利用分野】
本発明は半導体素子に関する。
【０００２】
【従来の技術】
従来より、様々な機能を有する電子デバイスにおいては、Ｓｉに代表されるIV族半導体やＧａＡｓなどのIII−V族化合物半導体が多く用いられてきた。特に最近では、産業利用上更に高付加価値な半導体デバイスを製造する目的で、ワイドギャップ半導体の結晶成長およびデバイス技術が急速に発展している。このような半導体材料には、６Ｈ−ＳｉＣ、ＺｎＳｅ、ＧａＮなどがあり、いずれもバンドギャップが３ｅＶを超え、耐電圧性や短波長発光などの特長を有するデバイスが実用化されつつある。
【０００３】
一方、酸化物材料は、誘電性、磁性、超伝導性など従来の半導体材料では実現出来ない多くの機能を持ち、また半導体材料としても既存材料の特質を補って余りある可能性を有している。酸化物材料の中でも酸化亜鉛（ＺｎＯ）は、実用的なキャリア移動度と導電率制御性を有する透明導電性酸化物であり、従来から透明導電膜として利用されてきた他、最近では本発明者らが発明した透明トランジスタ（特開２０００−１５０９００号公報参照）によって液晶等の表示デバイスの高性能化に寄与することが期待されている。
【０００４】
また、ＺｎＯは紫外領域に相当するバンドギャップ（約３.２ｅＶ）を有する直接遷移型半導体であり、励起子結合エネルギーが６０ｍｅＶと極めて高く、室温においても励起子発光が観察されるため、これを利用すれば現在実用化されているＧａＮやＺｎＳｅよりも高効率・低消費電力な発光デバイスを実現出来る。
【０００５】
ＺｎＯは従来p型の導電型制御が困難とされてきたが、山本らによって発明された同時ドーピング法により低抵抗ｐ−ＺｎＯを得る技術が特開２００１−４８６９８において開示されている。
【０００６】
また、Xin-Li GuoらはＮ２Oプラズマを用いてアクセプタドーピングしたｐ−ＺｎＯを適用しＺｎＯホモ接合発光ダイオードを作製している（Jpn.J.Appl.Phys. Vol.40（2001）pp.L177）。
【０００７】
ところで、ＺｎＯデバイスの製造においては、ガラス基板あるいはサファイア基板が一般的に用いられてきた。しかし、ガラス基板は非結晶性基板であることおよび成膜温度の制限によって、平坦かつ高品質な単結晶薄膜を得ることは出来ない。また、サファイア基板を用いた場合においても、ＺｎＯ薄膜との間には約１８％の格子不整合が存在するため結晶粒界や配向のゆらぎが存在し、高品質な単結晶薄膜を得ることは困難であった。
【０００８】
従来より、そのようなＺｎＯ薄膜の結晶性を改善した半導体素子としては、特開２０００−２７７５３４号公報に開示されたものがある。この特開２０００−２７７５３４号公報の半導体素子は、格子不整合が極めて小さい基板上にＺｎＯおよびＧａＮなどのワイドギャップ半導体が形成されており、結晶性および特性に優れた半導体デバイスである。
【０００９】
【発明が解決しようとする課題】
ところで、従来の半導体素子の一例である電界効果トランジスタやｐｎ接合発光素子などでは、その結晶性のみならず、キャリアの生成および輸送に関与する接合界面の品質が重要となっている。しかしながら、その接合界面の品質が十分に改善されていないため、本来ＺｎＯが有する性能を十分発揮することが出来ないという問題があった。
【００１０】
また、発光素子に関しては、上記の従来例で示されたｐ型ＺｎＯおよび発光ダイオードの特性は、移動度、導電率制御、更には製造工程における再現性などにおいて産業利用上実用的なレベルにあるとはいい難い。
【００１１】
そこで、本発明の課題は、半導体層の性能を十分に発揮することができる半導体素子を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体素子は、
エピタキシャル成長で形成された酸化亜鉛系または窒化物系半導体層と、上記半導体層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物障壁層とから成る積層構造を備え、
上記半導体層と上記酸化物障壁層との間に電圧を印加することによって、上記酸化物障壁層に接する上記半導体層の界面に高移動度のキャリアガスを生ぜしめることを特徴としている。
【００１３】
上記構成の半導体素子によれば、上記酸化物障壁層に接する上記半導体層の界面をエピタキシャル成長で形成しているから、欠陥等に起因する界面準位を生じにくく、半導体層と酸化物障壁層との界面が清浄になる。従って、上記酸化物障壁層に接する半導体層の界面に、高濃度、高移動度のキャリアガスを生ぜしめることが出来て、半導体層が有する性能を十分に発揮することが出来る。
【００１４】
また、上記半導層の特質を十分に生かせるので、付加価値を高めることが出来る。
【００１５】
一実施形態の半導体素子は、上記半導体層が、ＺｎＯ、ＭｇＸＺｎ１−ＸＯおよびＣｄＸＺｎ１−ＸＯのうちの少なくとも１つの酸化物より成っている酸化亜鉛系半導体層である。
【００１６】
一実施形態の半導体素子は、上記半導体層が、ＧａＮ、ＡｌＸＧａ１−ＸＮ、ＩｎＸＧａ１−ＸＮおよびＡｌＸＩｎ１−ＸＮのうちの少なくとも１つの窒化物より成っている窒化物系半導体層である。
【００１７】
一実施形態の半導体素子は、上記半導体層と上記酸化物障壁層との界面における格子不整合率が５％以下である。
【００１８】
上記実施形態の半導体素子によれば、上記半導体層と上記酸化物障壁層との界面における格子不整合率が５％以下であるから、清浄な界面を有する積層構造を作製することが出来る。
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
また、本発明の半導体素子は、
エピタキシャル成長で形成された酸化亜鉛系酸化物半導体チャネル層と、
上記酸化物半導体チャネル層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
上記酸化物ゲート絶縁層上に形成されたゲート電極と、
上記酸化物半導体チャネル層上に形成されたソース電極と、
上記酸化物半導体チャネル層上に形成されたドレイン電極とを備え、
上記酸化物ゲート絶縁層に接する上記酸化物半導体チャネル層の界面に生じた高移動度な２次元キャリアガスの流れを制御して電界効果型のトランジスタ動作を得ることを特徴としている。
【００２６】
上記構成の半導体素子によれば、上記酸化物ゲート絶縁層に接する上記酸化物半導体チャネル層の界面をエピタキシャル成長で形成しているから、欠陥等に起因する界面準位を生じにくく、酸化物半導体チャネル層と酸化物ゲート絶縁層との界面が清浄になる。従って、上記酸化物ゲート絶縁層に接する酸化物半導体チャネル層の界面に、高濃度、高移動度のキャリアガスを生ぜしめることが出来て、酸化物半導体チャネル層が有する性能を十分に発揮することが出来る。
【００２７】
また、上記酸化物半導体チャネル層の特質を十分に生かせるので、付加価値を高めることが出来る。
【００２８】
また、上記半導体素子を、例えば電界効果トランジスタ等の半導体スイッチング素子に適用した場合、電界効果によって酸化物半導体チャネル層の界面に生じる２次元的なキャリアガスの移動度を飛躍的に向上させることが出来て、高速スイッチング動作を可能にすることが出来る。
【００２９】
また、欠陥準位を低減した清浄な界面を形成出来るから、印加するゲート電圧を低くすることが出来て、消費電力を低減することができる。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
一実施形態の半導体素子は、上記酸化物半導体チャネル層が、ＺｎＯ、ＭｇＸＺｎ１−ＸＯおよびＣｄＸＺｎ１−ＸＯのうちの少なくとも１つの酸化物半導体より成っている。
【００４１】
上記実施形態の半導体素子は、例えば、開口率の高いディスプレイデバイスに使用した場合、上記酸化物半導体チャネル層が、ＺｎＯ、ＭｇｘＺｎ１−ＸＯおよびＣｄｘＺｎ１−ＸＯのうちの少なくとも１つの酸化物半導体より成っているから、開口率の高いディスプレイデバイスを高速に動作させることが出来る。
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
また、本発明の半導体素子は、
エピタキシャル成長で形成された酸化亜鉛系酸化物半導体発光層と、
上記酸化物半導体発光層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
上記酸化物ゲート絶縁層上に形成されたゲート電極と、
上記酸化物半導体発光層上に形成された第１，第２電極とを備え、
上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が反転状態となるように、上記ゲート電極および上記第１電極に電圧印加し、且つ、上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が蓄積状態となるように、上記ゲート電極および上記第２電極に電圧印加することにより、上記酸化物半導体発光層中の発光領域に電子および正孔ガスを注入して発光を得ることを特徴としている。
【００４７】
上記構成の半導体素子によれば、上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面をエピタキシャル成長で形成しているから、欠陥等に起因する界面準位を生じにくく、酸化物半導体発光層と酸化物ゲート絶縁層との界面が清浄なる。従って、上記酸化物半導体発光層が有する性能を十分に発揮することが出来る。
【００４８】
また、上記酸化物半導体発光層の特質を十分に生かせるので、付加価値を高めることが出来る。
【００４９】
また、上記半導体素子を、例えば発光ダイオードやレーザダイオード等の半導体発光素子に適用した場合、酸化物ゲート絶縁層に接する酸化物半導体発光層の界面に電界効果で反転状態を形成し、酸化物半導体発光層と伝導型の異なる高移動度キャリアを高密度に生成することが出来る。
【００５０】
また、そのような反転層によるキャリア生成は、ＺｎＯなどのように産業利用上付加価値の高い光学特性を有しているにもかかわらず、両伝導型を作製することが困難な半導体材料に極めて有効である。
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
また、本発明の半導体素子は、
エピタキシャル成長で形成された酸化亜鉛系酸化物半導体発光層と、
上記酸化物半導体発光層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
上記酸化物ゲート絶縁層上に形成されたゲート電極と、
上記酸化物半導体発光層において上記酸化物ゲート絶縁層と反対側の表面下に形成された第１電極と、
上記酸化物半導体発光層において上記酸化物ゲート絶縁層と反対側の表面下に形成され、上記第１電極よりも大きな面積を有する第２電極とを備え、
上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が反転状態となるように、上記ゲート電極および上記第１電極に電圧印加することによって、上記酸化物半導体発光層と反対の導電型のキャリアガスを生成し、
上記第１電極と上記第２電極の間に電圧印加することによって、上記酸化物半導体発光層中の発光領域に電子および正孔を注入して発光を得ることを特徴としている。
【００５７】
上記構成の半導体素子によれば、上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面をエピタキシャル成長で形成しているから、欠陥等に起因する界面準位を生じにくく、酸化物半導体発光層と酸化物ゲート絶縁層との界面が清浄になる。従って、上記酸化物半導体発光層が有する性能を十分に発揮することが出来る。
【００５８】
また、上記酸化物半導体発光層の特質を十分に生かせるので、付加価値を高めることが出来る。
【００５９】
また、上記半導体素子を、例えば発光ダイオードやレーザダイオード等の半導体発光素子に適用した場合、酸化物ゲート絶縁層に接する酸化物半導体発光層の界面に電界効果で反転状態を形成し、酸化物半導体発光層と伝導型の異なる高移動度キャリアを高密度に生成することが出来る。
【００６０】
また、そのような反転層によるキャリア生成は、ＺｎＯなどのように産業利用上付加価値の高い光学特性を有しているにもかかわらず、両伝導型を作製することが困難な半導体材料に極めて有効である。
【００６１】
一実施形態の半導体素子は、上記第１電極は円板形状であり、上記第１電極を取り囲むように上記第２電極が形成されていて、上記第２電極の面積は上記第１電極の面積の１０倍以上である。
【００６２】
一実施形態の半導体素子は、面発光型であって、
上記第１電極は、上記酸化物半導体発光層から発せられた光を反射する多層構造を有し、
上記第１電極および上記酸化物ゲート絶縁層は上記酸化物半導体発光層より屈折率が低く、
上記ゲート電極が上記酸化物半導体発光層からの発光に対して透過性を有して、
上記酸化物半導体発光層から発せられた光を、上記第１電極と上記酸化物ゲート絶縁層との間において共振増幅して上記ゲート電極から放出する。
【００６３】
一実施形態の半導体素子は、面発光型であって、
上記酸化物半導体発光層の上記第１電極近傍の領域に、上記酸化物半導体発光層の光を反射する導電性の多層構造が設けられ、
上記第１電極および上記酸化物ゲート絶縁層は上記酸化物半導体発光層より屈折率が低く、
上記ゲート電極が上記酸化物半導体発光層からの発光に対して透過性を有して、
上記酸化物半導体発光層から発せられた光を、上記第１電極と上記酸化物ゲート絶縁層との間において共振増幅して上記ゲート電極から放出する。
【００６４】
一実施形態の半導体素子は、端面発光型であって、上記酸化物半導体発光層の側面に平行な一対の共振器面を設けると共に、上記共振器面に上記酸化物半導体発光層からの発光に対する反射膜を隣接させて、上記酸化物半導体発光層から発せられた光を上記共振器面で共振増幅して上記反射膜の少なくとも一方から放出する。
【００６５】
一実施形態の半導体素子は、上記酸化物半導体発光層が、光またはキャリアの閉じ込め機構を有する多層構造より成ることを特徴としている。
【００６６】
一実施形態の半導体素子は、上記酸化物半導体発光層の多層構造が、井戸層および障壁層から成る量子井戸構造を含むことを特徴としている。
【００６７】
一実施形態の半導体素子は、上記酸化物半導体発光層が、ＺｎＯ、ＭｇＸＺｎ１−ＸＯおよびＣｄＸＺｎ１−ＸＯのいずれか１つの酸化物半導体層より成っている。
【００６８】
【００６９】
一実施形態の半導体素子は、
ＲＡＢＯ４またはＲＡＯ３（ＢＯ）ｎ
Ｒ：ＳｃおよびＩｎの中から選択した少なくとも１つ
Ａ：Ａｌ、ＦｅおよびＧａの中から選択した少なくとも１つ
Ｂ：Ｍｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、ＺｎおよびＣｄの中から
選択した少なくとも１つ
で示される構造の絶縁体化合物である絶縁性基板を備えている。
【００７０】
一実施形態の半導体素子は、上記絶縁体化合物の構造を示す上記ＲＡＢＯ４は、ＳｃＡｌＭｇＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＣｏＯ４、ＳｃＡｌＣｏＯ４、ＳｃＧａＺｎＯ４およびＳｃＡｌＺｎＯ４の中から選択した１つであり、上記絶縁体化合物の構造を示す上記ＲＡＯ３（ＢＯ）nは、ＳｃＧａＯ３（ＺｎＯ）nおよびＳｃＡｌＯ３（ＺｎＯ）nの中から選択した１つである。
【００７１】
【発明の実施の形態】
以下、本発明の半導体素子を図示の実施の形態により詳細に説明する。
【００７２】
（実施形態１）
図１に、本発明の実施形態１の光学素子の模式断面図を示す。この半導体素子は、エピタキシャル成長で形成された半導体層１１と、この半導体層１１上にエピタキシャル成長で形成された酸化物障壁層１２とを備えている。上記酸化物障壁層１２のバンドギャップは、半導体層１１のバンドギャップに比べて広くなっている。また、上記半導体素子は、半導体層１１の図中下面に接するオーミック電極１４と、酸化物障壁層１２の図中上面に接するゲート電極１３とを備えている。
【００７３】
上記構成の半導体素子において、オーミック電極１４およびゲート電極１３を介して電圧を半導体層１１および酸化物障壁層１２に印加した場合、電界効果によって、酸化物障壁層１２に接する半導体層１１の界面には、図３（ａ），（ｂ）、図４（ａ），（ｂ）および図５（ａ），（ｂ）に示すような状態が形成される。なお、図３（ａ）、図４（ａ）および図５（ａ）はｐ型半導体の場合を示し、図３（ｂ）、図４（ｂ）および図５（ｂ）はｎ型半導体の場合を示す。
【００７４】
図３（ａ），（ｂ）に示すように、正電圧を印加すると、半導体層１１の界面には半導体層１１の多数キャリアが蓄積する。
【００７５】
図４（ａ），（ｂ）に示すように、負電圧を印加すると、半導体層１１の界面には空乏層が形成される。
【００７６】
図５（ａ），（ｂ）に示すように、大きな負電圧を印加すると、半導体層１１の界面には、半導体層１１の少数キャリアによる反転層が形成される。
【００７７】
なお、ここではオーミック電極１４を半導体層１１と同じ極性の電位とした場合を正電圧と定義し、上記蓄積状態による多数キャリア、および、反転状態による少数キャリアをいずれもキャリアガスと呼んでいる。
【００７８】
このような電界効果によって生成されたキャリアガスは散乱の影響を受けにくく、移動度が飛躍的に向上する。
【００７９】
次に、上記半導体素子の各層の構成材料について説明する。
【００８０】
上記のような高移動度のキャリアガスを生成するためには、キャリアを捕獲するような欠陥などに起因する界面準位を極力減少させる必要がある。そのためには半導体層１１と酸化物障壁層１２について積層面内の格子不整合が極力小さい組み合わせを選択し、且つ、半導体層１１の界面がエピタキシャル成長によって形成されることが重要である。
【００８１】
図２に、上記半導体層１１として用いられる半導体材料の一例と格子定数を示す。なお、上記半導体層１１の半導体体材料として適用可能な半導体材料はこれに限定されるものではない。上記半導体層１１にＺｎＯあるいはＧａＮを用いた場合、酸化物障壁層１２としては、５．６ｅＶのバンドギャップを有し格子不整合が３％以下のウルツ鉱型結晶構造であるＬｉＧａＯ２を用いることが出来る。特にＺｎＯは、酸化物半導体であるので、酸化物障壁層１２と親和性が高く好ましい。
【００８２】
また、上記酸化物障壁層１２としては、ＲＡＢＯ４またはＲＡＯ３（ＢＯ）nなる構造を有する酸化物結晶を用いることが出来る。図６および図７に、上記ＲＡＢＯ４またはＲＡＯ３（ＢＯ）nなる構造を有する酸化物結晶の格子定数とイオン半径の関係図を示す。図６および図７から判るように、元素ＲはＳｃ、Ｉｎよりなる群から選択し、且つ元素ＡはＡｌ、Ｆｅ、Ｇａよりなる群から選択し、且つ元素ＢはＭｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、Ｚｎ、Ｃｄよりなる群から選択することによって、ＺｎＯとの格子不整合率を３％以下とすることが出来る。すなわち、上記酸化物障壁層１２が、
ＲＡＢＯ４またはＲＡＯ３（ＢＯ）ｎ
Ｒ：ＳｃおよびＩｎの中から選択した少なくとも１つ
Ａ：Ａｌ、ＦｅおよびＧａの中から選択した少なくとも１つ
Ｂ：Ｍｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、ＺｎおよびＣｄの中から
選択した少なくとも１つ
で示される構造の絶縁体であると、酸化物障壁層１２とＺｎＯとの格子不整合率を３％以下とすることが出来る。
【００８３】
なお好ましくは、上記ＲＡＢＯ４は、ＳｃＡｌＭｇＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＣｏＯ４、ＳｃＡｌＣｏＯ４、ＳｃＧａＺｎＯ４およびＳｃＡｌＺｎＯ４の中から選択した１つであり、上記ＲＡＯ３（ＢＯ）nは、ＳｃＧａＯ３（ＺｎＯ）nおよびＳｃＡｌＯ３（ＺｎＯ）nの中から選択した１つである。この場合、上記酸化物障壁層１２とＺｎＯとの格子不整合率を１％以下とすることが出来る。
【００８４】
また、ＺｎＯよりもバンドギャップの大きい例えばＭｇＸＺｎ１−ＸＯを用いて半導体層１１を形成しても、ポテンシャル障壁を形成することが出来る。そして、この場合にも、上記酸化物障壁層１２とＭｇＸＺｎ１−ＸＯとの格子不整合率を１％以下とすることが出来る。
【００８５】
なお、上述のような組み合せは上記に限定されるものではなく、ＺｎＯよりもバンドギャップの小さいＣｄＸＺｎ１−ＸＯを用いて半導体層１１を形成した場合には、ＺｎＯを酸化物障壁層１２として用いることが出来る。つまり、上記酸化物障壁層１２をＺｎＯで形成することが出来る。
【００８６】
また、上記半導体層１１に、ＺｎＯと同じ結晶構造を有し格子定数の近いＧａＮ、ＡｌＸＧａ１−ＸＮ、ＩｎＸＧａ１−ＸＮ、ＡｌＸＩｎ１−ＸＮなどの窒化物半導体を用いてもよい。この場合でも、その窒化物半導体に対して格子不整合が５％以下となるような酸化物障壁層を選択することによって、酸化物障壁層に接する窒化物半導体層の界面に、高濃度、高移動度のキャリアガスを生ぜしめることが出来る。
【００８７】
次に、本発明の半導体素子の素子構造とキャリアガス生成領域について述べる。
【００８８】
図８（ａ），（ｂ），（ｃ）に、上記半導体素子の素子構造の変形例を示す。実際の素子製造においては、積層構造は絶縁性の支持基板２０，３０，４０上に形成される。上記支持基板２０としては、酸化物障壁層２２，３２と同じ酸化物絶縁体結晶を用いることによって、より結晶性に優れた酸化物半導体層２１，３１，４１を成長させることが出来て、積層界面における清浄性が向上するので好ましい。
【００８９】
図８（ａ）に示す素子構造では、酸化物半導体層２１上に酸化物障壁層２２を形成すると共に、酸化物半導体層２１上において、酸化物障壁層２２と所望の隙間をあけてオーミック電極２４を形成している。また、上記酸化物障壁層２２上にはゲート電極２３を形成して、オーミック電極２４とゲート電極２３とを平行にしている。このような構造においては、キャリアガス領域２５は酸化物障壁層２２の直下に形成される。つまり、上記酸化物障壁層２２に接する酸化物半導体層２１の界面にキャリアガス領域２５が形成される。
【００９０】
図８（ｂ）に示す素子構造では、酸化物障壁層３２をドット状円型とし、これを囲むようにオーミック電極３４を形成している。より詳しくは、上記酸化物半導体層３１上に、ドット円板形状の酸化物障壁層３２を形成すると共に、酸化物半導体層３１上において、酸化物障壁層３２を取り囲むようにオーミック電極３４を形成している。その酸化物障壁層３２上に、ドット円板形状のゲート電極３３を形成している。このような構造においては、キャリアガス領域３５は酸化物障壁層３２の直下に円状に形成される。つまり、上記酸化物障壁層３２に接する酸化物半導体層３１の界面に円状のキャリアガス領域３５が形成される。この場合、上記キャリアガス領域３５のキャリアガス濃度が均一となるので好ましい。
【００９１】
図８（ｃ）に示す素子構造では、支持基板４０は、酸化物障壁層を兼用するものであり、支持基板を薄く切削研磨することにより得られる。このような構造においては、キャリアガス領域４５を全面に形成することが出来るため好ましい。なお、図８（ｃ）において、４３はゲート電極であり、４４はオーミック電極である。
【００９２】
上記支持基板２０，３０，４０は、ＬｉＧａＯ２からなる絶縁性基板であっても良い。
【００９３】
また、上記支持基板２０，３０，４０は、
ＲＡＢＯ４またはＲＡＯ３（ＢＯ）ｎ
Ｒ：ＳｃおよびＩｎの中から選択した少なくとも１つ
Ａ：Ａｌ、ＦｅおよびＧａの中から選択した少なくとも１つ
Ｂ：Ｍｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、ＺｎおよびＣｄの中から
選択した少なくとも１つ
で示される構造の絶縁体化合物である絶縁性基板であっても良い。この場合、上記酸化物半導体層２１，３１，４１との格子不整合率を低くすることが可能となる。
【００９４】
上記酸化物半導体層２１，３１，４１との格子不整合率をより低くする観点上、絶縁体化合物の構造を示すＲＡＢＯ４は、ＳｃＡｌＭｇＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＣｏＯ４、ＳｃＡｌＣｏＯ４、ＳｃＧａＺｎＯ４およびＳｃＡｌＺｎＯ４の中から選択した１つであるのが好ましく、また、上記絶縁体化合物の構造を示すＲＡＯ３（ＢＯ）nは、ＳｃＧａＯ３（ＺｎＯ）nおよびＳｃＡｌＯ３（ＺｎＯ）nの中から選択した１つであることが好ましい。
【００９５】
次に、本発明の半導体素子の製造方法について述べる。
【００９６】
上述したような清浄な界面を得るには、支持基板上への半導体層の成長および酸化物障壁層の成長が連続して行われることが好ましい。
【００９７】
本発明の半導体素子のような酸化物を含む薄膜の結晶成長手法としては、ターゲットと成長した膜の組成ずれが少ないパルスレーザ堆積（ＰＬＤ）法が適しており、特にＺｎＯの結晶成長においてはパスルレーザ堆積を高真空チャンバ内で行うレーザ分子線エピタキシー（以下、レーザＭＢＥと言う）法が適している。
【００９８】
また、半導体層に窒化物系半導体を用いる場合においても、有機化学気相堆積（ＭＯＣＶＤ）法では酸化物の成長が困難であるのに対し、レーザＭＢＥ法では酸化物、窒化物いずれも成長可能であるため、連続成長によって清浄な界面を得ることが出来る。
【００９９】
（実施形態２）
図９に、本発明の実施形態２の半導体素子としてのＭＩＳ（金属−絶縁体−半導体）型電界効果トランジスタの模式断面図を示す。
【０１００】
上記ＭＩＳ型電界効果トランジスタは、図９に示すように、絶縁性基板５０上にエピタキシャル成長で形成された酸化物半導体チャネル層５１と、この酸化物半導体チャネル層５１上にエピタキシャル成長で形成された酸化物ゲート絶縁層５２と、この酸化物ゲート絶縁層５２上に形成されたゲート電極５３と、絶縁性基板５０上に形成され、酸化物半導体チャネル層５１で覆われたソース電極５４，ドレイン電極５５とを備えている。
【０１０１】
上記構成のＭＩＳ型電界効果トランジスタは、ゲート電極５３とソース電極５４の間に電圧を印加し、ソース電極５４とドレイン電極５５間の電流を制御するものである。この電流は、酸化物ゲート絶縁層５２に接する酸化物半導体チャネル層５１の界面に生成された高移動度のキャリアガスによって生じている。上記ＭＩＳ型電界効果トランジスタは実用上ノーマリーオフで用いられることが多く、酸化物半導体チャネル層５１の試料としては不純物をドープしていない半絶縁性の試料、または、不純物をわずかにドープした半絶縁性の試料を用いることが好ましい。この場合には、ゲート電極５３への引加電圧が正負いずれであっても、酸化物ゲート絶縁層５２に接する酸化物半導体チャネル層５１の界面には蓄積または反転によってキャリアが生成する。
【０１０２】
また、上記酸化物半導体チャネル層５１に不純物をドープして低抵抗とし、ソース電極５４およびドレイン電極５５と接する領域にのみ反対の導電型の不純物を添加してもよい。この場合はゲート電極５３への引加電圧を負とし、反転によって界面にキャリアが生ずることによってトランジスタ動作が実現される。
【０１０３】
図１０に、上記ＭＩＳ型電界効果トランジスタの変形例の模式断面図を示す。
【０１０４】
図１０に示すＭＩＳ型電界効果トランジスタは、絶縁性基板６０上にエピタキシャル成長で形成された酸化物半導体チャネル層６１と、この酸化物半導体チャネル層６１上にエピタキシャル成長で形成された酸化物ゲート絶縁層６２と、この酸化物ゲート絶縁層６２上に形成されたゲート電極６３と、酸化物半導体チャネル層６１上に形成され、酸化物ゲート絶縁層６２に隣接するソース電極６４，ドレイン電極６５とを備えている。
【０１０５】
上記構成のＭＩＳ型電界効果トランジスタは、ゲート電極６３とソース電極６４の間に電圧を印加し、酸化物ゲート絶縁層６２に接する酸化物半導体チャネル層６１の界面に高移動度のキャリアガスを生成する。このキャリアガスの生成によりソース電極６４とドレイン電極６５間に電流が生じ、この電流をＭＩＳ型電界効果トランジスタが制御している。上記ＭＩＳ型電界効果トランジスタは、図９のＭＩＳ型電界効果トランジスタと同様に、実用上ノーマリーオフで用いられることが多く、酸化物半導体チャネル層６１の試料としては不純物をドープしていない半絶縁性の試料、または、不純物をわずかにドープした半絶縁性の試料を用いることが好ましい。この場合には、ゲート電極５３への引加電圧が正負いずれであっても、酸化物ゲート絶縁層６２に接する酸化物半導体チャネル層６１の界面には蓄積または反転によってキャリアが生成する。
【０１０６】
また、上記酸化物半導体チャネル層６１に不純物をドープして低抵抗とし、ソース電極６４およびドレイン電極６５と接する領域にのみ反対の導電型の不純物を添加してもよい。この場合は、ゲート電極６３への引加電圧を負とし、反転によって界面にキャリアが生ずることによってトランジスタ動作が実現される。
【０１０７】
（参考例１）
図１１に、本発明の参考例１の半導体素子としての高移動度トランジスタの模式断面図を示す。
【０１０８】
上記高移動度トランジスタは、絶縁性基板７０上にエピタキシャル成長で形成され、不純物がドープされていない半絶縁性の酸化物半導体チャネル層７１と、この酸化物半導体チャネル層７１上にエピタキシャル成長で形成された酸化物半導体障壁層７２と、この酸化物半導体障壁層７２上に形成されたゲート電極７３、ソース電極７４およびドレイン電極７５とを備えている。
【０１０９】
上記酸化物半導体チャネル層７１は、不純物がドープされていない半絶縁性の酸化物半導体、例えばノンドープＺｎＯなどを用いて形成されている。また、上記酸化物半導体障壁層７２は、不純物をドープした酸化物半導体、例えばＧａドープn型ＭｇＸＺｎ１−ＸＯなどを用いて形成されている。そして、上記酸化物半導体障壁層７２のバンドギャップは、酸化物半導体チャネル層７１のバンドギャップより大きくなっている。
【０１１０】
上記酸化物半導体障壁層７２上に設けられたゲート電極７３はショットキー特性を有する。すなわち、上記ゲート電極７３は、酸化物半導体障壁層７２とショットキー接触している。そして、上記ゲート電極７３は、電圧引加によって直下の酸化物半導体障壁層３２および酸化物半導体チャネル層７１に空乏層を生ぜしめて高移動度キャリアガスの流れを制御することが出来る。このようなショットキー型のゲート電極７３は、例えばＧａドープn型ＭｇＺｎＯ障壁層に対してはＡｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｗなどを用いて形成することが出来る。また、上記酸化物半導体障壁層７２がp型であれば、ショットキー型のゲート電極材料としてはＡｌが好ましい。
【０１１１】
また、上記酸化物半導体障壁層７２上に設けられたソース電極７４，ドレイン電極７５はオーミック特性を有している。つまり、上記ソース電極７４およびドレイン電極７５は、酸化物半導体障壁層７２とオーミック接触している。
【０１１２】
上記構成の高移動度トランジスタによれば、キャリアが伝導するチャネルが、イオン化不純物が存在する領域から分離されているから、そのキャリアは不純物散乱による影響を受けにくい。従って、上記実施形態２に示した電界効果型トランジスタよりもキャリア移動度が飛躍的に向上して、より高速なスイッチング動作が可能となる。
【０１１３】
ところで、ＺｎＯを用いて形成された透明トランジスタは、Ｓｉを用いて形成されたトランジスタに比べ液晶などのディスプレイデバイスに用いた場合開口率が向上し視野角を大きくすることが出来る。このような透明トランジスタに、本発明の高移動度トランジスタを適用することにより、更に高精細なディスプレイ装置を製造することが出来る。
【０１１４】
（参考例２）
図１２に、本発明の参考例２の半導体素子としての高移動度トランジスタの模式断面図を示す。この高移動度トランジスタは、上記参考例１の高移動度トランジスタの変形例である。
【０１１５】
本参考例２の高移動度トランジスタは、絶縁性基板８０上にエピタキシャル成長で形成された第１の酸化物半導体障壁層８２Ａと、この第１の酸化物半導体障壁層８２Ａ上にエピタキシャル成長で形成された半絶縁性の酸化物半導体チャネル層８１と、この酸化物半導体チャネル層８１上にエピタキシャル成長で形成され第２の酸化物半導体障壁層８２Ｂと、この第２の酸化物半導体障壁層８２Ｂ上に半導体コンタクト層８６を介して形成された酸化物ゲート絶縁層８７とを備えている。また、上記高移動度トランジスタは、酸化物ゲート絶縁層８７上に形成されたゲート電極８３と、半導体コンタクト層８６上に形成され、酸化物ゲート絶縁層８７の側方に位置するソース電極８４，ドレイン電極８５とを備えている。このソース電極８４，ドレイン電極８５は、酸化物ゲート絶縁層８７と分離されている。つまり、上記酸化物ゲート絶縁層８７は、ソース電極８４，ドレイン電極８５に対して所定の間隔を有している。
【０１１６】
上記酸化物半導体チャネル層８１は、不純物がドープされていない半絶縁性の酸化物半導体、例えばノンドープＺｎＯなどを用いることが出来る。
【０１１７】
上記第１，第２の酸化物半導体障壁層８２Ａ，８２Ｂは、不純物がドープされて酸化物半導体チャネル層８１より大きいバンドギャップを有する酸化物半導体、例えばＭｇＸＺｎ１−ＸＯなどを用いて形成されている。また、上記酸化物半導体チャネル層８１に接する第２の酸化物半導体障壁層８２Ｂの界面には、キャリアの散乱を防ぐ観点上、不純物がドープされていないことが好ましい。
【０１１８】
上記半導体コンタクト層８６は、第２の酸化物半導体障壁層８２Ｂに対してソース電極８４，ドレイン電極８５を低抵抗に接触させるためのもので、第１の酸化物半導体障壁層８２Ａと同じ伝導型の半導体で形成されている。また、上記コンタクト層８６は第１，第２の酸化物半導体障壁層８２Ａ，８２Ｂよりバンドギャップが小さいことが好ましい。そして、上記酸化物ゲート絶縁層８７は、上記実施形態２における酸化物ゲート絶縁層５２，６２と同じ材料を用いて形成することが出来る。
【０１１９】
上記構成の高移動度トランジスタは、第２の酸化物半導体障壁層８２Ｂに接する酸化物半導体チャネル層８１の界面に生じた高移動度な２次元キャリアガスの流れを制御して電界効果型のトランジスタ動作を得ている。このとき、上記酸化物半導体チャネル層８１における高移動度キャリアガスの流れを制御するのに半導体−絶縁体−金属構造、つまりＭＩＳ構造を用いているから、上記参考例１に比べて絶縁耐圧が高くなっている。
【０１２０】
また、上記第１，第２の酸化物半導体障壁層８２Ａ，８２Ｂで酸化物半導体チャネル層８１を狭んでいるから、高移動度キャリアガスの閉じ込めが参考例１に比べて良好である。更に、上記酸化物半導体チャネル層８１はノンドープ酸化物半導体であるから、酸化物半導体チャネル層８１の結晶性が良好となり、より清浄な積層界面を得ることが出来る。すなわち、上記酸化物半導体チャネル層８１と第２の酸化物半導体障壁層８２Ｂとの界面をより清浄にすることが出来る。
【０１２１】
また、バンドギャップの小さい半導体コンタクト層８６によって、伝導帯のバンド不連続を大きくとれるため、ノーマリオフ条件であるしきい値電圧制御が容易となる。
【０１２２】
（実施形態３）
図１３に、本発明の実施形態３の半導体素子としての発光ダイオードの模式断面図を示す。
【０１２３】
上記発光ダイオードは、絶縁性基板９０上にエピタキシャル成長で形成された酸化物半導体発光層９１と、この酸化物半導体発光層９１上にエピタキシャル成長で形成された酸化物ゲート絶縁層９２と、この酸化物ゲート絶縁層９２上に形成されたゲート電極９３と、酸化物半導体発光層９１上に形成された第１，第２電極としての第１，第２のオーミック電極９４，９５とを備えている。この第１，第２のオーミック電極９４，９５は、酸化物ゲート絶縁層９２で覆われている。
【０１２４】
上記構成の発光ダイオードによれば、ゲート電極９３および第１のオーミック電極９４は、酸化物ゲート絶縁層９２に接する酸化物半導体発光層９１の界面が反転状態となるように電圧印加され、且つ、ゲート電極９３および第２のオーミック電極９５は、酸化物ゲート絶縁層９２に接する酸化物半導体発光層９１の界面が蓄積状態となるように電圧印加される。具体的には、上記酸化物半導体発光層９１がｎ型である場合、上記ゲート電極９３を基準にして第１のオーミック電極９４に正電圧を印加して、酸化物ゲート絶縁層９２に接する酸化物半導体発光層９１の界面を反転状態にする。これと共に、上記ゲート電極９３を基準にして第２のオーミック電極９５に負電圧を印加して、酸化物ゲート絶縁層９２に接する酸化物半導体発光層９１の界面を蓄積状態にする。
【０１２５】
例えば、上記酸化物半導体発光層９１をノンドープＺｎＯで形成していた場合、電界効果によって、蓄積状態の電極間には電子が、反転状態の電極間には正孔が生じて、ゲート電極９３直下の酸化物半導体発光層９１の発光領域において、電子と正孔が再結合することによって波長約３８０ｎｍの紫外発光が得られる。
【０１２６】
このような電界効果による反転層キャリア生成は、ＺｎＯなどのように産業利用上付加価値の高い光学特性を有しているにもかかわらず、両伝導型を作製することが困難な半導体材料に極めて有効であり、単極性半導体においても電子・正孔再結合による高効率な発光を得ることが出来る。
【０１２７】
なお、図１３では、酸化物半導体発光層９１をｎ型ＺｎＯで形成し、p型反転層を形成するためのバイアス回路を示したが、酸化物半導体発光層９１をp型半導体で形成した場合は、第１，第２のオーミック電極９４，９５に対する印加電圧の極性を反転させることにより、本実施形態３と同様の効果が得られる。
【０１２８】
（実施形態４）
図１４に、本発明の実施形態４の半導体素子としての発光ダイオードの模式断面図を示す。
【０１２９】
上記発光ダイオードは、酸化物ゲート絶縁層１０２と、この酸化物ゲート絶縁層１０２上にエピタキシャル成長で形成された酸化物半導体発光層１０１とを備えている。上記酸化物ゲート絶縁層１０２においては、酸化物半導体発光層１０１と反対側の表面下にゲート電極１０３を設けている。また、上記酸化物半導体発光層１０１上には第１電極としての第１のオーミック電極１０４を形成している。そして、上記酸化物ゲート絶縁層１０２上において、酸化物半導体発光層１０１の側面に隣接する第２電極としての第２のオーミック電極１０５を形成している。
【０１３０】
上記酸化物ゲート絶縁層１０２は、絶縁性基板を研磨などで薄層化することによって得られる。
【０１３１】
上記構成の発光ダイオードは、電界効果によって生じた反転層からの正孔キャリアを、酸化物半導体発光層１０１の側面に隣接する第２のオーミック電極１０５によって直接制御するようになっているので、上記実施形態３の発光ダイオードに比べて低消費電力で動作する。
【０１３２】
また、本実施形態４の発光ダイオードにおいては、発光領域は反転層上に広がった空乏層となり、この領域に反転層からの正孔および酸化物半導体発光層１０１の多数キャリアである電子が注入される。従って、発光特性を制御するために、酸化物半導体発光層１０１は不純物がドープされた低抵抗半導体で形成することが出来る。
【０１３３】
なお、図１４では、上記酸化物半導体発光層１０１をn型ＺｎＯで形成し、p型反転層を形成するためのバイアス回路を示したが、酸化物半導体発光層１０１をp型半導体で形成した場合は、第１，第２のオーミック電極１０４，１０５に対する印加電圧の極性を反転させることにより、本実施形態４と同様の効果が得られる。
【０１３４】
（実施形態５）
図１５この発光ダイオードは、上記実施形態３の発光ダイオードを構造変形したものである。
【０１３５】
本実施形態５の発光ダイオードは、エピタキシャル成長で形成された酸化物半導体発光層１１１と、この酸化物半導体発光層１１１上に形成された酸化物ゲート絶縁層１１２とを備えている。また、上記酸化物ゲート絶縁層１１２上にはゲート電極１１３を形成している。そして、上記酸化物半導体発光層１１１においては、酸化物ゲート絶縁層１１２と反対側の表面下に第１，第２電極１１４，１１５を設けている。上記第２電極１１５は、第１電極１１４より大きな面積を有して円板形状の第１電極１１４を取り囲んでいる。上記第２電極１１５には第１電極１１４と同心円の穴が形成されて、その穴に第１電極１１４が収容されている。
【０１３６】
上記構成の発光ダイオードでは、酸化物ゲート絶縁層１１２に接する酸化物半導体発光層１１１の界面が反転状態となるように、ゲート電極１１３および第１電極１１４に電圧を印加する。このとき、上記酸化物半導体発光層１１１がｎ型である場合、第１電極１１４に負電圧、第２電極１１５に正電圧をそれぞれ印加する。上記酸化物半導体発光層１１１が高抵抗である場合、接触面積が広く且つ逆バイアスされた第２電極１１５は比較的低い電圧で降伏し、第１電極１１４と第２電極１１５の間には、反転層を通じて電流が流れ、キャリア再結合による発光が得られる。
【０１３７】
本実施形態の構造において、第２電極１１５が低い電圧で降伏するためには、第１電極１１４の面積に対する第２電極１１５の面積の比が１０以上であることが好ましい。すなわち、上記第２電極１１５の面積が第１電極１１４の面積の１０倍以上であることが好ましい。
【０１３８】
なお、図１５では、酸化物半導体発光層１１１をn型ＺｎＯで形成し、p型反転層を形成するためのバイアス回路を示したが、酸化物半導体発光層１１１をp型半導体で形成した場合は、第１，第２電極１１４，１１５に対する印加電圧の極性を反転させることにより、本実施形態５と同様の効果が得られる。
【０１３９】
（実施形態６）
図１６に、本発明の実施形態６の半導体素子としての面発光レーザの模式断面図を示す。
【０１４０】
上記面発光レーザは、酸化物ゲート絶縁層２０２と、この酸化物ゲート絶縁層２０２上に形成された酸化物半導体発光層２０１とを備えている。上記酸化物ゲート絶縁層２０２は、絶縁性基板を研磨などで薄層化することによって形成している。
【０１４１】
上記酸化物ゲート絶縁層２０２上においては、酸化物半導体発光層２０１の側面に隣接する第２電極としての第２のオーミック電極２０５を形成している。また、上記酸化物ゲート絶縁層２０２において酸化物半導体発光層２０１と反対側の表面下に、ゲート電極２０３を設けている。このゲート電極２０３は透光性を有するよう薄く形成されている。
【０１４２】
また、上記酸化物半導体発光層２０１上には、第１電極としての第１のオーミック電極２０４を形成している。この第１のオーミック電極２０４は、紫外光に対して高い反射率を有する導電性の多層膜となっている。
【０１４３】
上記構成の面発光レーザは、酸化物半導体発光層２０１の膜厚が制御されていて、第１のオーミック電極２０４と酸化物ゲート絶縁層２０２の間で共振増幅するものである。例えば、上記酸化物半導体発光層２０１をＺｎＯで形成し、酸化物ゲート絶縁層２０２をＳｃＡｌＭｇＯ４で形成した場合には、ＳｃＡｌＭｇＯ４の方がＺｎＯよりも低屈折率となるので、上記の光共振器構造が実現される。
【０１４４】
また、上記第１のオーミック電極２０４を多層反射膜とする代りに、第１のオーミック電極と接する半導体発光層２０１の領域を、発光を反射する導電性の多層構造としても本実施形態６と同様の効果が得られ、ＺｎＯおよび適宜組成制御されたＭｇＸＺｎ１−ＸＯ、ＣｄＸＺｎ１−ＸＯなどの混晶を用いることによって実現可能である。
【０１４５】
なお、図１６では、酸化物半導体発光層２０１をn型ＺｎＯで形成し、p型反転層を形成するためのバイアス回路を示したが、酸化物半導体発光層２０１をp型半導体で形成した場合は、第１，第２のオーミック電極２０４，２０５に対する印加電圧の極性を反転させることにより、本実施形態６と同様の効果が得られる。
【０１４６】
（実施形態７）
図１７に、本発明の実施形態７の半導体素子としての端面発光レーザ（ファブリペロー・レーザ）の模式断面図を示す。図１７において、図１４に示した実施形態４の発光ダイオードの構成部と同一構成部には、図１４における構成部と同一の参照番号を付して説明を省略する。
【０１４７】
上記実施形態７の端面発光レーザでは、酸化物半導体発光層１０１の側面に平行な一対の共振器面を設けられていると共に、実施形態６の面発光レーザと同様に酸化物半導体発光層１０１からの発光に対する反射膜３０６をその共振器面に隣接させている。上記共振器面間の距離は、酸化物半導体発光層１０１から発せられた光が反射膜３０６の間で共振増幅されるように制御されている。
【０１４８】
上記端面発光レーザの構造においては、酸化物半導体発光層１０１の発光領域に、光またはキャリアの閉じ込め機構を有する多層構造を作りつけることにより、低しきい値電流でレーザ発振を得ることが出来る。
【０１４９】
また、上記多層構造が井戸層および障壁層から成る量子井戸構造を含むようにすることにより、光学利得の増大、偏波選択性および消費電力の更なる低減が可能である。このような発光領域の多層構造は、ＺｎＯおよび適宜組成制御されたＭｇＸＺｎ１−ＸＯ、ＣｄＸＺｎ１−ＸＯなどの混晶を用いることによって実現出来る。
【０１５０】
また、上記反射膜３０６は、片側を発振光に対して高反射、他方を低反射と非対称にしても良い。
【０１５１】
また、本実施形態７の端面発光レーザの構造は、実施形態３の発光ダイオードの構造にも適用可能である。すなわち、ゲート電極１０３および第１，第２のオーミック電極１０４，１０５をストライプ状に形成し、ストライプ方向に垂直な一対の平行共振器面を酸化物半導体発光層１０１の側面に設けるための反射膜を形成すればよい。
【０１５２】
【発明の効果】
以上より明らかなように発明の半導体素子によれば、半導体−絶縁体構造あるいはバンドギャップ障壁を有する半導体ヘテロ接合構造をエピタキシャル成長によって形成しているため、欠陥等に起因する界面準位を生じにくく、清浄な接合界面が得られる。従って、高濃度、高移動度のキャリアガスを生ぜしめることが出来、酸化物半導体や窒化物半導体の特質を生かして付加価値を高めることが出来る。
【０１５３】
特に、本発明の半導体素子を電界効果トランジスタ等の半導体スイッチング素子に適用した場合、電界効果によって当該界面に生じる２次元的なキャリアガスの移動度が飛躍的に向上し、高速スイッチング動作可能な半導体素子を製造することが出来る。
【０１５４】
また、欠陥準位を低減した清浄な界面を形成出来るから、印加するゲート電圧を低くすることが出来て、半導体素子の低消費電力化に寄与する。
【０１５５】
特に、ＺｎＯなどの透明酸化物半導体に適用することによって、これを用いた開口率の高いディスプレイデバイスを高速に動作させることが出来る。
【０１５６】
また、本発明の半導体素子を発光ダイオードやレーザダイオード等の半導体発光素子に適用した場合、電界効果によって当該界面に反転状態を形成し、半導体層と伝導型の異なる高移動度キャリアを高密度に生成することが出来る。このような反転層によるキャリア生成は、ＺｎＯなどのように産業利用上付加価値の高い光学特性を有しているにもかかわらず、両伝導型を作製することが困難な半導体材料に極めて有効である。
【０１５７】
上記のようなポテンシャル障壁を有する積層構造は、半導体層と格子不整合の極めて小さい障壁層材料を選択することによって実現出来る。特に当該界面における格子不整合が５％以下であれば、清浄な界面を有する積層構造を作製出来る。
【０１５８】
特に、ＺｎＯについては、このような障壁層材料として相性の良い酸化物を用いることが出来るため、極めて欠陥の少ない界面を有する積層構造を作製すること出来る。
【図面の簡単な説明】
【図１】 図１は本発明の実施形態１の半導体素子の模式断面図である。
【図２】 図２は上記実施形態１の半導体素子の半導体材料の一例とその格子定数とを示す表である。
【図３】 図３（ａ），（ｂ）は上記実施形態１の半導体素子における電界印加時の界面状態を説明するための図である。
【図４】 図４（ａ），（ｂ）は上記実施形態１の半導体素子における電界印加時の界面状態を説明するための図である。
【図５】 図５（ａ），（ｂ）は上記実施形態１の半導体素子における電界印加時の界面状態を説明するための図である。
【図６】 図６は本発明におけるＲＡＢＯ４型酸化物障壁層材料の格子定数とイオン半径の関係図である。
【図７】 図７は本発明におけるＲＡＯ３（ＢＯ）n型酸化物障壁層材料の格子定数とイオン半径の関係図である。
【図８】 図８（ａ），（ｂ）は上記実施形態１の半導体素子の変形例の上面図および模式断面図であり、図８（ｃ）は上記実施形態１の半導体素子の変形例の模式断面図である。
【図９】 図９は本発明の実施形態２の半導体素子としての電界効果トランジスタの模式断面図である。
【図１０】 図１０は上記電界トランジスタの変形例の模式断面図である。
【図１１】 図１１は本発明の参考例１の半導体素子としての高移動度トランジスタの模式断面図である。
【図１２】 図１２は本発明の参考例２の半導体素子としての高移動度トランジスタの模式断面図である。
【図１３】 図１３は本発明の実施形態３の半導体素子としての発光ダイオードの模式断面図である。
【図１４】 図１４は本発明の実施形態４の半導体素子としての発光ダイオードの概略構成図である。
【図１５】 図１５は本発明の実施形態５の半導体素子としてのリング電極型の発光ダイオードの下面図および模式断面図である。
【図１６】 図１６は本発明の実施形態６の半導体素子としての面発光レーザの概略構成図である。
【図１７】 図１７は本発明の実施形態７の半導体素子ファブリペローレーザの概略構成図である。
【符号の説明】
１１ 半導体層
１２ 酸化物障壁層
１３ ゲート電極
１４ オーミック電極
２０，３０，４０ 支持基板
２１，３１，４１ 酸化物半導体層
２２，３２，４２ 酸化物障壁層
２３，３３，４３ ゲート電極
２４，３４，４４ オーミック電極
２５，３５，４５ キャリアガス領域
５０，６０，７０，８０，９０ 支持基板
５１，６１ 半導体チャネル層
５２，６２ 酸化物ゲート絶縁層
５３，６３ ゲート電極
５４，６４ ソース電極
５５，６５ ドレイン電極
７１，８１ 酸化物半導体チャネル層
７２ 酸化物半導体障壁層
７３，８３ ゲート電極
７４，８４ ソース電極
７５，８５ ドレイン電極
８２Ａ 第１の酸化物半導体障壁層
８２Ｂ 第２の酸化物半導体障壁層
８７ 酸化物ゲート絶縁層
９１，１０１，１１１，２０１ 酸化物半導体発光層
９２，１０２，１１２，２０２ 酸化物ゲート絶縁層
９３，１０３，１１３，２０３ ゲート電極
９４，１０４，２０４ 第１のオーミック電極
９５，１０５，２０５ 第２のオーミック電極
１１４ 第１電極
１１５ 第２電極

Claims (17)

  1. エピタキシャル成長で形成された酸化亜鉛系または窒化物系半導体層と、上記半導体層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物障壁層とから成る積層構造を備え、
    上記半導体層と上記酸化物障壁層との間に電圧を印加することによって、上記酸化物障壁層に接する上記半導体層の界面に高移動度のキャリアガスを生ぜしめることを特徴とする半導体素子。
  2. 請求項１に記載の半導体素子において、
    上記半導体層が、ＺｎＯ、ＭｇｘＺｎ１−ＸＯおよびＣｄｘＺｎ１−ＸＯのうちの少なくとも１つの酸化物より成っている酸化亜鉛系半導体層であることを特徴とする半導体素子。
  3. 請求項１に記載の半導体素子において、
    上記半導体層が、ＧａＮ、ＡｌＸＧａ１−ＸＮ、ＩｎＸＧａ１−ＸＮおよびＡｌＸＩｎ１−ＸＮのうちの少なくとも１つの窒化物より成っている窒化物系半導体層であることを特徴とする半導体素子。
  4. 請求項１乃至３のいずれか１つに記載の半導体素子において、
    上記半導体層と上記酸化物障壁層との界面における格子不整合率が５％以下であることを特徴とする半導体素子。
  5. エピタキシャル成長で形成された酸化亜鉛系酸化物半導体チャネル層と、
    上記酸化物半導体チャネル層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
    上記酸化物ゲート絶縁層上に形成されたゲート電極と、
    上記酸化物半導体チャネル層上に形成されたソース電極と、
    上記酸化物半導体チャネル層上に形成されたドレイン電極とを備え、
    上記酸化物ゲート絶縁層に接する上記酸化物半導体チャネル層の界面に生じた高移動度な２次元キャリアガスの流れを制御して電界効果型のトランジスタ動作を得ることを特徴とする半導体素子。
  6. 請求項５に記載の半導体素子において、
    上記酸化物半導体チャネル層が、ＺｎＯ、ＭｇＸＺｎ１−ＸＯおよびＣｄＸＺｎ１−ＸＯのうちの少なくとも１つの酸化物半導体より成ることを特徴とする半導体素子。
  7. エピタキシャル成長で形成された酸化亜鉛系酸化物半導体発光層と、
    上記酸化物半導体発光層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
    上記酸化物ゲート絶縁層上に形成されたゲート電極と、
    上記酸化物半導体発光層上に形成された第１，第２電極とを備え、
    上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が反転状態となるように、上記ゲート電極および上記第１電極に電圧印加し、且つ、上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が蓄積状態となるように、上記ゲート電極および上記第２電極に電圧印加することにより、上記酸化物半導体発光層中の発光領域に電子および正孔ガスを注入して発光を得ることを特徴とする半導体素子。
  8. エピタキシャル成長で形成された酸化亜鉛系酸化物半導体発光層と、
    上記酸化物半導体発光層上にエピタキシャル成長で形成されて、上記半導体層より広いバンドギャップを有し、ＬｉＧａＯ２を含む酸化物ゲート絶縁層と、
    上記酸化物ゲート絶縁層上に形成されたゲート電極と、
    上記酸化物半導体発光層において上記酸化物ゲート絶縁層と反対側の表面下に形成された第１電極と、
    上記酸化物半導体発光層において上記酸化物ゲート絶縁層と反対側の表面下に形成され、上記第１電極よりも大きな面積を有する第２電極とを備え、
    上記酸化物ゲート絶縁層に接する上記酸化物半導体発光層の界面が反転状態となるように、上記ゲート電極および上記第１電極に電圧印加することによって、上記酸化物半導体発光層と反対の導電型のキャリアガスを生成し、
    上記第１電極と上記第２電極の間に電圧印加することによって、上記酸化物半導体発光層中の発光領域に電子および正孔を注入して発光を得ることを特徴とする半導体素子。
  9. 請求項８に記載の半導体素子において、
    上記第１電極は円板形状であり、上記第１電極を取り囲むように上記第２電極が形成されていて、
    上記第２電極の面積は上記第１電極の面積の１０倍以上であることを特徴とする半導体素子。
  10. 請求項８または９のいずれか１つに記載の半導体素子において、
    上記第１電極は、上記酸化物半導体発光層から発せられた光を反射する多層構造を有し、
    上記第１電極および上記酸化物ゲート絶縁層は上記酸化物半導体発光層より屈折率が低く、
    上記ゲート電極が上記酸化物半導体発光層からの発光に対して透過性を有して、
    上記酸化物半導体発光層から発せられた光を、上記第１電極と上記酸化物ゲート絶縁層との間において共振増幅して上記ゲート電極から放出することを特徴とする面発光型の半導体素子。
  11. 請求項８または９のいずれか１つに記載の半導体素子において、
    上記酸化物半導体発光層の上記第１電極近傍の領域に、上記酸化物半導体発光層の光を反射する導電性の多層構造が設けられ、
    上記第１電極および上記酸化物ゲート絶縁層は上記酸化物半導体発光層より屈折率が低く、
    上記ゲート電極が上記酸化物半導体発光層からの発光に対して透過性を有して、
    上記酸化物半導体発光層から発せられた光を、上記第１電極と上記酸化物ゲート絶縁層との間において共振増幅して上記ゲート電極から放出することを特徴とする面発光型の半導体素子。
  12. 請求項７乃至９のいずれか１つに記載の半導体素子において、
    上記酸化物半導体発光層の側面に平行な一対の共振器面を設けると共に、上記共振器面に上記酸化物半導体発光層からの発光に対する反射膜を隣接させて、
    上記酸化物半導体発光層から発せられた光を上記共振器面で共振増幅して上記反射膜の少なくとも一方から放出することを特徴とする端面発光型の半導体素子。
  13. 請求項７乃至１２のいずれか１つに記載の半導体素子において、
    上記酸化物半導体発光層が、光またはキャリアの閉じ込め機構を有する多層構造より成ることを特徴とする半導体素子。
  14. 請求項１３に記載の半導体素子において、
    上記酸化物半導体発光層の多層構造が、井戸層および障壁層から成る量子井戸構造を含むことを特徴とする半導体素子。
  15. 請求項７乃至１４のいずれか１つに記載の半導体素子において、
    上記酸化物半導体発光層が、ＺｎＯ、ＭｇＸＺｎ１−ＸＯおよびＣｄＸＺｎ１−ＸＯのいずれか１つの酸化物半導体層より成ることを特徴とする半導体素子。
  16. 請求項１乃至７のいずれか１つに記載の半導体素子において、
    ＲＡＢＯ４またはＲＡＯ３（ＢＯ）ｎ
    Ｒ：ＳｃおよびＩｎの中から選択した少なくとも１つ
    Ａ：Ａｌ、ＦｅおよびＧａの中から選択した少なくとも１つ
    Ｂ：Ｍｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｃｕ、ＺｎおよびＣｄの中から
    選択した少なくとも１つ
    で示される構造の絶縁体化合物である絶縁性基板を備えていることを特徴とする半導体素子。
  17. 請求項１６に記載の半導体素子において、
    上記絶縁体化合物の構造を示す上記ＲＡＢＯ４は、ＳｃＡｌＭｇＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＣｏＯ４、ＳｃＡｌＣｏＯ４、ＳｃＧａＺｎＯ４およびＳｃＡｌＺｎＯ４の中から選択した１つであり、
    上記絶縁体化合物の構造を示す上記ＲＡＯ３（ＢＯ）nは、ＳｃＧａＯ３（ＺｎＯ）nおよびＳｃＡｌＯ３（ＺｎＯ）nの中から選択した１つであることを特徴とする半導体素子。
JP2001230365A 2001-07-30 2001-07-30 半導体素子 Expired - Fee Related JP4920836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001230365A JP4920836B2 (ja) 2001-07-30 2001-07-30 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001230365A JP4920836B2 (ja) 2001-07-30 2001-07-30 半導体素子

Publications (2)

Publication Number Publication Date
JP2003046081A JP2003046081A (ja) 2003-02-14
JP4920836B2 true JP4920836B2 (ja) 2012-04-18

Family

ID=19062590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001230365A Expired - Fee Related JP4920836B2 (ja) 2001-07-30 2001-07-30 半導体素子

Country Status (1)

Country Link
JP (1) JP4920836B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4278405B2 (ja) * 2003-02-28 2009-06-17 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4287702B2 (ja) * 2003-06-04 2009-07-01 シャープ株式会社 酸化物半導体発光素子
JP2005026465A (ja) * 2003-07-02 2005-01-27 Sharp Corp 酸化物半導体発光素子
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4210748B2 (ja) * 2003-08-27 2009-01-21 独立行政法人物質・材料研究機構 酸化亜鉛基積層構造体
US7256465B2 (en) * 2004-01-21 2007-08-14 Sharp Laboratories Of America, Inc. Ultra-shallow metal oxide surface channel MOS transistor
JP3834658B2 (ja) * 2004-02-06 2006-10-18 国立大学法人東北大学 薄膜及びｐ型酸化亜鉛薄膜製造方法と半導体デバイス
JP4698160B2 (ja) * 2004-03-26 2011-06-08 株式会社リコー 縦型トランジスタおよび発光素子
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
JP5312798B2 (ja) * 2005-01-25 2013-10-09 モクストロニクス，インコーポレイテッド 高性能ｆｅｔデバイス
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4851103B2 (ja) * 2005-03-01 2012-01-11 学校法人常翔学園 酸化亜鉛系トランジスタ
JP2006343412A (ja) * 2005-06-07 2006-12-21 Nippon Telegr & Teleph Corp <Ntt> 光変調器
DE112006001751B4 (de) * 2005-07-06 2010-04-08 International Rectifier Corporation, El Segundo Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
US7432526B2 (en) * 2005-12-20 2008-10-07 Palo Alto Research Center Incorporated Surface-passivated zinc-oxide based sensor
JP4362635B2 (ja) * 2007-02-02 2009-11-11 ローム株式会社 ＺｎＯ系半導体素子
JP2008218801A (ja) * 2007-03-06 2008-09-18 National Institute Of Advanced Industrial & Technology 高電子移動度ＺｎＯデバイス
JP5260881B2 (ja) 2007-03-20 2013-08-14 三菱瓦斯化学株式会社 Ｍｇ含有ＺｎＯ系混晶単結晶、その積層体およびそれらの製造方法
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
WO2009058842A1 (en) * 2007-10-30 2009-05-07 Moxtronics, Inc. High-performance heterostructure fet devices and methods
CN101978102A (zh) 2008-03-26 2011-02-16 三菱瓦斯化学株式会社 制造ZnO单晶的方法、由此得到的自支撑ZnO单晶晶片、以及自支撑含Mg的ZnO系混合单晶晶片和用于其的制造含Mg的ZnO系混合单晶的方法
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011099342A1 (en) * 2010-02-10 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US20130037843A1 (en) * 2010-02-12 2013-02-14 Takeshi Yamao Light emitting transistor
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
JP5249307B2 (ja) * 2010-11-22 2013-07-31 日本電信電話株式会社 半導体装置
WO2013128577A1 (ja) * 2012-02-28 2013-09-06 富士通株式会社 半導体装置及びその製造方法
KR101537007B1 (ko) * 2014-03-12 2015-07-21 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
JP6309882B2 (ja) * 2014-11-21 2018-04-11 日本電信電話株式会社 インプレーンダブルゲートトランジスタ
JP7067702B2 (ja) * 2017-06-30 2022-05-16 国立研究開発法人物質・材料研究機構 窒化ガリウム系の半導体装置及びその製造方法
WO2024043191A1 (ja) * 2022-08-24 2024-02-29 株式会社オキサイド エピタキシャル成長用基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP4089858B2 (ja) * 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス

Also Published As

Publication number Publication date
JP2003046081A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
JP4920836B2 (ja) 半導体素子
KR100879414B1 (ko) 저저항 옴 접촉을 구비한 ⅲα족 질화물 반도체
US6515306B2 (en) Light emitting diode
US7960727B2 (en) Zinc oxide based compound semiconductor device
US20060043419A1 (en) Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate
JP4465745B2 (ja) 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
JPH10209569A (ja) ｐ型窒化物半導体装置とその製造方法
JP5779284B2 (ja) スイッチング素子
US8946727B2 (en) Zinc oxide based compound semiconductor device
KR20130042784A (ko) 질화물 반도체 발광소자
US11658257B2 (en) Light source assembly, optical sensor assembly, and method of manufacturing a cell of the same
CN113257924A (zh) 带高阻层的肖特基二极管及其制备方法、功率二极管模块
US10714607B1 (en) High electron mobility transistor
KR100545999B1 (ko) 질화물반도체소자
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP2009224356A (ja) ＺｎＯ系トランジスタ
US5898190A (en) P-type electrode structure and a semiconductor light emitting element using the same structure
US20040079947A1 (en) Light-emitting diode with low resistance layer
KR101935928B1 (ko) 게이트 누설 전류가 감소된 고 전자 이동도 트랜지스터
KR101909437B1 (ko) 반도체 발광소자 및 그 제조방법
US12040380B2 (en) High electron mobility transistor and method for fabricating the same
US20050029531A1 (en) Semiconductor device and method for fabricating the same
JP4284103B2 (ja) 酸化物半導体発光素子
JP4865584B2 (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees